JP2006079629A - Icカードの製造方法 - Google Patents
Icカードの製造方法 Download PDFInfo
- Publication number
- JP2006079629A JP2006079629A JP2005263376A JP2005263376A JP2006079629A JP 2006079629 A JP2006079629 A JP 2006079629A JP 2005263376 A JP2005263376 A JP 2005263376A JP 2005263376 A JP2005263376 A JP 2005263376A JP 2006079629 A JP2006079629 A JP 2006079629A
- Authority
- JP
- Japan
- Prior art keywords
- card
- case
- sealing portion
- semiconductor chip
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Injection Moulding Of Plastics Or The Like (AREA)
- Casting Or Compression Moulding Of Plastics Or The Like (AREA)
Abstract
【解決手段】 熱可塑性樹脂からなるケース2にIC本体4が搭載され、熱可塑性樹脂からなる封止部3によって封止され一体化されて、ICカード1が製造される。IC本体4は、裏面に外部接続端子6が形成された配線基板5と、配線基板5の表面上に実装されボンディングワイヤ9および配線10を介して外部接続端子6に電気的に接続された半導体チップ7と、半導体チップ7およびボンディングワイヤ9を覆うように形成された熱硬化性樹脂からなる封止部8とを有している。封止部3は、外部接続端子6が露出するように形成される。
【選択図】 図2
Description
本実施の形態のICカードおよびその製造工程を図面を参照して説明する。図1は、本発明の一実施の形態であるICカードの外観を示す斜視図であり、図2は図1のICカードの長手方向(A−A線)の断面図である。
図22〜図24は、本発明の他の実施の形態であるICカードの製造工程を示す断面図である。なお、理解を簡単にするために、図23および図24においては、IC本体4の内部の構造(半導体チップ7、ボンディングワイヤ9および配線10など)については図示を省略している。
上記実施の形態1では、配線基板5上に半導体チップ7を実装してワイヤボンディングし、半導体チップ7とボンディングワイヤ9とを覆うように封止部8を形成してIC本体4を製造した場合について説明した。本実施の形態では、半導体チップ7を配線基板5にフリップチップ接続(フリップチップボンディング)などにより実装した場合について説明する。
上記実施の形態1では、配線基板5の裏面に外部接続端子6が形成されているが、配線基板5の裏面と外部接続端子6の表面とはほぼ平坦である。また、外部接続端子6だけを露出するように封止部3を形成するためには、配線基板5の裏面の外部接続端子6以外の領域を覆うように封止部3を形成しなければならない。このため、製造されたICカード1においては、外部接続端子6の表面に対して封止部3の表面が若干突出した形状となり、ICカードの外部接続端子6側の面に段差が生じる。本実施の形態では、外部接続端子6側の面を平坦化させたICカードについて説明する。
上記実施の形態1のようなICカードにおいて、例えばICカードの主面や側面などに、スライド可能な部品などの機械的動作部品を設けることができる。なお、本実施の形態では、ICカードに対して(機械的に)動作可能に結合された部品を機械的動作部品という。図41は、機械的動作部品51を設けた本実施の形態のICカード1dを示す平面図である。図41のICカード1dにおいては、機械的動作部品51はICカード1dの側面に平行な方向に移動またはスライド可能であり、例えばICカードへの書き込み許可状態と書き込み禁止状態とを切換えるために使用される。
図46および図47は、それぞれ本発明の他の実施形態のICカード1eおよび1fの断面図である。なお、理解を簡単にするために、図46および図47においては、IC本体4の内部の構造(半導体チップ7、ボンディングワイヤ9および配線10など)については図示を省略している。
図48〜図51は、本発明の他の実施の形態であるICカードの製造工程を説明するための平面図である。
1a ICカード
1b ICカード
1c ICカード
1d ICカード
1e ICカード
1f ICカード
2 ケース
2a 凹部
3 封止部
3a 樹脂材料
4 IC本体
4a IC本体
4b IC本体
4c IC本体
4d IC本体
4e IC本体
5 配線基板
5a 配線基板
6 外部接続端子
7 半導体チップ
7a 半導体チップ
8 封止部
8b 封止部
9 ボンディングワイヤ
10 配線
11 ダイパッド
12 リード部
15a 金型
15b 金型
16 キャビティ
20 金型
21 金型
22 キャビティ
23 金型
24 キャビティ
31 半田バンプ
32 アンダーフィル樹脂(封止部)
41 凸部
42 ダイパッド
43 リード部
44 封止部
45 凸部
51 機械的動作部品
51a 窪み部
52 嵌合部
53 突起部
54 突起部
61 フレーム
61a 枠体
61b 連結部
Claims (13)
- 以下の工程を有することを特徴とするICカードの製造方法;
(a)熱硬化性樹脂材料からなる第1封止部によって少なくとも一部が封止された半導体チップを有し、前記半導体チップに電気的に接続された外部接続端子を第1の面に有する半導体装置を準備する工程、
(b)熱可塑性樹脂材料からなり、前記半導体装置を搭載可能なケースを準備する工程、
(c)前記ケースに前記半導体装置を搭載する工程、
(d)熱可塑性樹脂材料からなる第2封止部によって、前記半導体装置を前記外部接続端子が露出するように封止して、前記半導体装置を前記ケースに一体化する工程。 - 請求項1記載のICカードの製造方法において、
前記(a)工程は、
(a1)前記外部接続端子および配線を有する配線基板を準備する工程、
(a2)前記配線基板に前記半導体チップを配置し、前記配線を通じて前記半導体チップを前記外部接続端子に電気的に接続する工程、
(a3)前記配線基板上に前記半導体チップの少なくとも一部を封止するように熱硬化性樹脂材料からなる前記第1封止部を形成する工程、
を有することを特徴とするICカードの製造方法。 - 請求項2記載のICカードの製造方法において、
前記(a3)工程では、
前記半導体チップを覆うように前記第1封止部を形成することを特徴とするICカードの製造方法。 - 請求項2記載のICカードの製造方法において、
前記(a2)工程では、前記配線と前記半導体チップを、接続部材を介して電気的に接続し、
前記(a3)工程では、前記第1封止部によって、前記接続部材を覆うことを特徴とするICカードの製造方法。 - 請求項2記載のICカードの製造方法において、
前記(a2)工程では、前記半導体チップを前記配線基板の前記外部接続端子が形成された面とは逆側の面に配置することを特徴とするICカードの製造方法。 - 請求項1記載のICカードの製造方法において、
前記(d)工程では、前記第2封止部を、前記半導体装置の前記第1の面の前記外部接続端子以外の領域を覆うように形成することを特徴とするICカードの製造方法。 - 請求項1記載のICカードの製造方法において、
前記半導体装置の前記第1の面には凸部が形成されており、前記外部接続端子は前記凸部に形成され、
前記(d)工程では、前記第2封止部を、前記半導体装置の前記第1の面の前記凸部以外の領域を覆うように形成することを特徴とするICカードの製造方法。 - 請求項1記載のICカードの製造方法において、
前記(b)工程では、第1の下金型および第1の上金型を用いた射出成形法によって前記ケースを形成し、
前記(c)工程は、前記(b)工程の後に、前記ケース上に前記半導体装置を搭載することによって行われ、
前記(d)工程は、前記(c)工程の後に、前記第1の下金型および第2の上金型を用いた射出成形法によって前記第2封止部を形成することによって行われることを特徴とするICカードの製造方法。 - 請求項1記載のICカードの製造方法において、
前記(b)工程で前記ケースを形成するために用いられる熱可塑性樹脂と、前記(d)工程で前記第2封止部を形成するために用いられる熱可塑性樹脂とが同じ材料であることを特徴とするICカードの製造方法。 - 請求項1記載のICカードの製造方法において、
前記(d)工程の後に、機械的動作部品を装着することを特徴とするICカードの製造方法。 - 請求項1記載のICカードの製造方法において、
前記(d)工程では、前記半導体装置を搭載した前記ケースを金型のキャビティ内に配置し、前記キャビティ内に熱可塑性樹脂材料を導入することによって前記第2封止部を形成する工程を有し、前記キャビティ内に前記熱可塑性樹脂材料を導入する際に、前記熱可塑性樹脂材料を、前記ケースの軟化温度よりも高い温度にあらかじめ加熱しておくことを特徴とするICカードの製造方法。 - 請求項1記載のICカードの製造方法において、
前記(a)工程は、
ダイパッド部およびリード部を有するリードフレームを準備する工程と、
前記ダイパッド部に前記半導体チップを搭載し、前記半導体チップを前記リード部にワイヤボンディングする工程と、
前記半導体チップ、前記ダイパッド部および前記リード部を覆い、その外面から前記リード部の外表面の一部を前記外部接続端子として露出させるように、熱硬化性樹脂材料からなる前記第1封止部を形成する工程と、
を有することを特徴とするICカードの製造方法。 - 請求項1記載のICカードの製造方法において、
前記(a)工程では、複数の前記半導体装置が準備され、
前記(b)工程では、複数の前記ケースが連なったフレームが準備され、
前記(c)工程では、前記フレームを構成する前記複数のケースのそれぞれに前記半導体装置が搭載され、
前記(d)工程では、前記フレームを構成する前記複数のケースのそれぞれに対して前記第2封止部が一括して形成されることを特徴とするICカードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005263376A JP4108701B2 (ja) | 2005-09-12 | 2005-09-12 | Icカードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005263376A JP4108701B2 (ja) | 2005-09-12 | 2005-09-12 | Icカードの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002294721A Division JP3866178B2 (ja) | 2002-10-08 | 2002-10-08 | Icカード |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007324007A Division JP4634436B2 (ja) | 2007-12-14 | 2007-12-14 | Icカードの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006079629A true JP2006079629A (ja) | 2006-03-23 |
JP4108701B2 JP4108701B2 (ja) | 2008-06-25 |
Family
ID=36158967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005263376A Expired - Fee Related JP4108701B2 (ja) | 2005-09-12 | 2005-09-12 | Icカードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4108701B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008112929A (ja) * | 2006-10-31 | 2008-05-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2010067773A (ja) * | 2008-09-10 | 2010-03-25 | Hitachi Ltd | 電気電子制御装置及びその製造方法 |
JP2010147214A (ja) * | 2008-12-18 | 2010-07-01 | Alps Electric Co Ltd | 永久磁石の着磁方法 |
WO2014066153A1 (en) * | 2012-10-23 | 2014-05-01 | Tessera, Inc. | Multiple die stacking for two or more die |
US8928153B2 (en) | 2011-04-21 | 2015-01-06 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
US8941999B2 (en) | 2010-10-19 | 2015-01-27 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
US8952516B2 (en) | 2011-04-21 | 2015-02-10 | Tessera, Inc. | Multiple die stacking for two or more die |
US8970028B2 (en) | 2011-12-29 | 2015-03-03 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
US9013033B2 (en) | 2011-04-21 | 2015-04-21 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
JP2015093475A (ja) * | 2013-11-14 | 2015-05-18 | 株式会社デンソー | モールドパッケージおよびその製造方法 |
US9093291B2 (en) | 2011-04-21 | 2015-07-28 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
JP2015162594A (ja) * | 2014-02-27 | 2015-09-07 | 株式会社デンソー | 樹脂成形体およびその製造方法 |
US9281266B2 (en) | 2011-04-21 | 2016-03-08 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
JP2019064236A (ja) * | 2017-10-05 | 2019-04-25 | カシオ計算機株式会社 | インサート成形方法及びインサート成形部品 |
-
2005
- 2005-09-12 JP JP2005263376A patent/JP4108701B2/ja not_active Expired - Fee Related
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008112929A (ja) * | 2006-10-31 | 2008-05-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2010067773A (ja) * | 2008-09-10 | 2010-03-25 | Hitachi Ltd | 電気電子制御装置及びその製造方法 |
JP2010147214A (ja) * | 2008-12-18 | 2010-07-01 | Alps Electric Co Ltd | 永久磁石の着磁方法 |
US8941999B2 (en) | 2010-10-19 | 2015-01-27 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
US9312239B2 (en) | 2010-10-19 | 2016-04-12 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
US9093291B2 (en) | 2011-04-21 | 2015-07-28 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
US9281266B2 (en) | 2011-04-21 | 2016-03-08 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US10622289B2 (en) | 2011-04-21 | 2020-04-14 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US9013033B2 (en) | 2011-04-21 | 2015-04-21 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US9806017B2 (en) | 2011-04-21 | 2017-10-31 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
US8928153B2 (en) | 2011-04-21 | 2015-01-06 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
US9735093B2 (en) | 2011-04-21 | 2017-08-15 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US9640515B2 (en) | 2011-04-21 | 2017-05-02 | Tessera, Inc. | Multiple die stacking for two or more die |
US9281295B2 (en) | 2011-04-21 | 2016-03-08 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
US8952516B2 (en) | 2011-04-21 | 2015-02-10 | Tessera, Inc. | Multiple die stacking for two or more die |
US9312244B2 (en) | 2011-04-21 | 2016-04-12 | Tessera, Inc. | Multiple die stacking for two or more die |
US9437579B2 (en) | 2011-04-21 | 2016-09-06 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US8970028B2 (en) | 2011-12-29 | 2015-03-03 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
WO2014066153A1 (en) * | 2012-10-23 | 2014-05-01 | Tessera, Inc. | Multiple die stacking for two or more die |
TWI503947B (zh) * | 2012-10-23 | 2015-10-11 | Tessera Inc | 在微電子封裝、模組和系統中堆疊兩個或更多個晶粒的複合晶粒 |
JP2015093475A (ja) * | 2013-11-14 | 2015-05-18 | 株式会社デンソー | モールドパッケージおよびその製造方法 |
JP2015162594A (ja) * | 2014-02-27 | 2015-09-07 | 株式会社デンソー | 樹脂成形体およびその製造方法 |
JP2019064236A (ja) * | 2017-10-05 | 2019-04-25 | カシオ計算機株式会社 | インサート成形方法及びインサート成形部品 |
Also Published As
Publication number | Publication date |
---|---|
JP4108701B2 (ja) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3866178B2 (ja) | Icカード | |
JP4108701B2 (ja) | Icカードの製造方法 | |
US8258613B1 (en) | Semiconductor memory card | |
US7772687B2 (en) | Multiple electronic component containing substrate | |
TWI455281B (zh) | Ic封裝體、堆疊式ic封裝器件及製造方法 | |
EP2043028B1 (en) | RFID tag and manufacturing method thereof | |
KR101083044B1 (ko) | 단측 리드를 갖춘 에스아이피 모듈 | |
US20060202041A1 (en) | Integrated circuit card and a method for manufacturing the same | |
US20070164407A1 (en) | Double encapsulated semiconductor package and manufacturing method thereof | |
CN103545266B (zh) | 半导体封装件及其制造方法 | |
WO2007083352A1 (ja) | 半導体装置およびその製造方法 | |
US9099294B1 (en) | Molded leadframe substrate semiconductor package | |
JP5308108B2 (ja) | 回路装置の製造方法 | |
CN108321092B (zh) | 电路部件的制造方法和电路部件 | |
JP4634436B2 (ja) | Icカードの製造方法 | |
CN108649041B (zh) | 一种基于复合互连衬底的芯片封装结构及其方法 | |
US20240128185A1 (en) | Semiconductor device and pre-forming adaptor thereof | |
JP5605971B2 (ja) | 電子装置及びその製造方法 | |
KR20080061963A (ko) | 반도체 패키지 및 이의 제조 방법 | |
KR19980043253A (ko) | 칩 온 보오드형 반도체 칩 패키지 | |
US20060270118A1 (en) | Surface mount type semiconductor device and method of manufacturing the same | |
KR20090096187A (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080402 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4108701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |