CN102456652B - 功率半导体装置 - Google Patents

功率半导体装置 Download PDF

Info

Publication number
CN102456652B
CN102456652B CN201110215068.8A CN201110215068A CN102456652B CN 102456652 B CN102456652 B CN 102456652B CN 201110215068 A CN201110215068 A CN 201110215068A CN 102456652 B CN102456652 B CN 102456652B
Authority
CN
China
Prior art keywords
power semiconductor
outside terminal
semiconductor arrangement
interconnecting part
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110215068.8A
Other languages
English (en)
Other versions
CN102456652A (zh
Inventor
冈诚次
上田哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102456652A publication Critical patent/CN102456652A/zh
Application granted granted Critical
Publication of CN102456652B publication Critical patent/CN102456652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Abstract

本发明提供在功率半导体元件正上方能将外部端子引绕到所希望的位置而实现小型化的功率半导体装置。具有:功率半导体元件(5),背面与绝缘层(2)上的布线图形(3)接合,在与背面对置的表面具有表面电极;筒状的连通部(6),底面接合到功率半导体元件(5)的表面电极上及/或布线图形(3)上;传递模塑树脂(7),具有使连通部(6)上表面露出的凹部(20、12),除连通部6上表面外,覆盖绝缘层(2)、布线图形(3)、功率半导体元件(5);一端插入连通部(6)上表面、另一端引向上方的外部端子(11、10),至少一个外部端子(10)在两端部间具有L形弯折的弯折区域(21),弯折区域(21)掩埋于传递模塑树脂(7)的凹部(12)。

Description

功率半导体装置
技术领域
本发明涉及功率半导体装置,特别涉及能够实现功率半导体装置的小型化、低成本化以及与功率半导体装置连接的印刷布线板的小型化的传递模塑树脂密封型的功率半导体装置。
背景技术
一般地,功率半导体装置由于在大电流、高电压下进行动作,所以,在这样的功率模块中,使热电阻较小、确保较高的绝缘性并且进行小型化、低成本化是重要的。
例如,如在专利文献1中所示的那样,具有如下结构:将功率半导体元件搭载在形成有预定的电路的布线图形的引线框上,对铝板或铜板、高导热性的绝缘层、由铜箔构成的金属基板的一个面进行焊接,之后,以金属基板的另一面露出的方式利用传递模塑树脂对整体进行密封。利用该结构谋求传递模塑树脂密封型的功率模块的小型化、低成本化、制造工序的简化。
【专利文献1】日本特开平11-204724号公报。
专利文献1所示的现有技术是用于实现功率半导体装置的小型化的技术,通过使用以冲压形成的引线框以及使用在安装了功率半导体元件的引线框的正下方设置高热传导金属基板,由此,谋取小型化、低成本化。但是,该现有技术是如下结构:作为实现功率半导体装置的小型化、低成本化的手段,得不到充分的效果。
即,在使用了现有技术的引线框的传递模塑树脂密封型的功率半导体装置中,在传递工序上,成为端子的引线框是仅能够从功率半导体装置的侧面周围方向取出的结构,在进行传递模塑树脂密封后,为了将各种电极分离,需要切断引线框的连接杆(tiebar)部,为了进行针对印刷布线板的安装,需要实施对作为外部端子的引线部进行折弯的加工。
并且,由这些引线形成的外部端子是金属露出的状态而未进行绝缘。因此,外部端子间需要确保充分的绝缘距离,即便使搭载并密封了功率半导体元件的模塑树脂密封部小型化,也由于功率半导体装置的大小被用于确保从侧面露出的引线外部端子的绝缘距离的外部端子间的绝缘距离规定,所以,在小型化方面具有限度。
作为针对该问题的一个解决对策,考虑从功率半导体装置的上表面取出外部端子这样的方法。即,是在面内配置外部电极的方法。该方法被应用于目前的弱电关系的半导体装置,考虑到该构思,正在开发面向小型化并代替引线框而在表面上形成了由金属构成针电极(pinelectrode)的PGA封装等的面阵封装。
即,在平面上配置外部端子,从而能够实现小型化。通过将该方法应用于功率半导体装置并且通过在平面内保持绝缘距离并取出外部端子,从而能够实现功率半导体装置的小型化。
但是,由于从功率半导体装置表面直接在正上方形成外部端子,所以,外部端子的取出位置在功率半导体装置内的功率半导体元件的布局上受到很大影响,利用外部端子与功率半导体装置进行接合的印刷布线板的图形的引绕变得复杂,所以,印刷布线板的图形设计的自由度受到损失,其结果是,产生印刷布线板变大这样的问题。
发明内容
本发明是为了消除如上所述的问题而提出的,其目的在于提供一种功率半导体装置,在功率半导体元件上方,能够保持绝缘距离并且能够将外部端子引绕到所希望的位置,能够实现小型化。
本发明的功率半导体装置具有:功率半导体元件,背面与基底上的布线图形接合,并且,在与所述背面对置的表面具有表面电极;筒状的连通部,底面接合在所述功率半导体元件的所述表面电极上以及/或者所述布线图形上;传递模塑树脂,具有使所述连通部的上表面露出的凹部,除了所述连通部的上表面以外,覆盖所述基底、所述布线图形、所述功率半导体元件;以及外部端子,一端插入到所述连通部的上表面,另一端被引向上方,其中至少一个所述外部端子在两端部间具有L形弯折的弯折区域,所述弯折区域掩埋在所述传递模塑树脂的所述凹部中。
根据本发明的功率半导体装置,具备:功率半导体元件,背面与基底上的布线图形接合,并且,在与所述背面对置的表面具有表面电极;筒状的连通部,底面接合在所述功率半导体元件的所述表面电极上以及/或者所述布线图形上;传递模塑树脂,具有使所述连通部的上表面露出的凹部,除了所述连通部的上表面以外,覆盖所述基底、所述布线图形、所述功率半导体元件;以及外部端子,一端插入到所述连通部的上表面,另一端被引向上方,其中至少一个所述外部端子在两端部间具有L形弯折的弯折区域,所述弯折区域掩埋在所述传递模塑树脂的所述凹部中,由此,在功率半导体元件上方,能够将外部端子引绕到所希望的位置,能够实现小型化。
附图说明
图1是表示本发明的实施方式1的功率半导体装置的剖面示意图。
图2是本发明的实施方式1的利用外部端子连接作为外部装置的印刷布线板和功率半导体装置的剖面示意图。
图3是掩埋在本发明的实施方式1的功率半导体装置上表面的传递模塑树脂表面上所形成的凹部中的鸟瞰图。
图4是本发明的实施方式1的具有L形状的外部端子的结构图。
图5是本发明的实施方式2的具有L形状的外部端子的结构图。
图6是本发明的实施方式2的具有L形状的外部端子的结构图。
图7是本发明的实施方式2的具有L形状的外部端子的结构图。
图8是本发明的实施方式2的具有L形状的外部端子的结构图。
图9是本发明的实施方式2的具有L形状的外部端子的结构图。
图10是本发明的实施方式3的焊料接合用的具有L形状的外部端子的结构图。
图11是本发明的实施方式3的压配合接合用的具有L形状的外部端子的结构图。
图12是本发明的实施方式3的压配合接合用的具有L形状的外部端子的结构图。
图13是本发明的实施方式3的弹簧接合用的具有L形状的外部端子的结构图。
图14是本发明的实施方式3的弹簧接合用的具有L形状的外部端子的结构图。
图15是本发明的实施方式4的形成有凸形状的功率半导体装置的结构图。
图16是本发明的实施方式4的形成有凹形状的功率半导体装置的结构图。
附图标记说明:
1金属板,2绝缘层,3布线图形,4焊料,5功率半导体元件,6连通部,7传递模塑树脂,8金属电路基板,9引线接合,10、11、100~111外部端子,12、20凹部,13印刷布线板,14通孔部,15焊盘部(landpart),16凸形状,17凹形状,18突起,21~23弯折区域。
具体实施方式
<A.实施方式1>
<A-1.结构>
图1是表示本发明的实施方式1的功率半导体装置的剖面示意图。如图1所示,在本实施方式1的功率半导体装置中,在对功率半导体装置的热进行散热的金属散热体即金属板1的一个面(上表面)设置有作为基底的高导热性的绝缘层2。并且,在该高导热性的绝缘层2的上表面形成有金属箔的布线图形3。由金属板1、高导热性的绝缘层2、布线图形3构成作为电路基板的金属电路基板8。
在布线图形3上大致垂直地隔着焊料4接合有功率半导体元件5和筒状的连通部6。对于功率半导体元件5来说,其背面与布线图形3接合,并且在与背面对置的面即表面具有表面电极,连通部6的底面接合在功率半导体元件5的表面电极上以及/或者布线图形3上。此外,布线图形3和布线图形3之间、功率半导体元件5和功率半导体元件5之间、以及布线图形3和功率半导体元件5之间利用引线接合9进行电连接。
并且,金属电路基板8的布线图形3形成面、周边侧面、功率半导体元件5、引线接合9、筒状的连通部6的外侧被传递模塑树脂7密封。但是,以位于连通部6的上部的凹部12、凹部20中不填充传递模塑树脂7而使连通部6的上表面露出的方式形成。在连通部6分别插入具有L形状的外部端子10和具有直线形状的外部端子11。对于外部端子10、外部端子11来说,一端插入连通部6的上表面,另一端被引向上方。而且,与插入的外部端子10、外部端子11的形状对应地形成有凹部12、凹部20,但是,关于该配置,例如,凹部12形成在功率半导体元件5上的连通部6上表面也可以,在该情况下,插入与凹部12对应的外部端子10,所以,外部端子10配置在功率半导体元件5上。
在本实施方式1中,金属板1能够使用导热性优良的金属,例如,能够使用铝以及铝合金、铜以及铜合金、铁以及铁合金、或者铜/铁-镍合金/铜、铝/铁-镍合金/铝等的复合材料。特别是,在使用电流容量(currentcapacity)大的功率半导体元件5的情况下,优选使用导热性优良的铜。此外,能够根据功率半导体元件5的电流容量适当决定金属板1的厚度、长度、宽度。即,若功率半导体元件5的电流容量变大,则将金属板1的厚度变厚,将金属板1的长度和宽度变大。
此外,本实施方式1中,高导热性的绝缘层2例如能够使用各种陶瓷或含有无机粉末的树脂绝缘片、含有玻璃纤维的树脂绝缘片。作为在高导热性的绝缘层2中所含有的无机粉末,举出例如氧化铝、氧化铍、一氮化硼(boronnitride)、氧化镁、二氧化硅、氮化硅、氮化铝。并且,高导热性的绝缘层2的厚度例如为20~400μm。
此外,在本实施方式1中,布线图形3例如使用铜箔,引线接合9使用铝线。布线图形3所用的铜箔的厚度以及引线接合9所用的铝线的线径、根数都根据功率半导体元件5的电流容量适当决定。
此外,在本实施方式1中,筒状的连通部6例如使用金属筒,其材质优选使用在导热性和导电性方面优良并且能够利用焊料4与布线图形3接合的金属,例如优选使用铜以及铜合金、铝以及铝合金的电镀品。筒状的连通部6的厚度为不会由于传递模塑时的成型压力而变形的厚度以上,根据电流容量进行适当决定。
连通部6的高度是之后进行插入连接的外部端子能够充分连接的高度即可。连通部6的内径由之后进行插入连接的具有L形状的外部端子10和具有直线形状的外部端子11的插入部的外径决定,是至少能够安装外部端子10、外部端子11的内径即可。并且,可以使筒状的连通部6的传递模塑树脂表面侧端部的内径为中心部的内径以上。这样,外部端子10、外部端子11容易向连通部6插入。
此外,在连通部6设置有锥形形状。这是因为,使布线图形3和连通部6的接合所使用的焊料4的润湿性较好、提高可靠性。此外,被传递模塑树脂7密封的连通部6的凹部12、凹部20也具有锥形形状,利用该锥形形状,具有之后进行插入的外部端子10、外部端子11容易向连通部6插入这样的优点。
在本实施方式1中,在焊接的底面侧、传递模塑树脂密封的上表面侧都是相同的锥形形状的方向,但是,即使在焊接的底面侧锥形形状的方向相反,也能够得到本发明的效果。此外,锥形形状的角度根据焊料的种类等进行适当改变。
此外,在本实施方式1中,传递模塑树脂7使用例如将作为填料而填充有二氧化硅粉末的环氧树脂。在传递模塑树脂7中,对于所填充的二氧化硅粉末的含有率来说,考虑到本装置中所使用的构件的热膨胀系数等来选定最合适的量。
例如,在布线图形3和金属板1使用了铜的情况下,以使传递模塑树脂7的热膨胀系数与铜的热膨胀系数即16ppm/℃匹配的方式设定针对环氧树脂的二氧化硅粉末的填充量。这样能够得到没有翘曲的功率半导体装置。
此外,在使传递模塑树脂7的散热性提高的情况下,作为填料,优选使用氧化铝粉末来代替二氧化硅粉末。
<A-2.制法>
其次,对本实施方式1的功率半导体装置的制造方法的一例进行说明。在本实施方式1的功率半导体装置中,例如,在作为金属板1的厚度为3mm的铜板上,放置作为高热传导的绝缘层2的含有B阶段状态的氧化铝粉末的环氧树脂片,在其上重叠厚度0.3mm的铜箔。
并且,对层叠了铜板、含有氧化铝粉末的环氧树脂片、铜箔而得到的结构进行加热、加压,利用含有氧化铝粉末的环氧树脂片将铜板和铜箔接合。其次,对铜箔进行刻蚀,形成布线图形3。
这样,形成金属电路基板8,该金属电路基板8包括:由铜构成的金属板1;含有氧化铝粉末的环氧树脂的绝缘层2;铜的布线图形3。
其次,分别使用焊料4将功率半导体元件5接合于在布线图形3上的任意位置所设置的元件搭载部上、并且将筒状的连通部6接合于在布线图形3上的任意位置所设置的与外部端子10、外部端子11的接合部上。
并且,在布线图形3和布线图形3之间、功率半导体元件5和功率半导体元件5之间、以及布线图形3和功率半导体元件5之间,利用铝的引线接合9将需要导通的部位连接。此外,在本实施方式1中,利用引线接合9进行布线图形3和功率半导体元件5的连接,但是并不限于此,若是这以外的能够进行电连接方法,也能够得到本发明的效果。
按照上述的焊接、引线接合的形成顺序,在所有部件的焊料接合结束之后进行引线接合9,所以,在与连通部6导通的某个布线图形3上从功率半导体元件5或者其他的布线图形3进行引线接合时,在引线接合装置的制约上,由于连通部6的高度而可能在附近不能够进行引线接合。因此,在安装面积上产生局限性。因此,作为进一步缩小安装面积的方法,举出下列方法。在布线图形3和功率半导体元件5的焊接之后进行引线接合,之后将布线图形3和连通部6进行接合的方法。由于分两次进行接合,所以,在布线图形3和连通部6的接合中使用低熔点焊料、或者使用焊料之外的接合方法。例如,举出利用银膏进行粘接的方法、或利用超声波接合的方法。
其次,将搭载了引线接合后的功率半导体元件5和连通部6的金属电路基板8设置在模具中,利用传递模塑法,例如利用填充有二氧化硅粉末的环氧树脂系的传递模塑树脂7进行密封。
如上所述的本发明不限定于金属电路基板8,即便将陶瓷基板用作结构构件,也能够得到本发明的效果。
将外部端子10、外部端子11插入到被传递模塑树脂7密封的连通部6中。
作为与连通部6连接的外部端子10、外部端子11的外部端子形状,对于被插入的连通部6,优选使用具有L形状的外部端子10,但是,对于连通部6,即使与原样地一直上去而成的具有直线形状的外部端子11并用也没有问题。
部分地使用具有L形状的外部端子10,由此,在利用外部端子10进行连接的功率半导体装置和外部装置中,能够任意设计外部装置的连接部位位置。
即,即便在使用了为了使功率半导体装置最小型化而在功率半导体元件5和连通部6的位置设计的功率半导体装置的情况下,通过使用具有L形状的外部端子10,从而能够在任意的位置设定与功率半导体装置的连通部6对应的外部装置的连接部位,所以,能够进行外部装置的小型化、进而减少电气损失的布线。
作为减少电气损失的一例,作为功率半导体元件5,在使用了IGBT元件和二极管元件的二合一(2-in-1)结构的功率半导体装置的情况下,分别与在功率半导体装置内所形成的P电极筒状的连通部和N电极筒状的连通部连接的外部端子使用具有L形状的两条外部端子,由此,使端子彼此相邻,同时,能够进行利用并行布线与外部装置接合的布线的引绕,能够降低电感。
另一方面,仅将具有直线形状的外部端子11作为功率半导体装置和外部装置的接合端子来使用的情况下,由于需要在连通部6正上方设置外部装置的连接部位,因此外部装置的最优的电路引绕变得困难,同时,产生外部装置变大这样的不良情况。
<A-3.连通部的结构>
图2是利用外部端子10、外部端子11连接本发明的实施方式1的外部装置即印刷布线板13和功率半导体装置的剖面示意图。在具有L形状的外部端子10和具有直线形状的外部端子11中,外部端子10、外部端子11的一个前端插入到连通部6内,同时,另一个前端与外部装置即印刷布线板13的通孔部14或者焊盘部(landpart)15接合,由此,能够使用外部端子10、外部端子11共同地接合到功率半导体装置和印刷布线板13,所以,在工艺上简单,同时,能够提高长期可靠性。
在本剖面示意图中进行了省略,但是,在外部装置即印刷布线板13上搭载了用于对电阻部件、电容器部件、变压器部件、微型计算机部件等功率半导体装置进行驱动的安装部件。
图3是具有L形状的外部端子10中的不与连通部6、印刷布线板13的通孔部14或者焊盘部15的边接合的边、即外部端子10的弯折区域21被掩埋于在功率半导体装置上表面的传递模塑树脂7表面上所形成的外部端子的凹部12中的鸟瞰图。
将具有L形状的外部端子10的弯折区域21掩埋在传递模塑树脂上的外部端子的凹部12内,由此,相邻的不同电极外部端子间的沿面绝缘距离变长,因此能够使不同电极外部端子的间隔变短至恒定的沿面距离,由此能够实现功率半导体装置的小型化。
在图4中示出掩埋在实施方式1所示的形成于传递模塑树脂7表面的凹部12中的外部端子111的弯折区域22上形成有针对凹部12的固定用的突起18的情况。
通过设置固定用的突起18,由此,以高位置精度将具有L形状的外部端子111固定在形成于传递模塑树脂表面的凹部12。由此,由于针对印刷布线板13的通孔部14或者焊盘部15的外部端子111的前端部的位置精度提高,因此能够简易地进行插入,同时,接合后的可靠性也提高。
功率半导体元件5使用作为宽带隙半导体的例如SiC,由此,能够提高电流密度,能够实现功率半导体装置的小型化。这在以下的实施方式中也是同样的。
<A-4.效果>
根据本发明的实施方式1,在功率半导体装置中具有:功率半导体元件5,背面与作为基底的绝缘层2上的布线图形3接合,并且,在与背面对置的表面具有表面电极;筒状的连通部6,底面接合在功率半导体元件5的表面电极上以及/或者布线图形3上;传递模塑树脂7,具有使连通部6的上表面露出的凹部20、凹部12,除了连通部6的上表面之外,覆盖绝缘层2、布线图形3、功率半导体元件5;一端插入到连通部6的上表面、另一端被引向上方的外部端子11、外部端子10,其中至少一个外部端子10在两端部间具有L形弯折的弯折区域21,弯折区域21掩埋在传递模塑树脂7的凹部12中,由此,在功率半导体元件5上方,能够保持沿面绝缘距离,并且能够将装置上的端子间的距离变短,能够将外部端子引绕到所希望的位置,能够实现装置的小型化。
此外,根据本发明的实施方式1,在功率半导体装置中还具有配置在外部端子11、外部端子10的上方的印刷布线板13,外部端子11、外部端子10的另一端接合到印刷布线板13的通孔部14或者焊盘部15,由此,使用外部端子11、外部端子10,利用向通孔部14的插入而进行的接合、对焊盘部15的接合,能够共同地与印刷布线板13连接,不限制印刷布线板13的设计。此外,长期可靠性也提高。
此外,根据本发明的实施方式1,在功率半导体装置中,外部端子11在弯折区域22具有与传递模塑树脂7的凹部12的侧面卡合的突起18,由此,以高位置精度将具有L形状的外部端子111固定在形成于传递模塑树脂表面的凹部12,外部端子111的前端部的位置精度提高,所以,能够简易地插入,同时,接合后的可靠性也提高。
<B.实施方式2>
<B-1.结构>
图5~9示出在具有L形状的外部端子中与连通部6内接合的部位以及与印刷布线板13的通孔部14或者焊盘部15接合的部位分别具有一个以上的具有L形状的外部端子的结构图。
图5示出分别具有1个与连通部6内接合的部位和与印刷布线板13接合的部位的具有L形状的外部端子100的结构图。
图6示出具有2处与连通部6内接合的部位和1处与印刷布线板13接合的部位的具有L形状的外部端子101、外部端子102的结构图。
图7示出具有1处与连通部6内接合的部位和2处与印刷布线板13接合的部位的具有L形状的外部端子103的结构图。
图8示出具有2处与连通部6内接合的部位和2处与印刷布线板13接合的部位的具有L形状的外部端子104、外部端子105的结构图。
在功率半导体装置中,在电流容量是比较小的容量的情况下,若使用接合部位在两前端分别为1处的图5所示的具有L形状的外部端子100,则没有问题,但是,在电流容量为大容量的功率半导体装置中,当连接部仅为1处进行通电时,由于部分性(局部性的)发热,会产生焊料的裂缝、剥离等问题、印刷布线板13的耐热性的问题等,因此装置的可靠性下降。
在这种情况下,如图6~8所示,通过增加通电部的部位,由此,能够解决电流容量增加并且发热集中等问题,装置的可靠性提高。但是,另一方面,功率半导体装置内的连通部6、印刷布线板13的通孔部14、焊盘部15的数量变多,存在妨碍小型化的可能性,所以,需要将连接部的形状、数量进行最优化来使用。
在功率半导体元件5使用作为宽带隙半导体的SiC的情况下,随着电流密度的上升,优选使用图9所示的具有L形状的外部端子110。
对于外部端子110来说,使弯折区域23的宽度比通常的功率半导体元件5(使用Si的情况)宽,由此,能够抑制外部端子110自身的发热,能够降低功率半导体装置的损失。
<B-2.效果>
根据本发明的实施方式2,在功率半导体装置中,外部端子100~105、外部端子110在其两端部分别具有1个或者多个连接部,由此,考虑发热集中的程度和小型化的要求,能够将连接部的形状、数量进行最优化。
此外,根据本发明的实施方式2,在功率半导体装置中,对于外部端子110的弯折区域23来说,与外部端子110的长度方向大致正交的方向上的宽度比外部端子110的这以外的区域的宽度宽,由此,在功率半导体元件5使用了作为宽带隙半导体的SiC的情况下,即便电流密度上升,也能够适当地对应。
此外,根据本发明的实施方式2,在功率半导体装置中,功率半导体元件5由宽带隙半导体构成,由此,功率半导体装置的电流密度提高,能够进一步实现小型化。
<C.实施方式3>
<C-1.结构>
在图10中,示出使用焊料接合作为具有L形状的外部端子100的与连通部6以及印刷布线板13的通孔部14、焊盘部15的接合方法时的外部端子100的结构。
通过使用焊料接合,由此,由于不需要研究外部端子100的前端形状,因此带来外部端子的低成本化。作为用于焊料接合的具有L形状的外部端子100的材料,优选铜或者铜合金等电传导性优良的材料。为了进行焊料接合,根据需要使用锡、镍镀层等。上述焊料接合中,同样也适用于具有直线形状的外部端子11。
在图11、12中,示出使用压配合(pressfit)作为具有L形状的外部端子106、外部端子107的与连通部6以及印刷布线板13的通孔部14的接合方法时的外部端子106、外部端子107的结构。
例如,图11是将一般称为星形针(starpin)的前端进行铆接的结构的压配合形状的具有L形状的外部端子106。
图12是一般称为顺应针(compliantpin)的压配合形状的具有L形状的外部端子107。
形状不限于这2种,也能够使用C型压配合形状、∑型压配合形状等外部端子106、外部端子107。作为使用了压配合的外部端子106、外部端子107的材料,优选使用具有弹性同时电传导性优良的铜合金材料。
通过使用压配合接合,由此,能够进行无焊料接合,接合部的可靠性提高,组装加工费降低。并且,在使用了上述压配合的接合中,同样也适用于具有直线形状的外部端子11。
在图13、14中,示出使用弹簧作为具有L形状的外部端子108、外部端子109的与连通部6以及印刷布线板13的焊盘部15的接合方法的结构。
例如,图13是具有C型形状的弹簧的外部端子108。
图14是具有一般的弹簧形状的外部端子109。
形状不限于这2种,如果能够利用弹簧功能进行接合,则什么样的形状都能够使用。作为使用弹簧功能的外部端子108、外部端子109的材料,优选使用具有弹性同时电传导性优良的铜合金材料。
通过利用弹簧功能取得接合,由此,能够仅以印刷布线板13的焊盘部15进行接合,不需要通孔部14,能够实现印刷布线板13的小型化。并且,在使用了上述弹簧的接合中,同样也适用于具有直线形状的外部端子11。
对具有L形状的外部端子10、具有直线形状的外部端子11的与连通部6以及印刷布线板13的通孔部14、焊盘部15的接合方法具体地进行了说明,但是,在接合方法中,即便在外部端子的两端并用不同的接合方法也没有问题。
<C-2.效果>
根据本发明的实施方式3,在功率半导体装置中,外部端子106、外部端子107的至少任意一个端部使用压配合进行接合,由此,能够进行无焊料接合,能够提高接合部的可靠性、降低组装加工费。
此外,根据本发明的实施方式3,在功率半导体装置中,外部端子108、外部端子109的至少任意一个端部使用弹簧进行接合,由此,能够仅利用印刷布线板13的焊盘部15进行接合,不需要通孔部14,能够实现印刷布线板13的小型化。
<D.实施方式4>
<D-1.结构>
图15示出如下的功率半导体装置:在功率半导体装置上表面所引绕的不同电极的外部端子10之间、外部端子11之间的传递模塑树脂7表面,形成有凸形状16。
在不同电极的外部端子10之间、外部端子11之间设置形成于传递模塑树脂7表面的绝缘性的凸形状16,由此,能够将沿面距离变长,因此能够缩短外部端子10之间、外部端子11之间的实质性的横距离,能够实现功率半导体装置的小型化,能够实现低成本化。
图16示出如下的功率半导体装置:在功率半导体装置上表面所引绕的不同电极的外部端子10之间、外部端子11之间的传递模塑树脂7表面,形成有凹形状17。
在不同电极的外部端子10之间、外部端子11之间设置凹形状17,由此,能够将沿面距离变长,因此能够缩短具有L形状的外部端子10之间的横距离,能够实现功率半导体装置的小型化,能够实现低成本化。
而且,在1个功率半导体装置中混合存在凸形状16、凹形状17也可以。
<D-2.效果>
根据本发明的实施方式4,在功率半导体装置中,传递模塑树脂7具有多个凹部20、凹部12,传递模塑树脂7在预定的凹部20、凹部12之间具有凸形状16以及/或者凹形状17,由此,能够将沿面距离变长,因此能够缩短外部端子10之间、外部端子11之间的实质性的横距离,能够实现功率半导体装置的小型化,能够实现低成本化。
在本发明的实施方式中记载了各结构要素的材质、材料、实施条件等,但这些仅为例示,并不限于所记载的内容。

Claims (9)

1.一种功率半导体装置,其特征在于,具有:
功率半导体元件,背面与基底上的布线图形接合,并且,在与所述背面对置的表面具有表面电极;
筒状的连通部,底面接合在所述功率半导体元件的所述表面电极上以及/或者所述布线图形上;
传递模塑树脂,具有使所述连通部的上表面露出的凹部,除了所述连通部的上表面以外,覆盖所述基底、所述布线图形、所述功率半导体元件;以及
至少一个外部端子,一个端部插入到所述连通部的上表面,另一个端部被引向上方,
至少一个所述外部端子在两端部间具有L形弯折的弯折区域,
所述弯折区域在所述传递模塑树脂的所述凹部内露出至所述功率半导体装置的外部。
2.如权利要求1所述的功率半导体装置,其特征在于,
还具有配置在所述外部端子的上方的印刷布线板,
所述外部端子的另一个端部接合到所述印刷布线板的通孔部或者焊盘部。
3.如权利要求1或2所述的功率半导体装置,其特征在于,
所述外部端子在所述弯折区域具有与所述传递模塑树脂的所述凹部的侧面卡合的突起。
4.如权利要求1或2所述的功率半导体装置,其特征在于,
所述外部端子在其两端部分别具有一个或多个连接部。
5.如权利要求1或2所述的功率半导体装置,其特征在于,
所述外部端子的所述弯折区域在与所述外部端子的长度方向大致正交的方向上的宽度比所述外部端子的其它区域的宽度宽。
6.如权利要求1或2所述的功率半导体装置,其特征在于,
所述功率半导体元件由宽带隙半导体构成。
7.如权利要求1或2所述的功率半导体装置,其特征在于,
所述外部端子的至少任意一个端部使用压配合进行接合。
8.如权利要求1或2所述的功率半导体装置,其特征在于,
所述外部端子的至少任意一个端部使用弹簧进行接合。
9.如权利要求1或2所述的功率半导体装置,其特征在于,
所述传递模塑树脂具有多个所述凹部,
所述传递模塑树脂在预定的所述凹部之间具有凸形状以及/或者凹形状。
CN201110215068.8A 2010-10-20 2011-07-29 功率半导体装置 Active CN102456652B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010235094A JP5383621B2 (ja) 2010-10-20 2010-10-20 パワー半導体装置
JP2010-235094 2010-10-20

Publications (2)

Publication Number Publication Date
CN102456652A CN102456652A (zh) 2012-05-16
CN102456652B true CN102456652B (zh) 2016-06-22

Family

ID=45923400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110215068.8A Active CN102456652B (zh) 2010-10-20 2011-07-29 功率半导体装置

Country Status (4)

Country Link
US (1) US8502385B2 (zh)
JP (1) JP5383621B2 (zh)
CN (1) CN102456652B (zh)
DE (1) DE102011084803B4 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법
JP5716637B2 (ja) * 2011-11-04 2015-05-13 住友電気工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
US9312234B2 (en) * 2012-05-29 2016-04-12 Nsk Ltd. Semiconductor module and method for manufacturing the same
US9615442B2 (en) * 2012-08-31 2017-04-04 Mitsubishi Materials Corporation Power module substrate and power module
US8847384B2 (en) 2012-10-15 2014-09-30 Toyota Motor Engineering & Manufacturing North America, Inc. Power modules and power module arrays having a modular design
JP6028592B2 (ja) * 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
JP6065625B2 (ja) * 2013-02-08 2017-01-25 トヨタ自動車株式会社 半導体装置の製造方法
JP2014157927A (ja) * 2013-02-15 2014-08-28 Denso Corp 半導体装置及びその製造方法
JP5776707B2 (ja) 2013-02-27 2015-09-09 株式会社デンソー 半導体装置
DE102013211405B4 (de) 2013-06-18 2020-06-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls
KR102143890B1 (ko) 2013-10-15 2020-08-12 온세미컨덕터코리아 주식회사 파워 모듈 패키지 및 이의 제조 방법
JP6154342B2 (ja) 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
DE102013225805A1 (de) * 2013-12-12 2015-06-18 Continental Automotive Gmbh Verfahren zum Herstellen einer Baugruppe und Baugruppe
JP6274058B2 (ja) 2014-09-22 2018-02-07 株式会社デンソー 電子装置、及び電子装置を備えた電子構造体
DE102014116793B4 (de) 2014-11-17 2018-03-08 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP6269451B2 (ja) * 2014-11-19 2018-01-31 株式会社デンソー 電気接続構造
JP6380244B2 (ja) * 2015-06-15 2018-08-29 三菱電機株式会社 半導体装置、電力変換装置
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9888561B2 (en) * 2015-07-21 2018-02-06 Apple Inc. Packaged electrical components with supplemental conductive structures
JP6468984B2 (ja) * 2015-10-22 2019-02-13 三菱電機株式会社 半導体装置
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
JP6493317B2 (ja) * 2016-06-23 2019-04-03 三菱電機株式会社 半導体装置
DE102016211479A1 (de) * 2016-06-27 2017-12-28 Siemens Aktiengesellschaft Leistungsmodul
JP6732583B2 (ja) * 2016-07-26 2020-07-29 株式会社三社電機製作所 端子取付基板
JP6559728B2 (ja) * 2017-04-04 2019-08-14 株式会社豊田中央研究所 半導体装置及び電力変換装置
CN110753997A (zh) * 2017-06-21 2020-02-04 三菱电机株式会社 半导体装置、电力转换装置及半导体装置的制造方法
WO2019059384A1 (ja) * 2017-09-22 2019-03-28 日立化成株式会社 保護材付き厚銅回路
JP6841199B2 (ja) * 2017-09-29 2021-03-10 三菱電機株式会社 半導体装置
JP6806024B2 (ja) * 2017-10-03 2020-12-23 三菱電機株式会社 半導体装置
WO2019082333A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 電子部品
CN108091619A (zh) * 2017-12-08 2018-05-29 广东美的制冷设备有限公司 智能功率模块及其制造方法、空调器
KR102413296B1 (ko) * 2018-03-12 2022-06-27 쥬마테크 게엠베하 도체 엘리먼트용 몰드를 이용한 인쇄 회로 기판 제조 방법
DE112018007278T5 (de) 2018-03-14 2020-11-26 Mitsubishi Electric Corporation Halbleiter-leistungsmodul und leistungswandler
JP6921794B2 (ja) * 2018-09-14 2021-08-18 株式会社東芝 半導体装置
DE102018221246A1 (de) * 2018-12-07 2020-06-10 Danfoss Silicon Power Gmbh Halbleiter-Leistungsmodul und Verfahren zum Verbinden desselben mit anderen elektrischen Komponenten
EP3696854A1 (de) * 2019-02-13 2020-08-19 Siemens Aktiengesellschaft Leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls
JP2020141010A (ja) * 2019-02-27 2020-09-03 株式会社豊田自動織機 半導体装置
JP7280789B2 (ja) 2019-09-24 2023-05-24 株式会社東芝 パワーモジュール
EP3797962A1 (de) * 2019-09-30 2021-03-31 Siemens Aktiengesellschaft Gehäuse eines elektronikmoduls und dessen herstellung
DE102020207686A1 (de) 2020-06-22 2021-12-23 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit optimierter Kühlung und Kontaktierung
CN111987068B (zh) * 2020-08-11 2022-08-26 四川旭茂微科技有限公司 一种引线结构及使用该结构的引线框架
DE102021203704A1 (de) 2021-04-14 2022-10-20 Zf Friedrichshafen Ag Halbbrücke, Leistungsmodul und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030570A (zh) * 2006-03-03 2007-09-05 三菱电机株式会社 半导体装置
CN101521167A (zh) * 2008-02-25 2009-09-02 三菱电机株式会社 半导体装置及半导体装置的制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142338A (ja) 1985-12-17 1987-06-25 Shinko Electric Ind Co Ltd 半導体装置用パツケ−ジ
JPH01191455A (ja) 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
JPH08288427A (ja) 1995-04-20 1996-11-01 Nec Kyushu Ltd 半導体装置
JP3390661B2 (ja) 1997-11-13 2003-03-24 三菱電機株式会社 パワーモジュール
JP4490041B2 (ja) * 2001-04-02 2010-06-23 三菱電機株式会社 電力用半導体装置
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
US7557421B1 (en) * 2006-07-20 2009-07-07 Rf Micro Devices, Inc. Hybrid radio frequency integrated circuit using gallium nitride epitaxy layers grown on a donor substrate
JP4410242B2 (ja) * 2006-12-27 2010-02-03 三菱電機株式会社 電子制御装置及びその製造方法
US8299603B2 (en) * 2007-01-22 2012-10-30 Mitsubishi Electric Corporation Power semiconductor device
US7816781B2 (en) * 2007-10-02 2010-10-19 Infineon Technologies Ag Power semiconductor module
JP4576448B2 (ja) * 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP4567773B2 (ja) 2008-07-18 2010-10-20 三菱電機株式会社 電力用半導体装置
TWI394258B (zh) * 2008-11-11 2013-04-21 Cyntec Co Ltd 晶片封裝結構及其製作方法
JP4634497B2 (ja) 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP4658268B2 (ja) * 2008-11-26 2011-03-23 三菱電機株式会社 電力用半導体モジュール
JP2010129867A (ja) 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体装置
JP4607995B2 (ja) * 2008-11-28 2011-01-05 三菱電機株式会社 電力用半導体装置
JP4825259B2 (ja) * 2008-11-28 2011-11-30 三菱電機株式会社 電力用半導体モジュール及びその製造方法
JP5245880B2 (ja) * 2009-02-04 2013-07-24 三菱電機株式会社 電力用半導体モジュールとその製造方法
JP5272768B2 (ja) * 2009-02-05 2013-08-28 三菱電機株式会社 電力用半導体装置とその製造方法
JP5345017B2 (ja) * 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法
JP5511621B2 (ja) * 2010-10-13 2014-06-04 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030570A (zh) * 2006-03-03 2007-09-05 三菱电机株式会社 半导体装置
CN101521167A (zh) * 2008-02-25 2009-09-02 三菱电机株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
JP5383621B2 (ja) 2014-01-08
US20120098138A1 (en) 2012-04-26
CN102456652A (zh) 2012-05-16
DE102011084803A1 (de) 2012-04-26
JP2012089681A (ja) 2012-05-10
US8502385B2 (en) 2013-08-06
DE102011084803B4 (de) 2020-10-08

Similar Documents

Publication Publication Date Title
CN102456652B (zh) 功率半导体装置
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
CN103887273B (zh) 半导体模块
US20140029201A1 (en) Power package module and manufacturing method thereof
US20140167237A1 (en) Power module package
CN105122446A (zh) 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块
US9466542B2 (en) Semiconductor device
US9257376B2 (en) Semiconductor package and method of manufacturing the same
US9666557B2 (en) Small footprint semiconductor package
KR20150060036A (ko) 전력 반도체 모듈 및 그 제조 방법
CN110914975B (zh) 功率半导体模块
CN107564875B (zh) 半导体装置
US8426746B2 (en) Electronic device and power converter
JP2013033874A (ja) パワーモジュール
CN108336057B (zh) 半导体装置及其制造方法
US9099451B2 (en) Power module package and method of manufacturing the same
CN103794594A (zh) 半导体封装件
JP2003218317A (ja) 半導体電力変換装置
JP6391430B2 (ja) 電子制御装置およびその製造方法
CN108257940B (zh) 半导体装置及其制造方法
KR101502669B1 (ko) 전력 모듈 패키지 및 그 제조방법
CN116666337A (zh) 一种塑封功率模块线路引出结构及其制造方法
KR20160051513A (ko) 전력 모듈 및 그 제조 방법
CN115579346A (zh) 功率模块的连接结构、封装结构以及制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant