JP2014157927A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2014157927A
JP2014157927A JP2013027998A JP2013027998A JP2014157927A JP 2014157927 A JP2014157927 A JP 2014157927A JP 2013027998 A JP2013027998 A JP 2013027998A JP 2013027998 A JP2013027998 A JP 2013027998A JP 2014157927 A JP2014157927 A JP 2014157927A
Authority
JP
Japan
Prior art keywords
terminal
main
resin body
sealing resin
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013027998A
Other languages
English (en)
Inventor
Hirotoshi Kusama
啓年 草間
Yasutsugu Okura
康嗣 大倉
Shinji Amano
伸治 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013027998A priority Critical patent/JP2014157927A/ja
Publication of JP2014157927A publication Critical patent/JP2014157927A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37157Cobalt [Co] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】主端子及び制御端子が封止樹脂体の第2面から露出された半導体装置において、主端子及び制御端子の電気的な接続信頼性を向上すること。
【解決手段】ヒートシンク(24)は、半導体素子(12)側の面と反対の放熱面(24a)が封止樹脂体(36)の第1面(36a)から露出されている。主端子(28)は、主電極(14)との電気的な接続部と反対の端面(28a)のみが、封止樹脂体から露出されるとともに、該端面の周辺と面一の状態で第2面(36b)から露出されている。制御端子(32)は、制御電極(16)との電気的な接続部と反対の端面(32a)のみが、封止樹脂体から露出されるとともに、該端面の周辺と面一の状態で第2面から露出されている。主端子及び制御端子は、同一のリードフレーム(40)からなり、該リードフレームの一部が第2面側において封止樹脂体とともに切削加工されて、互いに電気的に分離されている。
【選択図】図9

Description

本発明は、両面に電極を有するパワー系の半導体素子と、半導体素子の裏面側に配置されたヒートシンクと、主電極と電気的に接続された主端子と、制御電極と電気的に接続された制御端子と、封止樹脂体と、を備える半導体装置及びその製造方法に関する。
従来、両面に電極を有するパワー系の半導体素子と、半導体素子の裏面側に配置されたヒートシンクと、主電極と電気的に接続された主端子と、制御電極と電気的に接続された制御端子と、封止樹脂体と、を備える半導体装置として、特許文献1に記載のものが知られている。
この半導体装置では、主端子及び制御端子が、筒状の連通部と、一端が連通部の筒内に挿入され、他端が上方へ導かれた外部端子と、により構成されている。外部端子は、封止樹脂体表面のうち、ヒートシンクの放熱面が露出する第1面と反対の第2面に露出されている。
また、封止樹脂体は、第2面側に、連通部の上面を露出させる凹部を有しており、連通部の上面及び筒の内面が封止樹脂体から露出されている。外部端子の少なくとも1つは、両端部間にL字曲折する曲折領域を有しており、該曲折領域は、凹部に配置されている。
特開2012−89681号公報
特許文献1では、筒状の連通部の内面が封止樹脂体から露出されており、連通部のはんだ接続部(連通部と電極などとの接続部、連通部と外部端子との接続部)が、封止樹脂体から露出されている。このため、大気中の水分等により、はんだに腐食が生じやすい。
また、連通部の筒内に位置するはんだは、封止樹脂体で拘束されていないため、半導体素子から受ける熱等の温度変化(冷熱サイクル)により、はんだにクラックや割れが生じ易い。
また、連通部の組み付け位置のばらつきや、組み付け時の連通部の傾きなどにより、連通部の上面や内面が封止樹脂体によって被覆され、上面や内面の露出が不十分となり、連通部と外部端子が電気的に接続されない虞もある。
このように、特許文献1に記載の構成では、主端子及び制御端子の電気的な接続信頼性が低い。
本発明は上記問題点に鑑み、主端子及び制御端子が封止樹脂体の第2面から露出された半導体装置において、主端子及び制御端子の電気的な接続信頼性を向上することを目的とする。
上記目的を達成するために、本発明は、表面(12a)及び該表面と反対の裏面(12b)に主電極(14,20)を有するとともに、表面に制御電極(16)を有する半導体素子(12)と、半導体素子の裏面側に配置され、半導体素子と熱的に接続されたヒートシンク(24)と、主電極とはんだ(22,26,64)を介して電気的に接続され、半導体素子の厚み方向に延設された主端子(28,66)と、制御電極とはんだ(30)を介して電気的に接続され、厚み方向に延設された制御端子(32)と、半導体素子、ヒートシンクの一部、主端子の一部、制御端子の一部を一体的に封止し、半導体素子の厚み方向において第1面(36a)と該第1面と反対の第2面(36b)とを有する封止樹脂体(36)と、を備え、ヒートシンクは、半導体素子側の面と反対の放熱面(24a)が第1面から露出され、主端子は、主電極との電気的な接続部と反対の端面(28a,66a)のみが、封止樹脂体から露出されるとともに、該端面の周辺と面一の状態で第2面から露出され、制御端子は、制御電極との電気的な接続部と反対の端面(32a)のみが、封止樹脂体から露出されるとともに、該端面の周辺と面一の状態で第2面から露出され、主端子及び制御端子は、同一のリードフレーム(40)からなり、該リードフレームの一部が第2面側において封止樹脂体とともに切削加工されて、互いに電気的に分離されていることを特徴とする。
これによれば、主端子(28,66)のうち、端面(28a,66a)のみが封止樹脂体(36)から露出され、制御端子(32)のうち、端面(32a)のみが封止樹脂体(36)から露出されている。また、主端子(28,66)と主電極(14,20)とを電気的に接続するはんだ(22,26,64)は、封止樹脂体(36)により封止されている。同様に、制御端子(32)と制御電極(16)とを電気的に接続するはんだ(30)は、封止樹脂体(36)により封止されている。したがって、大気中の水分等により、はんだ(22,26,64,30)が腐食するのを抑制することができる。また、はんだ(22,26,64,30)は、封止樹脂体(36)で拘束されているため、半導体素子(12)から受ける熱等の温度変化(冷熱サイクル)によってクラックや割れが生じるのを抑制することができる。
また、主端子(28,66)や制御端子(32)を組み付ける際に、組み付け位置のばらつきや傾きなどが生じても、切削加工により、端面(28a,66a,32a)を封止樹脂体(36)から確実に露出させることができる。
以上により、主端子(28,66)及び制御端子(32)が封止樹脂体(36)の第2面(36b)から露出された半導体装置において、主端子(28,66)及び制御端子(32)の電気的な接続信頼性を向上することができる。
また、主端子(28,66)及び制御端子(32)が封止樹脂体(36)の第2面(36b)に露出されているため、側面から露出される構成に較べて、半導体装置の体格を小型化することができる。
また、主端子(28,66)及び制御端子(32)が同一のリードフレーム(40)からなり、切削時に分離されるため、製造工程を簡素化できる。さらには、主端子(28,66)及び制御端子(32)が、切削時には一体であるため、主端子(28,66)、制御端子(32)のはんだ接続部に切削時の応力が集中するのを抑制することができる。このため、切削加工を用いながらも、主端子(28,66)及び制御端子(32)の電気的な接続信頼性を向上することができる。
また、本発明のさらなる特徴は、制御端子(32)が、制御電極(16)から厚み方向に延びる第1端子部(32b)を有しており、制御端子(32)の少なくとも1つが、端面(32a)を含み、厚み方向に延びる第2端子部(32c)と、厚み方向に垂直な垂直方向に延び、第1端子部(32b)における制御電極(16)と反対の端部と第2端子部(32c)における端面と反対の端部とを連結する第3端子部(32d)と、を有することにある。
これによれば、制御端子(32)における端面(32a)の配置の自由度を向上することができる。すなわち、端面(28a,66a)と端面(32a)との間の沿面距離を確保しやすくなる。また、はんだ(30)による接合時に制御端子(32)がばねとして機能するため、半導体素子(12)に作用する応力を抑制することができる。また、切削加工時に受ける力を制御端子(32)が緩和することができるため、はんだ(30)の接続部に作用する応力を抑制することができる。このため、制御端子(32)の電気的な接続信頼性を向上することができる。
また、本発明のさらなる特徴は、制御端子(32)の端面(32a)が、垂直方向において、第1端子部(32b)よりも主端子(28)との距離が遠い位置に配置されていることにある。
これによれば、制御端子(32)の端面(32a)との間の沿面距離を確保しつつ、半導体装置を小型化することができる。
第1実施形態に係る半導体装置の概略構成を示す平面図である。 半導体素子の主電極及び制御電極と、主端子及び制御端子との位置関係を示す図であり、主端子及び制御端子を破線で示している。 図1のIII-III線に沿う断面図である。 リードフレームの準備工程を示す図であり、(a)は平面図、(b)は側面図である。 リードフレームの準備工程を示す平面図である。 リードフレームの準備工程を示す図であり、(a)は平面図、(b)は側面図である。 接続工程を示す断面図である。 成形工程を示す断面図である。 切削工程を示す断面図である。 第1変形例を示す断面図である。 第2実施形態に係る半導体装置の概略構成を示す平面図である。 図11のXII-XII線に沿う断面図である。 第2変形例を示す断面図である。 第3変形例を示す断面図である。 第4変形例において、半導体装置の等価回路を示す図である。 半導体装置の概略構成を示す平面図である。 図16のXVII-XVII線に沿う断面図である。 第5変形例を示す図であり、(a)は第1面側から見た平面図、(b)は第2面側から見た平面図である。 第6変形例を示す断面図である。
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下の各図相互において互いに同一もしくは均等である部分に、同一符号を付与する。以下においては、半導体素子の厚み方向をZ方向と示す。また、Z方向に直交し、且つ、主端子と制御端子との並び方向をX方向と示す。また、X方向及びZ方向の両方向に直交する方向をY方向と示す。また、平面形状とは、X方向及びY方向により規定される面に沿う形状とする。
(第1実施形態)
先ず、図1〜図3を用いて、半導体装置10の構成を説明する。
半導体装置10は、半導体素子12と、ヒートシンク24と、主端子28と、制御端子32と、封止樹脂体36と、を備えている。
半導体素子12は、シリコンなどの半導体基板に、パワー系のスイッチング素子が形成されて、厚み方向であるZ方向に電流が流れるものである。本実施形態では、スイッチング素子としてのIGBTと、該IGBTに逆並列に接続された還流用のダイオードとが、同じ半導体基板に形成されている。すなわち、半導体素子12は、所謂RC−IGBTチップとなっている。そして、半導体素子12のZ方向における表面12a及び裏面12bのうち、図2に示すように、表面12aには、エミッタ電極とアノード電極を兼ねる主電極14が形成されるとともに、主電極14とは異なる位置に、制御電極16が形成されている。
制御電極16は、主電極14よりも小さい面積を有して形成されており、IGBTのゲートと接続されたゲートパッド18を少なくとも含んでいる。本実施形態では、上記したゲートパッド18に加えて、温度測定ダイオード用のパッドが2つ、電流センス用のパッドが1つ、エミッタセンス用のパッドが1つの、計5つの制御電極16を有している。これら制御電極16は、Y方向に一列で配置されており、各制御電極16は、主電極14とX方向において並んで配置されている。
また、半導体素子12の裏面12bには、コレクタ電極とカソード電極を兼ねる主電極20が形成されている。本実施形態では、この主電極20に、はんだ22を介して、ヒートシンク24が熱的且つ電気的に接続されている。すなわち、はんだ22により、主電極20とヒートシンク24が接合されており、ヒートシンク24が、主電極20に対する外部接続用の端子も兼ねている。
ヒートシンク24は、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。具体的には、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料からなる。ヒートシンク24は、例えば平面矩形の板状をなしており、X方向及びY方向により規定される面内において、半導体素子12を内包するように設けられている。そして、半導体素子12と反対の面は、図3に示すように、封止樹脂体36の第1面36aから露出されて、放熱面24aとなっている。これにより、半導体素子12の生じた熱を、ヒートシンク24の放熱面24aから、外部に放熱することができる。
本実施形態では、ヒートシンク24が封止樹脂体36とともに切削加工されており、放熱面24aは、封止樹脂体36の第1面36aと面一となっている。また、ヒートシンク24における放熱面24aと反対の内面24bの一部には、封止樹脂体36が密着している。
一方、表面12a側の主電極14には、はんだ26を介して、主端子28が熱的且つ電気的に接続されている。すなわち、はんだ26により、主電極14と主端子28が接合されている。
主端子28は、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。具体的には、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料からなる。主端子28は、Z方向に延設されている。そして、半導体素子12と反対の端面28aは、図1及び図3に示すように、封止樹脂体36の第2面36bから露出されている。これにより、半導体素子12の生じた熱を、主端子28の端面28aから、外部に放熱することができる。
また、主端子28は、封止樹脂体36とともに切削加工されており、端面28aは、封止樹脂体36の第2面36bと面一となっている。
本実施形態では、主端子28が、主電極14からZ方向に延設された柱部28bを有している。柱部28bは例えば四角柱状をなしており、この柱部28bの一端がはんだ26を介して主電極14に接続され、他端が端面28aとなっている。
制御電極16には、はんだ30を介して、制御端子32が熱的且つ電気的に接続されている。すなわち、はんだ30により、制御電極16と制御端子32が接合されている。
制御端子32は、主端子28と同じ材料を用いて形成されている。詳しくは、主端子28と同一のリードフレーム40の一部として構成されている。制御端子32は、Z方向に延設されている。そして、半導体素子12と反対の端面32aは、図1及び図3に示すように、封止樹脂体36の第2面36bから露出されている。これにより、半導体素子12の生じた熱を、制御端子32の端面32aから、外部に放熱することもできる。
また、制御端子32は、封止樹脂体36とともに切削加工されており、端面32aは、封止樹脂体36の第2面36bと面一となっている。また、切削加工により、同一のリードフレーム40として構成された主端子28と、電気的に分離されている。
本実施形態では、制御端子32が、制御電極16からZ方向に延設された第1端子部32bを有している。第1端子部32bは例えば四角柱状をなしており、この第1端子部32bの一端がはんだ30を介して制御電極16に接続され、他端が端面32aとなっている。したがって、制御端子32の端面32aも、Y方向に一列で配置されており、各端面32aは、主端子28の端面28aとX方向において並んで配置されている。
なお、図1に示す符号34は、制御端子32のうち、ゲートパッド18と接続されたゲート用制御端子である。また、主端子28には大電流が流れるため、主端子28の柱部28bの断面積は、制御端子32の第1端子部32bの断面積よりも大きなっている。
封止樹脂体36は、半導体素子12、ヒートシンク24の放熱面24aを除く部分、主端子28の端面28aを除く部分、制御端子32の端面32aを除く部分、はんだ22,26,30を、一体的に封止している。本実施形態では、エポキシ樹脂を用いてトランスファーモールド法により、封止樹脂体36が成形されている。また、封止樹脂体36は平面略矩形の板状をなしており、上記したように、第1面36aからヒートシンク24の放熱面24aが露出されている。また、封止樹脂体36の第2面36bから、主端子28及び制御端子32の端面28a,32aがそれぞれ露出されており、封止樹脂体36の側面36cからは、半導体素子12、主端子28、及び制御端子32のいずれも露出されていない。
次に、上記した半導体装置10の製造方法ついて、図4〜図9を用いて説明する。
先ず、図4〜図6に示すように、リードフレーム40を準備する準備工程を実施する。
図4(a),(b)に示すように、厚肉部40aと薄肉部40bを有する異形条のリードフレーム40を準備する。このようなリードフレーム40は、圧延などにより形成することができる。リードフレーム40は平面矩形をなしており、厚肉部40aと薄肉部40bが並んで設けられている。
次に、図5に示すように、制御端子32の数に応じた脚部を有するように、上記リードフレーム40の薄肉部40bを打ち抜き加工する。本実施形態では、厚肉部40aから同一方向に延びる5本の脚部となるように、薄肉部40bを打ち抜く。
次に、図6(a),(b)に示すように、打ち抜き加工した薄肉部40bに対して、曲げ加工を施す。具体的には、図6(b)に示すように、薄肉部40bをL字状に折曲する。これにより、リードフレーム40が、主端子28の柱部28bと、制御端子32の第1端子部32bと、これら端子28,32を連結する連結部42と、を有することとなる。なお、図6(b)に示す破線で挟まれた部分が連結部42である。
次いで、図7に示すように、半導体素子12と、ヒートシンク24、主端子28、及び制御端子32を接続する接続工程を実施する。
本実施形態では、半導体素子12の裏面12b側の主電極20とヒートシンク24とを、はんだ22により接合する。また、半導体素子12の表面12a側の主電極14と、リードフレーム40における主端子28とを、はんだ26により接合する。また、半導体素子12の表面12a側の制御電極16と、リードフレーム40における制御端子32とを、はんだ30により接合する。これら接合は、同一のタイミングで一括実施しても良いし、裏面12b側の接合を実施した後に、表面12a側の接合をまとめて実施しても良い。
次いで、図8に示すように、封止樹脂体36を成形する成形工程を実施する。
この成形工程では、接続工程を経て形成された構造体を、金型に配置し、金型のキャビティ内に樹脂を注入して、封止樹脂体36を形成する。本実施形態では、エポキシ樹脂を用いたトランスファーモールド法により、封止樹脂体36を形成する。このとき、リードフレーム40が封止樹脂体36から露出されないように、封止樹脂体36を形成する。本実施形態では、ヒートシンク24側も切削するため、ヒートシンク24も封止樹脂体36から露出されないように、封止樹脂体36を形成する。
次いで、図9に示すように、切削工程を実施する。
この切削工程では、刃具44により、第2面36b側から、封止樹脂体36とともにリードフレーム40を切削する。このとき、リードフレーム40の連結部42が除去され、主端子28と制御端子32が電気的に分離される深さまで、封止樹脂体36を切削する。この切削では、リードフレーム40のうち、連結部42とともに、主端子28の一部及び制御端子32の一部も除去される。なお、図9に破線で示すP1は、刃具44による切削ラインを示している。切削ラインP1は、最終的な切削位置であり、一度で切削ラインP1まで切削しても良いし、数回に分けて切削ラインP1まで切削しても良い。
この切削により、主端子28及び制御端子32のうち、端面28a,32aのみが封止樹脂体36から露出されるとともに、各端面28a,32aは封止樹脂体36の第2面36bと面一となる。
さらに本実施形態では、刃具44により、封止樹脂体36の第1面36a側も切削する。このとき、封止樹脂体36とともにヒートシンク24も切削される。この切削により、ヒートシンク24のうち、放熱面24aのみが封止樹脂体36から露出されるとともに、放熱面24aは封止樹脂体36の第1面36aと面一となる。なお、図9では、先に第1面36aを切削し、次いで第2面36bを切削する手順において、第2面36bの切削を示している。この手順は逆としても良い。以上により、半導体装置10を得ることができる。
次に、上記した半導体装置10及びその製造方法において、作用効果を説明する。
本実施形態では、主端子28のうち、端面28aのみが封止樹脂体36から露出され、制御端子32のうち、端面32aのみが封止樹脂体36から露出されている。さらには、ヒートシンク24のうち、放熱面24aのみが封止樹脂体36から露出されている。すなわち、はんだ22,26,30は、封止樹脂体36により封止されている。したがって、大気中の水分等により、はんだ22,26,30が腐食するのを抑制することができる。また、はんだ22,26,30は、封止樹脂体36によって拘束されている。したがって、半導体素子12から受ける熱等の温度変化(冷熱サイクル)により、はんだ22,26,30にクラックや割れが生じるのを抑制することができる。
また、主端子28や制御端子32を組み付ける際(はんだ付けする際)に、組み付け位置のずれや傾きなどが生じても、切削加工により、端面28a,32aを封止樹脂体36の第2面36bから確実に露出させることができる。同様に、ヒートシンク24を組み付ける際(はんだ付けする際)に、組み付け位置のずれや傾きなどが生じても、切削加工により、放熱面24aを封止樹脂体36の第1面36aから確実に露出させることができる。
以上により、主端子28及び制御端子32が封止樹脂体36の第2面36bから露出された半導体装置10において、主端子28及び制御端子32の電気的な接続信頼性を向上することができる。
また、本実施形態では、半導体素子12と電気的に接続され、外部接続用の端子として機能するヒートシンク24が封止樹脂体36の第1面36aに露出され、主端子28及び制御端子32が第2面36bに露出されている。したがって、封止樹脂体36の側面36cからこれら外部接続用の端子が露出される構成に較べて、半導体装置10の体格を小型化することができる。
また、主端子28と制御端子32が同一のリードフレーム40からなり、切削時に分離されるため、製造工程を簡素化できる。さらには、主端子28及び制御端子32が、切削時には一体であるため、主端子28、制御端子32のはんだ接続部に切削時の応力が集中するのを抑制することができる。このため、切削加工を用いながらも、主端子28及び制御端子32の電気的な接続信頼性を向上することができる。特に、断面積の小さい制御端子32においては、切削加工時にはんだ30の接続部に応力が集中すると、クラック等が生じる虞があるが、本実施形態によれば、はんだ30の接続部に作用する応力を低減することができる。
また、本実施形態では、ヒートシンク24を外部接続用の端子として兼用しているため、第2面36bに露出する外部接続用の端子の数を少なくすることができる。したがって、体格を増大させなくとも、沿面距離を確保しやすい。また、半導体素子12の熱を、はんだ22を介してヒートシンク24に伝えることができるので、放熱性を向上することができる。
なお、主端子28の形状は上記例に限定されるものではない。例えば図10に示す第1変形例では、主端子28が、主電極14の直上に延びる柱部28bとともに、柱部28bからZ方向に垂直な方向に延設された延設部28cを有している。そして、柱部28b及び延設部28cの半導体素子12と反対の面が、端面28aとなっている。なお、図10では、延設部28cがX方向において、制御端子32と反対側に延設されている。これによれば、制御端子32の端面32aとの沿面距離を確保しつつ、放熱性を向上することができる。
ところで、図10に示すように、主端子28が延設部28cを有すると、主端子28が、端面28aと反対の面として、封止樹脂体36が密着する内面28dを有することとなる。このように、主端子28aが内面28dを有し、ヒートシンク24が内面24bを有する構成では、成形時にヒートシンク24の放熱面24a及び主端子28の端面28aを露出させるようにすると、ヒートシンク24に対して内面24bをZ方向に押す力が作用し、主端子28に対して内面28dをZ方向に押す力が作用する。これらZ方向に押す力は、ともに半導体素子12から遠ざける方向の力であるため、はんだ22,26の接続部に作用し、接続信頼性が低下する虞がある。これに対し、本実施形態では、ヒートシンク24及び主端子28を覆うように封止樹脂体36を成形する。これにより、成形時に、ヒートシンク24の放熱面24a側にも樹脂の力がかかり、主端子28の端面28a側にも樹脂の力がかかる。したがって、電気的な接続信頼性を向上することができる。
(第2実施形態)
本実施形態において、上記実施形態に示した半導体装置10と共通する部分についての説明は割愛する。
本実施形態では、図11及び図12に示すように、第1実施形態に記載の構成に加え、制御端子32の少なくとも1つが、上記した第1端子部32bと、端面32aを含み、Z方向に延びる第2端子部32cと、Z方向に垂直な方向に延び、第1端子部32bおける制御電極16反対の端部と第2端子部32cにおける端面32aと反対の端部とを連結する第3端子部32dと、を有することを、第1の特徴とする。また、制御端子32の端面32aが、Z方向に垂直な方向において、第1端子部32bよりも主端子28との距離が遠い位置に配置されていることを、第2の特徴とする。それ以外の構成は、第1実施形態(特に図10)と同じである。
本実施形態では、全ての制御端子32が、上記したようにクランク形状をなしている。また、各制御端子32において、第3端子部32dが第1端子部32bからX方向において主端子28と反対側に、同じ長さを有して延びている。そして、各端面32aは、Y方向に一列で配置されている。
このような形状の制御端子32は、第1実施形態に示した準備工程において、リードフレーム40の薄肉部40bを曲げ加工することで、形成することができる。
これによれば、主端子28及び制御端子32の端面28a,32aを、半導体素子12の主電極14と制御電極16の位置関係に制約されずに、自由に配置することができる。このように、端面28aに対する端面32aの配置自由度を向上することができるため、端面28a,32a間の沿面距離を確保しやすい。
また、はんだ30による接合時に、クランク形状の制御端子32がばねとして機能するため、半導体素子12に作用する応力を抑制することができる。
また、切削加工時においても、クランク形状の制御端子32がばねとして機能するため、はんだ30の接続部に作用する応力を抑制することができる。これにより、制御端子32の電気的な接続信頼性を向上することができる。
なお、応力を抑制する構造としては、上記構造に限定されるものではない。例えば図13に示す第2変形例のように、第1端子部32bが、C字状のばね部32fを含む構成としても良い。これによっても、上記した応力を緩和することができる。図13では、第1実施形態に示す構成において、制御端子32にばね部32fをもたせているが、第2実施形態に示す構成において、制御端子32にばね部32fをもたせても良い。
また、図14に示す第3変形例のように、制御端子32が、第1端子部32bにおける半導体素子12側の端部からZ方向に垂直な方向に延設された第4端子部32gを有する構成としても良い。これによれば、第1端子部32bと第4端子部32gが、はんだ30に接触するため、はんだ30と制御端子32との接続面積を増やし、ひいては接続信頼性を向上することができる。なお、図14では、第4端子部32gがX方向において主端子28とは反対側に延設されている。図14では、第2実施形態に示す構成において、制御端子32に第4端子部32gをもたせているが、第1実施形態に示す構成において、制御端子32に第4端子部32gをもたせても良い。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態では、半導体装置10として、半導体素子12を1つのみ有する1in1パッケージの例を示した。しかしながら、上アームと下アームを少なくとも1組有するパッケージにも適用することができる。例えば上アームと下アームを1組有する2in1パッケージや、上アームと下アームを3組有する6in1パッケージにも適用することができる。
図15〜図17は、第4変形例として、2in1パッケージの半導体装置10の例を示している。
先ず、半導体装置10に構成されたインバータ回路について説明する。
図15に示すように、半導体装置10は、半導体素子12として、上アーム側素子12Hと、下アーム側素子12Lを有しており、上アーム側素子12Hと下アーム側素子12Lは、上アーム側素子12Hを高電位側として直列に接続されている。このように、半導体装置10には、上アーム側素子12Hと下アーム側素子12Lを1組備えるインバータ回路が構成されている。
上アーム側素子12Hは、同一の半導体基板に、nチャネル型のIGBTと、該IGBTに逆並列に接続された還流用のダイオードを備えている。また、下アーム側素子12Lは、同一の半導体基板に、nチャネル型のIGBTと、該IGBTに逆並列に接続された還流用のダイオードを備えている。
上アーム側素子12Hにおいて、裏面12b側の主電極20に対応する上アーム側主電極20Hは、IGBTのコレクタ電極及びダイオードのカソード電極を兼ねており、ヒートシンク24に対応する上アーム側ヒートシンク24Hに電気的に接続されている。そして、上アーム側ヒートシンク24Hが高電位側の電源端子(所謂P端子)となっている。一方、下アーム側素子12Lにおいて、表面12a側の主電極14に対応する下アーム側主電極14Lは、IGBTのエミッタ電極とダイオードのアノード電極を兼ねており、主端子28に対応する下アーム側主端子28Lに接続されている。そして、下アーム側主端子28Lが、低電位側の電源端子(所謂N端子)となっている。
上アーム側素子12Hにおいて、ゲートパッド18に対応する上アーム側ゲートパッド18Hには、ゲート用制御端子34に対応する上アーム側ゲート用制御端子34Hが接続されている。下アーム側素子12Lにおいて、ゲートパッド18に対応する下アーム側ゲートパッド18Lには、ゲート用制御端子34に対応する下アーム側ゲート用制御端子34Lが接続されている。
また、上アーム側素子12Hにおいて、表面12a側の主電極14に対応する上アーム側主電極14Hは、IGBTのエミッタ電極及びダイオードのアノード電極を兼ねている。一方、下アーム側素子12Lにおいて、裏面12b側の主電極20に対応する下アーム側主電極20Lは、IGBTのコレクタ電極及びダイオードのカソード電極を兼ねている。そして、上アーム側主電極14Hと下アーム側主電極20Lが接続され、この接続点には、出力端子56として、主端子28に対応する上アーム側主端子28H、ヒートシンク24に対応する下アーム側ヒートシンク24Lが接続されている。
次に、図16及び図17を用いて、2in1パッケージの半導体装置10の構成を説明する。
半導体装置10は、半導体素子12としての上アーム側素子12H及び下アーム側素子12Lと、ヒートシンク24としての上アーム側ヒートシンク24H及び下アーム側ヒートシンク24Lと、主端子28としての上アーム側主端子28H及び下アーム側主端子28Lと、制御端子32としての上アーム側制御端子32H及び下アーム側制御端子32Lと、封止樹脂体36と、を備えている。図17に示すように、この半導体装置10は、第1実施形態の第1変形例(図10)に示す構造を組み合わせたものとなっている。すなわち、上アーム側素子12H、上アーム側ヒートシンク24H、上アーム側主端子28H、上アーム側制御端子32H、及び封止樹脂体36を備える上アーム側の構造が、第1実施形態に示す図10と同じ構造となっている。一方、下アーム側素子12L、下アーム側ヒートシンク24L、下アーム側主端子28L、下アーム側制御端子32L、及び封止樹脂体36を備える下アーム側の構造も、第1実施形態に示す図10と同じ構造となっている。
図16に示すように、X方向において、上アーム側主端子28Hと下アーム側主端子28Lとが隣り合うように配置されており、上アーム側制御端子32Hと下アーム側制御端子32Lにより、上アーム側主端子28Hと下アーム側主端子28Lが挟まれている。上アーム側主端子28Hと下アーム側主端子28Lとは、ともに延設部28bを有しており、延設部28bはともに相手側の端子に近い側に設けられている。
また、図17に示すように、下アーム側ヒートシンク24Lには、継手部50が一体的に設けられている。この継手部50は、下アーム側ヒートシンク24Lよりも薄肉とされ、下アーム側ヒートシンク24Lの内面24bと間に段差を有さないように、内面24bに連続して設けられている。また、継手部50は、X方向において上アーム側に延びるとともに、折曲されて、Z方向において第2面36b側に延びている。
上アーム側主端子28Hの延設部28bにおける内面28dには、凹部52が設けられている。そして、凹部52内にはんだ54が配置され、このはんだ54により、継手部50と上アーム側主端子28Hとが、電気的且つ機械的に接続されている。
このように構成される2in1パッケージ構造の半導体装置10において、上アーム側主端子28Hと上アーム側制御端子32Hは、同一のリードフレーム40からなり、封止樹脂体36とともに切削加工されて、電気的に分離されている。また、下アーム側主端子28Lと下アーム側制御端子32Lは、同一のリードフレーム40からなり、封止樹脂体36とともに切削加工されて、電気的に分離されている。
なお、上アーム側主端子28H、上アーム側制御端子32H、下アーム側主端子28L、及び下アーム側制御端子32Lを、同一のリードフレーム40に構成し、切削により互いに電気的に分離することもできる。
また、図18(a),(b)は、第5変形例として、6in1パッケージの半導体装置10の例を示している。この半導体装置10は、出力端子56として、3相(U相、V相、W相)の出力端子56U、56V、56Wを有している。
図18(a)に示すように、封止樹脂体36の第1面36a側では、3組の上下アームにおいて、高電位側の電源端子である上アーム側ヒートシンク24Hは共通とされ、第1面36aに露出された上アーム側ヒートシンク24Hの放熱面24aは、Y方向に延びている。また、第1面36aには、出力端子56Uとしての下アーム側ヒートシンク24L、出力端子56Vとしての下アーム側ヒートシンク24L、出力端子56Wとしての下アーム側ヒートシンク24Lがそれぞれ露出されている。各出力端子56U,56V,56Wの放熱面24aは、Y方向に一列で配置されるとともに、X方向において上アーム側ヒートシンク24Hの放熱面24aと並んで配置されている。
図18(b)に示すように、封止樹脂体36の第2面36b側では、3組の上下アームにおいて、低電位側の電源端子である下アーム側主端子28Lは共通とされ、第2面36bに露出された下アーム側主端子28Lの端面28aは、Y方向に延びている。また、第2面36bには、出力端子56Uとしての上アーム側主端子28H、出力端子56Vとしての上アーム側主端子28H、出力端子56Wとしての上アーム側主端子28Hがそれぞれ露出されている。各出力端子56U,56V,56Wの端面28aは、Y方向に一列で配置されるとともに、X方向において下アーム側主端子28Lの端面28aと並んで配置されている。
また、第2面36bには、上アーム側制御端子32Hの端面32aと下アーム側制御端子32Lの端面32aもそれぞれ露出されている。各制御端子32H,32Lは、X方向において、上アーム側主端子28H及び下アーム側主端子28Lを挟むように設けられている。なお、図18(b)に示すXVII-XVII線の断面は、図17に示した断面構造となっている。
本実施形態では、ヒートシンク24が、半導体素子12の裏面12b側の主電極20と熱的且つ電気的に接続され、外部接続用の端子も兼ねる例を示した。しかしながら、図19に示す第6変形例のように、ヒートシンク24が主電極20と電気的に絶縁され、半導体素子12に熱的に接続された構成にも適用することができる。図19では、ヒートシンク24における放熱面24aと反対の面に電気絶縁層60が配置され、電気絶縁層60上に配線層62が配置されている。半導体素子12の裏面12b側の主電極20は、はんだ22により、配線層62に接続されている。すなわち、半導体素子12とヒートシンク24とは、はんだ22、配線層62、及び電気絶縁層60を介して、熱的に接続されている。また、主電極14に接続された主端子28とは別の主端子66が、配線層62にはんだ64を介して接続され、これにより、主電極20と主端子66とが、はんだ22,64及び配線層62を介して、電気的に接続されている。
そして、この半導体装置10においても、主端子28,66及び制御端子32が、同一のリードフレーム40として構成され、図19に破線で示す切削ラインP1にて、刃具44により、封止樹脂体36とともにリードフレーム40が切削された結果、端面28a,66a,32aが、第2面36bと面一の状態で外部に露出されている。なお、図19では、主端子66が、主端子28の柱部28b同様、柱部66bのみを有している。
本実施形態では、半導体素子12として、IGBTと還流用のダイオードを有するRC−IGBTチップの例を示した。しかしながら、IGBTとダイオードが別チップとされた構成にも適用することができる。この場合、IGBTが半導体素子に相当する。ダイオードのアノードは、IGBTのエミッタ、カソードはコレクタと同様の接続構造を有すれば良い。すなわち、IGBTの裏面12b側の主電極20(コレクタ電極)がヒートシンク24と電気的に接続される場合、ダイオードのカソードはヒートシンク24と電気的に接続されれば良い。また、主電極20(コレクタ電極)が配線層62を介して主端子66と電気的に接続される場合、カソードは配線層62と接続されれば良い。なお、ダイオードのアノードは、IGBTの表面12a側の主電極14(エミッタ電極)とともに、主端子28に接続されれば良い。
10・・・半導体装置、12・・・半導体素子、12a・・・表面、12b・・・裏面、12H・・・上アーム側素子、12L・・・下アーム側素子、14・・・主電極、14H・・・上アーム側主電極、14L・・・上アーム側主電極、16・・・制御電極、16H・・・上アーム側制御電極、16L・・・下アーム側制御電極、18・・・ゲートパッド、18H・・・上アーム側ゲート用制御電極、18L・・・下アーム側ゲート用制御電極、20・・・主電極、20H・・・上アーム側主電極、20L・・・下アーム側主電極、22・・・はんだ、24・・・ヒートシンク、24a・・・放熱面、24b・・・内面、24H・・・上アーム側ヒートシンク、24L・・・下アーム側ヒートシンク、26・・・はんだ、28・・・主端子、28a・・・端面、28b・・・柱部、28c・・・延設部、28d・・・内面、28H・・・上アーム側主端子、28L・・・下アーム側主端子、30・・・はんだ、32・・・制御端子、32a・・・端面、32b・・・第1端子部、32c・・・第2端子部、32d・・・第3端子部、32e・・・内面、32f・・・ばね部、32g・・・第4端子部、32H・・・上アーム側制御端子、32L・・・下アーム側制御端子、34・・・ゲート用制御端子、34H・・・上アーム側ゲート用制御端子、34L・・・下アーム側ゲート用制御端子、36・・・封止樹脂体、36a・・・第1面、36b・・・第2面、36c・・・側面、40・・・リードフレーム、40a・・・厚肉部、40b・・・薄肉部、42・・・連結部、44・・・刃具、50・・・継手部、52・・・凹部、54・・・はんだ、56,56U,56V,56W・・・出力端子、60・・・電気絶縁層、62・・・配線層、64・・・はんだ、66・・・主端子、66a・・・端面、66b・・・柱部、P1・・・切削ライン、

Claims (10)

  1. 表面(12a)及び該表面と反対の裏面(12b)に主電極(14,20)を有するとともに、前記表面に制御電極(16)を有する半導体素子(12)と、
    前記半導体素子の裏面側に配置され、前記半導体素子と熱的に接続されたヒートシンク(24)と、
    前記主電極とはんだ(22,26,64)を介して電気的に接続され、前記半導体素子の厚み方向に延設された主端子(28,66)と、
    前記制御電極とはんだ(30)を介して電気的に接続され、前記厚み方向に延設された制御端子(32)と、
    前記半導体素子、前記ヒートシンクの一部、前記主端子の一部、前記制御端子の一部を一体的に封止し、前記半導体素子の厚み方向において第1面(36a)と該第1面と反対の第2面(36b)とを有する封止樹脂体(36)と、を備え、
    前記ヒートシンクは、前記半導体素子側の面と反対の放熱面(24a)が前記第1面から露出され、
    前記主端子は、前記主電極との電気的な接続部と反対の端面(28a,66a)のみが、前記封止樹脂体から露出されるとともに、該端面の周辺と面一の状態で前記第2面から露出され、
    前記制御端子は、前記制御電極との電気的な接続部と反対の端面(32a)のみが、前記封止樹脂体から露出されるとともに、該端面の周辺と面一の状態で前記第2面から露出され、
    前記主端子及び前記制御端子は、同一のリードフレーム(40)からなり、該リードフレームの一部が前記第2面側において前記封止樹脂体とともに切削加工されて、互いに電気的に分離されていることを特徴とする半導体装置。
  2. 前記制御端子(32)は、前記制御電極(16)から前記厚み方向に延びる第1端子部(32b)を有することを特徴とする請求項1に記載の半導体装置。
  3. 前記制御端子(32)の少なくとも1つが、前記端面(32a)を含み、前記厚み方向に延びる第2端子部(32c)と、前記厚み方向に垂直な垂直方向に延び、前記第1端子部(32b)における前記制御電極(16)と反対の端部と前記第2端子部(32c)における前記端面と反対の端部とを連結する第3端子部(32d)と、を有することを特徴とする請求項2に記載の半導体装置。
  4. 前記制御端子(32)の端面(32a)は、前記垂直方向において、前記第1端子部(32b)よりも前記主端子(28)との距離が遠い位置に配置されていることを請求項3に記載の半導体装置。
  5. 前記第1端子部(32b)は、C字状のばね部(32f)を含むことを特徴とする請求項2〜4いずれか1項に記載の半導体装置。
  6. 前記ヒートシンク(24)は、前記第1面(36a)側において前記封止樹脂体(36)とともに切削加工されて、前記放熱面(24a)のみが、前記封止樹脂体から露出され、
    前記ヒートシンクは、前記放熱面と反対の面であり、前記封止樹脂体が密着された内面(24b)を有し、
    前記主端子(28)及び前記制御端子(32)の少なくとも一方は、前記第2面(36b)から露出された前記端面(28a,32a)と反対の面であり、前記封止樹脂体が密着された内面(28d,32e)を有することを特徴とする請求項1〜5いずれか1項に記載の半導体装置。
  7. 前記ヒートシンク(24)は、はんだ(22)を介して、前記裏面(12b)側の主電極(20)と接合され、
    前記主端子(28)は、はんだ(26)を介して、前記表面(12a)側の主電極(14)と接合されていることを特徴とする請求項1〜6いずれか1項に記載の半導体装置。
  8. 請求項1に記載の半導体装置の製造方法であって、
    前記主端子(28,66)、前記制御端子(32)、及び前記主端子と前記制御端子とを連結する連結部(42)を有する前記リードフレーム(40)を準備する準備工程と、
    前記ヒートシンク(24)と前記裏面(12b)側の主電極(20)とを熱的に接続し、前記主端子(28)と前記表面側の主電極(14)、及び、前記制御端子(32)と前記制御電極(16)を、それぞれはんだ(26,30)を介して電気的に接続する接続工程と、
    前記リードフレームが露出されないように、前記封止樹脂体(36)を成形する成形工程と、
    前記リードフレームを前記第2面(36b)側から前記封止樹脂体とともに切削加工し、前記連結部を除去して前記主端子の端面(28a)及び前記制御端子の端面(32a)を前記第2面から露出させる切削工程と、を備えることを特徴とする半導体装置の製造方法。
  9. 前記準備工程は、前記制御端子(32)が前記厚み方向に延びる第1端子部(32b)を有するように、前記リードフレーム(40)を曲げ加工する曲げ工程を含むことを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記曲げ工程では、前記制御端子(32)の少なくとも1つが、前記端面(32a)を含み、前記厚み方向に延びる第2端子部(32c)と、前記垂直方向に延び、前記第1端子部(32b)における前記制御電極(16)と反対の端部と前記第2端子部における前記端面と反対の端部とを連結する第3端子部(32d)と、を有するように、前記リードフレーム(40)を曲げ加工することを特徴とする請求項9に記載の半導体装置の製造方法。
JP2013027998A 2013-02-15 2013-02-15 半導体装置及びその製造方法 Pending JP2014157927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013027998A JP2014157927A (ja) 2013-02-15 2013-02-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013027998A JP2014157927A (ja) 2013-02-15 2013-02-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014157927A true JP2014157927A (ja) 2014-08-28

Family

ID=51578634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013027998A Pending JP2014157927A (ja) 2013-02-15 2013-02-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2014157927A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017108130A (ja) * 2015-11-30 2017-06-15 株式会社東芝 半導体モジュール
JP2017183699A (ja) * 2016-03-29 2017-10-05 株式会社ケーヒン 電力変換装置及び電力変換装置の製造方法
US10026673B2 (en) 2014-11-21 2018-07-17 Denso Corporation Semiconductor device and power module
US10049952B2 (en) 2016-08-05 2018-08-14 Toyota Jidosha Kabushiki Kaisha Method of fabricating a semiconductor module with a inclined groove formed in resin side surface
JP2020161807A (ja) * 2019-03-19 2020-10-01 株式会社デンソー 半導体モジュールおよびこれに用いられる半導体装置
WO2021246204A1 (ja) * 2020-06-05 2021-12-09 株式会社デンソー 半導体装置、半導体モジュールおよび半導体装置の製造方法
JP2022021683A (ja) * 2020-07-22 2022-02-03 三菱電機株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283658A (ja) * 1996-04-10 1997-10-31 Hitachi Ltd 樹脂封止型高耐圧半導体装置並びにその製造方法及び製造装置
JP2001250890A (ja) * 2000-03-07 2001-09-14 Fuji Electric Co Ltd 半導体装置及びその製造方法
WO2010147201A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
JP2012089681A (ja) * 2010-10-20 2012-05-10 Mitsubishi Electric Corp パワー半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283658A (ja) * 1996-04-10 1997-10-31 Hitachi Ltd 樹脂封止型高耐圧半導体装置並びにその製造方法及び製造装置
JP2001250890A (ja) * 2000-03-07 2001-09-14 Fuji Electric Co Ltd 半導体装置及びその製造方法
WO2010147201A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
JP2012089681A (ja) * 2010-10-20 2012-05-10 Mitsubishi Electric Corp パワー半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026673B2 (en) 2014-11-21 2018-07-17 Denso Corporation Semiconductor device and power module
JP2017108130A (ja) * 2015-11-30 2017-06-15 株式会社東芝 半導体モジュール
JP2017183699A (ja) * 2016-03-29 2017-10-05 株式会社ケーヒン 電力変換装置及び電力変換装置の製造方法
US10049952B2 (en) 2016-08-05 2018-08-14 Toyota Jidosha Kabushiki Kaisha Method of fabricating a semiconductor module with a inclined groove formed in resin side surface
JP2020161807A (ja) * 2019-03-19 2020-10-01 株式会社デンソー 半導体モジュールおよびこれに用いられる半導体装置
CN113632214A (zh) * 2019-03-19 2021-11-09 株式会社电装 半导体模组及用于该半导体模组的半导体装置
JP7088224B2 (ja) 2019-03-19 2022-06-21 株式会社デンソー 半導体モジュールおよびこれに用いられる半導体装置
CN113632214B (zh) * 2019-03-19 2023-12-08 株式会社电装 半导体模组及用于该半导体模组的半导体装置
WO2021246204A1 (ja) * 2020-06-05 2021-12-09 株式会社デンソー 半導体装置、半導体モジュールおよび半導体装置の製造方法
JP2022021683A (ja) * 2020-07-22 2022-02-03 三菱電機株式会社 半導体装置の製造方法
JP7325384B2 (ja) 2020-07-22 2023-08-14 三菱電機株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2014157927A (ja) 半導体装置及びその製造方法
KR101513961B1 (ko) 전력 반도체 모듈 및 그 제조방법
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP5488541B2 (ja) 半導体装置
JP4468115B2 (ja) 半導体装置
JP2004047850A (ja) パワー半導体装置
JP4254527B2 (ja) 半導体装置
JP5017332B2 (ja) インバータ
WO2016084622A1 (ja) 半導体装置
JP2014179443A (ja) 半導体装置及びその製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2012004543A (ja) 半導体ユニットおよびそれを用いた半導体装置
JP2009224560A (ja) 半導体装置およびその製造方法
JP5935374B2 (ja) 半導体モジュールの製造方法
US9666557B2 (en) Small footprint semiconductor package
JP2015056638A (ja) 半導体装置およびその製造方法
JP2020088122A (ja) 半導体モジュール、電力変換装置および半導体モジュールの製造方法
EP3971957A1 (en) Semiconductor package, semiconductor module and methods for manufacturing a semiconductor module
JP2014154736A (ja) 半導体装置
JP5904041B2 (ja) 半導体装置
US20230327350A1 (en) Transfer molded power modules and methods of manufacture
JP2013113638A (ja) 半導体装置
JP2013183022A (ja) 半導体装置および半導体装置の製造方法
KR20170068271A (ko) 파워모듈
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160906