CN113632214A - 半导体模组及用于该半导体模组的半导体装置 - Google Patents

半导体模组及用于该半导体模组的半导体装置 Download PDF

Info

Publication number
CN113632214A
CN113632214A CN202080021722.9A CN202080021722A CN113632214A CN 113632214 A CN113632214 A CN 113632214A CN 202080021722 A CN202080021722 A CN 202080021722A CN 113632214 A CN113632214 A CN 113632214A
Authority
CN
China
Prior art keywords
semiconductor device
heat dissipation
semiconductor
semiconductor module
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080021722.9A
Other languages
English (en)
Other versions
CN113632214B (zh
Inventor
大泽青吾
大仓康嗣
中野贵博
水野直仁
竹中正幸
犬塚仁浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority claimed from PCT/JP2020/010845 external-priority patent/WO2020189508A1/ja
Publication of CN113632214A publication Critical patent/CN113632214A/zh
Application granted granted Critical
Publication of CN113632214B publication Critical patent/CN113632214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种半导体模组，具备：第1散热部件(1、7)；半导体装置(2)，具备半导体元件(20)、将其周围覆盖的封固件(21)、以及再布线层(24)，搭载在第1散热部件上，上述再布线层具备与半导体元件电连接的第1布线(26)及第2布线(27)，形成在半导体元件及封固件之上；第2散热部件(3、7)，配置在半导体装置上；引线框(4)，经由接合件(5)而与半导体装置电连接；以及封固件(6)，将第1散热部件的一部分、半导体装置、以及第2散热部件的一部分覆盖。半导体装置的一部分从第2散热部件中的与半导体装置面对的另一面(3b)的外轮廓伸出，第2布线的一端延伸设置至半导体装置中的从另一面的外轮廓伸出的部分，一端经由接合件而与引线框电连接。

Description

半导体模组及用于该半导体模组的半导体装置
关联申请的相互参照
本申请基于2019年3月19日提出的日本专利申请第2019－51516号和2020年2月20日提出的日本专利申请第2020－27188号，这里通过参照而引用它们的记载内容。
技术领域
本发明涉及经由夹着功率半导体元件对置配置的两个散热部件而实现的两面散热构造的半导体模组及用于该半导体模组的半导体装置。
背景技术
以往，作为具备IGBT等功率半导体元件和夹着它对置配置的两个散热部件的两面散热构造的半导体模组，例如可以举出专利文献1中记载的结构。专利文献1中记载的半导体模组经由焊料依次层叠有下部热沉、功率半导体元件、散热块和上部热沉。此外，该半导体模组具有引线框、将该引线框与功率半导体元件的栅极电连接的线材、以及将它们覆盖的封固件。并且，该半导体模组的下部热沉及上部热沉中的与功率半导体元件相反侧的面从封固件露出。即，该半导体模组被做成通过这两个热沉即散热部件向外部释放由于向功率半导体元件通电而产生的热的结构。
现有技术文献
专利文献
专利文献1：日本特开2001－156225号公报
发明内容
在上述的半导体模组中，散热块使两个散热部件之间的间隙为规定以上，为了防止这些散热部件与线材接触、短路而配置。但是，该散热块是半导体模组的薄型化的阻碍因素，并且成为使从功率半导体元件到散热部件的热阻变大的因素。
本发明的目的在于，提供具备功率半导体元件和夹着它对置配置的两个散热部件、与以往相比薄型化及低热阻化的两面散热构造的半导体模组以及用于该半导体模组的半导体装置。
根据本发明的一技术方案，半导体模组具备：第1散热部件；半导体装置，具备半导体元件、将其周围覆盖的封固件、以及再布线层，被搭载在第1散热部件上，上述再布线层具备与半导体元件电连接的第1布线及第2布线，形成在半导体元件及封固件之上；第2散热部件，配置在半导体装置上；引线框，经由接合件而与半导体装置电连接；以及封固件，将第1散热部件的一部分、半导体装置、以及第2散热部件的一部分覆盖。半导体装置的一部分从第2散热部件中的与半导体装置面对的另一面的外轮廓伸出，第2布线的一端延伸设置至半导体装置中的从另一面的外轮廓伸出的部分，一端经由焊料而与引线框电连接。
由此，成为半导体装置与第2散热部件、以及半导体装置与引线框分别经由接合件而连接的两面散热构造的半导体模组。因此，该半导体模组不需要在以往构造中需要的散热块及线材，相应地厚度和热阻变小，所以与以往相比更加薄型化及低热阻化。
根据本发明的另一技术方案，半导体装置用于具备第1散热部件和第2散热部件的两面散热构造的半导体模组，配置在第1散热部件与第2散热部件之间；具备：半导体元件；封固件，将半导体元件的周围包围；以及再布线层，形成在半导体元件及封固件之上；再布线层具有绝缘层、以及形成在绝缘层内并且一端与半导体元件连接的第1布线及第2布线；第1布线在俯视下配置在半导体元件的外轮廓内侧；第2布线在俯视下另一端延伸设置至比半导体元件的外轮廓靠外侧的区域。
由此，上述的半导体装置能够不使用散热块及线材而与第2散热部件及引线框焊料接合，成为适合于制造比以往薄型化及低热阻化的半导体模组的结构。
另外，对各构成要素等赋予的带括号的标号用于表示该构成要素等与在后述的实施方式中记载的具体构成要素等的对应关系的一例。
附图说明
图1是表示第1实施方式的半导体模组的结构的剖视图。
图2是表示图1中的半导体装置的结构的剖视图。
图3是表示图2的半导体装置的立体图。
图4是表示以往的半导体模组的结构的剖视图。
图5A是图1的半导体模组的制造工序中的半导体装置的制造工序，是表示半导体基板的准备工序的剖视图。
图5B是接着图5A的表示半导体装置的制造工序的剖视图。
图5C是接着图5B的表示半导体装置的制造工序的剖视图。
图5D是接着图5C的表示半导体装置的制造工序的剖视图。
图5E是接着图5D的表示半导体装置的制造工序的剖视图。
图5F是接着图5E的表示半导体装置的制造工序的剖视图。
图5G是接着图5F的表示半导体装置的制造工序的剖视图。
图5H是接着图5G的表示半导体装置的制造工序的剖视图。
图5I是接着图5H的表示半导体装置的制造工序的剖视图。
图5J是接着图5I的表示半导体装置的制造工序的剖视图。
图5K是接着图5J的表示半导体装置的制造工序的剖视图。
图5L是接着图5K的表示半导体装置的制造工序的剖视图。
图5M是接着图5L的表示半导体装置的制造工序的剖视图。
图6A是图1的半导体模组的制造工序，是表示半导体装置的搭载工序的剖视图。
图6B是接着图6A的表示半导体模组的制造工序的剖视图。
图6C是表示图6B的制造工序的平面图。
图6D是接着图6B的表示半导体模组的制造工序的剖视图。
图7是表示第2实施方式的半导体模组的结构的剖视图。
图8是表示第3实施方式的半导体模组的结构的剖视图。
图9是表示图8的半导体模组中的半导体装置的立体图。
图10是表示图8的半导体模组中的各构成要素的配置例的平面图。
图11是表示第3实施方式的半导体模组的变形例的结构的剖视图。
图12是表示第4实施方式的半导体模组中的引线框的结构例的剖视图。
图13是从图12所示的XIII的方向观察的向视图。
图14是用来说明在不具备应力缓和部的引线框中产生的应力的图。
图15是表示应力缓和部的第1变形例的图，是相当于图13的向视图。
图16是表示应力缓和部的第2变形例的图，是相当于图12的剖视图。
图17是从图16所示的XVII的方向观察的向视图。
图18是表示第5实施方式的半导体模组的结构的剖视图。
图19是用来对热沉中的与半导体装置对置的面进行说明的图。
图20是用来对热沉的另一面与半导体装置的一面之间的间隙进行说明的图。
图21是表示第5实施方式的半导体模组的变形例的结构的剖视图。
图22是表示第6实施方式的半导体模组中的半导体装置的结构例的剖视图。
图23是表示第7实施方式的半导体模组中的引线框的结构例的剖视图。
图24是表示有关第7实施方式的引线框的变形例的结构的剖视图。
图25是表示第8实施方式的半导体模组中的半导体装置的结构例的剖视图。
图26是表示有关第8实施方式的半导体装置中的突起部的配置例的平面图。
图27是表示有关第8实施方式的半导体装置中的突起部的其他配置例的平面图。
图28是表示第3实施方式的其他变形例的结构的剖视图。
图29是表示其他实施方式的半导体装置的变形例的结构的剖视图。
图30是表示第2实施方式的变形例的结构的剖视图。
图31是表示第3实施方式的另一变形例的结构的剖视图。
图32是表示第1实施方式的变形例的结构的剖视图。
图33是表示图32所示的半导体模组的制造工序中的封固件的成形工序的图。
图34是表示第5实施方式的其他变形例的结构的剖视图。
图35是表示使用具备阶差部的传热绝缘基板的半导体模组的结构例的剖视图。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。另外，在以下的各实施方式中，对于相互相同或等同的部分赋予相同的标号而进行说明。
(第1实施方式)
参照图1～图3对第1实施方式的半导体模组S1进行说明。半导体模组S1例如适合用于为了向汽车的行驶用马达供给电力而将直流电流变换为交流电流的电力变换装置等，可以称作“电源卡(power card)”。
在图1中，用虚线表示在后述的第2热沉3中的其他截面中与外部连接的布线部分。在图2中，用虚线表示将后述的绝缘层25方便地划分的区域的边界。此外，图2相当于在图3中用单点划线表示的II－II间的剖视图。
(结构)
本实施方式的半导体模组S1如图1所示，具有第1热沉1、半导体装置2、第2热沉3、引线框4、接合件5和封固件6。半导体模组S1是两个热沉1、3夹着半导体装置2对置配置、将由半导体装置2产生的热经由这些热沉1、3从两面向外部释放的两面散热构造。
第1热沉1如图1所示，是具备具有表面及背面的关系的上表面1a及下表面1b的板状，例如由Cu(铜)或Fe(铁)等金属材料等构成。第1热沉1在上表面1a上经由由焊料形成的接合件5而搭载半导体装置2，并且下表面1b从封固件6露出。第1热沉1在本实施方式中成为半导体装置2的通电中的电流路径，例如如图1所示，上表面1a侧的一部分延伸设置至封固件6的外部。即，第1热沉1在本实施方式中起到散热部件及布线的两个作用。另外，第1热沉1可以称作“第1散热部件”。
半导体装置2如图2所示，是具有表面2a和背面2b的板状，具有半导体元件20、封固件21、第1电极22、第2电极23和再布线层24。半导体装置2是如下这样的扇出(fanout)型的封装构造(以下称作“FO封装构造”)，即：作为再布线层24的一部分而具有与第2电极23连接的第2布线27，并且第2布线27的一端延伸设置至比半导体元件20的外轮廓靠外侧。另外，半导体装置2是FO封装构造即可，既可以是晶片级的封装构造，也可以是面板级的封装构造。
半导体装置2如图1所示，配置在第1热沉1的上表面1a的外轮廓内侧。半导体装置2是以下构造：一部分伸出到比第2热沉3中的对置的另一面3b的外轮廓靠外侧，第2布线27的一端延伸设置至该伸出的部分。这是为了不需要与引线框4的引线连接、以及半导体装置2与第2热沉3之间的散热块，与以往相比能够实现薄型化及低热阻化。详细情况后述。
半导体元件20主要由硅、碳化硅等半导体材料构成，例如是MOS晶体管、IGBT(绝缘栅双极型晶体管)等功率半导体元件，通过通常的半导体工艺制造。半导体元件20在形成有第1电极22及第2电极23的面的相反面形成有未图示的第3电极，第3电极经由接合件5而与第1热沉1的上表面1a电连接。
封固件21如图2所示，是将半导体元件20的周围覆盖的部件，例如由环氧树脂等任意的树脂材料构成。封固件21将半导体元件20的端面覆盖，并且和半导体元件20中的与形成有第1电极22的面相反侧的面一起构成半导体装置2的背面2b。
第1电极22、第2电极23及未图示的第3电极例如由Cu等金属材料构成，通过电镀等形成在半导体元件20的一面上。第1电极22及第3电极是一对，成为半导体元件20的主要的电流路径。第1电极22例如是发射极电极。第2电极23形成有多个，其中的至少1个例如被作为栅极电极，用于控制第1电极22与第3电极之间的电流的通断。此外，多个第2电极23中的与栅极电极不同的电极例如还被用作元件上的传感器用端子等。
另外，第1电极22、第2电极23利用后述的制造方法，与第1布线26、第2布线27同样地，通过电镀而由Cu等金属材料构成，从而与由Al(铝)等材料构成的情况相比，散热性提高。
再布线层24如图2所示，具有绝缘层25、连接于第1电极22的第1布线26、和连接于第2电极23的第2布线27，通过通常的再布线技术形成在半导体元件20及封固件21之上。
绝缘层25例如由聚酰亚胺等绝缘性材料构成，通过任意的涂布工序等形成。
第1布线26及第2布线27例如由Cu的金属材料等构成，通过电镀等形成。第1布线26在俯视中形成在半导体元件20的外轮廓内侧，其一端经由接合件5而与第2热沉3电连接及热连接。第2布线27在俯视中一端延伸设置到比半导体元件20的外轮廓靠外侧，并经由接合件5而与引线框4电连接。第2布线27例如如图3所示，形成有多个，都是一端延伸设置到半导体元件20的外轮廓的外侧。另外，在图3中表示了形成有5个第2布线27、分别与不同的第2电极23连接的例子，但第2电极23及第2布线27的数量是任意的。
第2热沉3如图1所示，是具备具有表面及背面的关系的一面3a及另一面3b的板状，由与第1热沉1同样的材料构成。第2热沉3在本实施方式中与半导体装置2的表面2a的一部分对置配置。第2热沉3在本实施方式中经由接合件5而与第1布线26电连接，从而与第1热沉1同样地成为半导体元件20的电流路径，在图1的其他截面中，另一面3b侧的一部分延伸设置至封固件6的外部。即，第2热沉3在本实施方式中起到散热部件及布线的两个作用。另外，第2热沉3可以称作“第2散热部件”。
引线框4例如由Cu、Fe等金属材料构成，如图1所示，经由接合件5而与半导体装置2中的第2布线27电连接。引线框4例如具备与第2电极23相同数量的多个导体。另外，关于这些导体，在封固件6形成之前，邻接的多个导体被未图示的系杆(tie bar)连结，而在封固件6形成后，系杆通过冲压等而被除去从而这些导体成为分离的状态。此外，引线框4也可以与第2热沉3作为同一部件而构成，在封固件6形成之前被用未图示的系杆连结。该情况下，也通过在封固件6形成后通过冲压等将系杆除去，从而引线框4成为与第2热沉3分离的状态。
接合件5是将半导体模组S1的构成要素彼此接合的接合件，为了电连接而使用具有导电性的材料、例如焊料等。另外，接合件5并不限定于焊料，但采用至少与线材不同的材料。
封固件6例如由环氧树脂等热硬化性树脂等构成，如图1所示，将热沉1、3的一部分、半导体装置2、引线框4的一部分及接合件5覆盖。
以上是本实施方式的半导体模组S1的基本结构。
(效果)
接着，关于本实施方式的半导体模组S1的效果，与图4所示的以往构造的半导体模组S100对比而进行说明。
首先，对以往构造的半导体模组S100简单地进行说明。另外，半导体模组S100的构造是周知的，所以这里主要对与半导体装置2的不同点进行描述。
以往构造的半导体模组S100如图4所示，具有半导体装置101、夹着它对置配置的热沉1、3、散热块102、线材103、引线框4、接合件5和封固件6。
半导体装置101如图4所示，包括具备第1电极22、第2电极23及未图示的第3电极的半导体元件20，不同于半导体装置2，不具有封固件21及再布线层24。半导体装置101经由接合件5搭载在第1热沉1上，并且配置在第1热沉1的上表面1a的外轮廓内侧且第2热沉3的另一面3b的外轮廓内侧。
散热块102由Cu等金属材料构成，如图4所示，其一方的面经由接合件5而与半导体元件20的第1电极22连接，另一方的面经由接合件5而与第2热沉3连接。散热块102构成半导体元件20的电流路径，并且起到将由半导体元件20产生的热向第2热沉3传输的作用。此外，为了使半导体元件20与第2热沉3的间隙成为规定值以上、防止与第2电极23连接的线材103接触到第2热沉3而短路，从而配置散热块102。
线材103由Al(铝)、Au(金)等金属材料构成，通过引线键合而与第2电极23及引线框4接合，将它们电连接。
上述以往的半导体模组S100由于需要将散热块102配置到半导体装置101与第2热沉3之间而确保间隙，所以是难以进行进一步的薄型化的构造。此外，半导体模组S100在半导体装置101与第2热沉3之间具有两层的接合件及1个散热块102，相应地热阻变大。
相对于此，本实施方式的半导体模组S1中，半导体装置2为具有再布线层24的结构，并且以其一部分伸出到比第2热沉3的另一面3b的外轮廓靠外侧的方式配置。此外，半导体模组S1的构造是，半导体装置2中的延伸设置到比第2热沉3的另一面3b的外轮廓靠外侧的第2布线27经由由焊料构成的接合件5而与引线框4接合。由此，在半导体模组S1中，能够将半导体装置2与第2热沉3直接焊接，不再需要散热块102及线材103。
结果，将半导体装置2与第2热沉3连接的仅为1层的接合件5，厚度对应于散热块102及1层的接合件5而减小，并且成为热阻较小的构造的半导体模组。从另一观点看，半导体装置2通过被做成FO封装构造，能够进行与引线框4的焊接，也可以说成为适合于两面散热构造的半导体模组的薄型化及低热阻化的构造。此外，通过将半导体装置2做成具有再布线层24的结构，能够使第1电极22及第2电极23的平面尺寸、以及半导体元件20的平面尺寸变小，还能够期待成本方面改善的效果。
另外，也可以考虑仅减小第2热沉3的面积，将没有形成再布线层24的半导体元件20的第2电极23配置到比第2热沉3的外轮廓靠外侧，用线材103将第2电极23与引线框4连接。
但是，在该方法的情况下，虽然不需要散热块102而相应地热阻变小，但是关于第2热沉3的平面尺寸也变小，相应地热阻变大。结果，这样的构造的半导体模组与以往相比散热性能有可能不变，甚至反而变差。此外，为了将线材103连接，必须增大第2电极23的平面尺寸，随之，半导体元件20的平面尺寸变大，所以担心成本方面变差。进而，在使用线材103的情况下，为了防止短路而需要布线长度，并且电感变大，所以当与交流电源连接时，在高频信号中容易产生噪声。
因而，使用被做成FO封装构造的半导体装置2的半导体模组S1除了成为与以往相比薄型化及低热阻化的构造以外，还能期待高频信号的噪声降低及由半导体元件20的小型化带来的成本降低的效果。
(制造方法)
接着，参照图5A～图6C对本实施方式的半导体模组S1的制造方法的一例进行说明。
首先，如图5A所示，准备通过通常的半导体工艺制造出的半导体元件20，将半导体元件20中的之后形成第1电极22及第2电极23的面粘贴并保持于支承基板110。另外，作为该支承基板110，例如使用表面具备与硅的密接性高的未图示的粘着性片的任意结构。
接着，准备未图示的金属模，通过压缩成形等，将被支承基板110保持的半导体元件20用环氧树脂等树脂材料覆盖，并通过加热等进行硬化，从而如图5B所示，将封固件21成形。然后，将由封固件21覆盖的半导体元件20从支承基板110剥离。
接着，在半导体元件20露出的面上，通过旋涂法等涂布含有聚酰亚胺等感光性树脂材料的溶液并进行干燥，如图5C所示，形成构成绝缘层25的第1层251。
并且，如图5D所示，在通过光刻法进行第1层251的布图后，通过溅射等真空成膜法形成由Cu等构成的第1晶种(seed)层281。
然后，如图5E所示，形成将第1层251及第1晶种层281覆盖的抗蚀剂层253。抗蚀剂层253能够使用感光性的树脂材料，与第1层251同样通过旋涂法等形成。
接着，通过与第1层251的布图同样的工序，进行抗蚀剂层253的布图，如图5F所示，形成包含将第1层251除去后的区域的开口部。
接着，通过电镀等形成Cu等的镀层，如图5G所示，形成第1电极22及第2电极23，接着，形成第1布线26的一部分和第2布线27的一部分。
接着，如图5H所示，在将抗蚀剂层253通过剥离液等除去后，通过蚀刻液将第1晶种层281中的通过抗蚀剂层253的除去而露出的部分除去。
然后，如图5I所示，与第1层251同样地使用感光性的树脂材料，通过旋涂法形成构成绝缘层25的第2层252后，通过光刻法进行布图。
接着，如图5J所示，通过溅射等真空成膜法，形成由Cu等构成的第2晶种层282。在形成第2晶种层282后，通过与上述同样的工序，将抗蚀剂层253成膜在第2层252上，并进行布图，从而如图5K所示，形成将第2层252、第1布线26的一部分及第2布线27的一部分覆盖的抗蚀剂层253。
接着，通过电镀等形成由Cu等构成的第1布线26及第2布线27的其余部分之后，通过剥离液将抗蚀剂层253除去，将通过抗蚀剂层253的除去而露出的第2晶种层282用蚀刻液等除去。由此，如图5L所示，在半导体元件20及封固件21上形成具备第1布线26和第2布线27的再布线层24。
接着，如图5M所示，将封固件21中的再布线层24的相反侧的面通过研磨等而减薄，使半导体元件20露出。然后，在半导体元件20的露出面上，通过溅射等真空成膜法，形成未图示的第3电极。另外，未图示的第3电极既可以仅形成在半导体元件20的露出面，也可以除了该露出面以外还形成在封固件21中的包括再布线层24的相反侧的面的研磨面的整个面。在前者的情况下，通过使用未图示的金属掩模，能够仅在半导体元件20的露出面形成第3电极。
通过上述的工序，能够制造半导体装置2，但也可以采用上述以外的其他任意的半导体工艺。例如，在图5A所示的准备半导体元件20的工序中，也可以准备形成有第3电极的半导体元件20。在此情况下，在将第3电极用封固件21覆盖后，通过将封固件21减薄而使第3电极露出，并无特别障碍。这样，关于半导体装置2的制造工序，也可以适当变更。
接着，如图6A所示，准备由Cu等金属材料构成的第1热沉1，将半导体装置2焊接到其上。另外，第1热沉1例如通过在对由Cu构成的金属板施以冲压加工后利用干式蚀刻形成与外部的电源等连接的布线部分等任意工序得到。
接着，如图6B所示，在对半导体装置2的第1布线26及第2布线27上涂布焊料后，在第1布线26上载置另外准备的第2热沉3，在第2布线27上载置引线框4，进行焊接。由此，如图6C所示，半导体装置2在平面视图中成为如下状态：配置在第1热沉1的外轮廓内侧，并且一部分从第2热沉3的外轮廓伸出，并且在该伸出的部分与引线框4连接。另外，半导体装置2优选如图6C所示，平面尺寸比至少一方的热沉中的与半导体装置2连接的部分大。这是为了在接着说明的封固件6的成形中容易地填充树脂材料，抑制发生气孔。此外，第2热沉3通过与第1热沉1同样的工序得到。进而，引线框4例如通过对由Cu构成的金属板施以冲压加工等任意工序而得到。除此以外，也可以在将半导体装置2与第2热沉3及引线框4焊接后，将半导体装置2与第1热沉1焊接。
接着，如图6D所示，准备包括上模301和下模302、具有与封固件6的外形对应的腔室303的金属模300。然后，将焊接了热沉1、3及引线框4的半导体装置2投入到该腔室303内。在将该工件投入后，将环氧树脂等树脂材料从未图示的注入口注入到腔室303内，通过加热等使其硬化而将封固件6成形。在封固件6的成形后，将工件从金属模300脱模，通过利用冲压加工等将引线框4的系杆除去，能够制造本实施方式的半导体模组S1。
根据本实施方式，将被做成FO封装构造的半导体装置2与第2热沉3及引线框4直接焊接，从而成为不需要散热块102及线材103的两面散热构造的半导体模组S1。因此，与具备散热块102及线材103的以往的半导体模组S100相比，成为薄型化及低热阻化的半导体模组S1。
(第2实施方式)
参照图7对第2实施方式的半导体模组S2进行说明。在图7中，在其他截面中，用虚线表示从后述的传热绝缘基板7延伸设置到外部的布线。
本实施方式的半导体模组S2如图7所示，在第1热沉1与半导体装置2之间以及半导体装置2与第2热沉3之间分别配置有合计2个传热绝缘基板7，在这一点上与上述第1实施方式不同。在本实施方式中，主要对该不同点进行说明。
传热绝缘基板7如图7所示，依次层叠有导电部71、绝缘部72和热传导部73。一方的传热绝缘基板7的导电部71经由接合件5而与半导体装置2连接，并且热传导部73经由未图示的焊料等而与第1热沉1连接。另一方的传热绝缘基板7的导电部71经由接合件5而与半导体装置2连接，并且热传导部73经由未图示的焊料等而与第2热沉3连接。
传热绝缘基板7的导电部71、绝缘部72及热传导部73都由热传导性高的材料构成，整体上热传导性提高，另一方面，导电部71和热传导部73通过绝缘部72而在电气上独立。通过经由该传热绝缘基板7，半导体模组S2被做成半导体装置2与第1热沉1及第2热沉3在电气上独立并且热连接的结构。换言之，本实施方式的半导体模组S2也可以说是第1散热部件包括第1热沉1和传热绝缘基板7、第2散热部件包括第2热沉3和传热绝缘基板7、传热绝缘基板7侧与半导体装置2连接而得到的构造。
传热绝缘基板7例如导电部71主要由Cu等金属材料构成，绝缘部72主要由Al2O3(氧化铝)或AlN(氮化铝)等绝缘性材料构成，热传导部73主要由Cu等金属材料构成。作为传热绝缘基板7，例如使用DBC(Direct Bonded Copper的简称)基板。
传热绝缘基板7中的导电部71的一部分被作为与外部的电源等连接的布线，或者连接着引线框4等其他布线，能够进行与半导体元件20的电交换。
通过本实施方式，也由于散热块102及线材103是不需要的构造，所以能得到与上述第1实施方式同样的效果。
此外，半导体模组S2是以下构造：半导体装置2和热沉1、3被传热绝缘基板7绝缘，当与外部的冷却器等连接时，不需要另外使绝缘层夹在冷却器等与半导体模组S2之间。因此，该半导体模组S2可以期待与外部的冷却器等连接时的可靠性变高的效果。
(第3实施方式)
参照图8～图10对第3实施方式的半导体模组S3进行说明。
本实施方式的半导体模组S3如图8所示，与上述第1实施方式的不同点在于，半导体装置2具有两个半导体元件20和中继部件29，除了热沉1、3以外还具有热沉8、9。在本实施方式中，主要对该不同点进行说明。
半导体装置2在本实施方式中具有2个部分(以下，为了方便而称作“元件部”)，该元件部具有具备各种电极的半导体元件20和形成在其上的第1布线26及第2布线27。此外，半导体装置2具有在这两个元件部之间在厚度方向上贯通的中继部件29。
在以下的说明中，为了将两个半导体元件20区别而容易理解，如图8所示，为了方便而将与热沉1、3连接的半导体元件20称作“第1半导体元件201”，将另一方称作“第2半导体元件202”。另外，在本实施方式中，对将这些半导体元件201、202做成相同结构的例子进行说明。
第1半导体元件201及第2半导体元件202例如如图9所示，都形成有第1布线26及多个第2布线27，两个元件部以朝向一致的方式配置。另外，关于由图9的单点划线表示的II－II间的截面结构以及与热沉1、3的连接，与上述第1实施方式的半导体装置2相同。
中继部件29例如如图8所示，具有第1部件29a和第2部件29b，是在半导体装置2的厚度方向上将热沉与不同于该热沉的部件电连接的部件。中继部件29例如由Cu等金属材料构成，通过电镀等形成。具体而言，例如，在分离的两个半导体元件201、202之间，作为第2部件29b而配置Cu柱，将它们用封固件21覆盖。在图8所示的例子中，对于该第2部件29b而言，其厚度方向的尺寸与形成有第1电极22的半导体元件201、202相同，在由封固件21覆盖后，与半导体元件201、202中的形成第1电极22的一侧的面一起露出。然后，在再布线层24的形成时，通过在Cu柱上将作为其余部的第1部件29a用与再布线层24同样的方法延伸设置，能够形成中继部件29。另外，由封固件21覆盖的柱由具有导电性的材料构成即可，也可以是Cu以外。中继部件29例如如图8所示，为了将第1热沉1及第4热沉9连接而使用，成为两个半导体元件20之间的电流路径。中继部件29在图8所示的例子中被配置在半导体装置2中的从第2热沉3露出的部分且位于第1热沉1的外轮廓内侧的部分。关于该中继部件29的平面布局的例子在后面叙述。
第3热沉8如图8所示，与第1热沉1同样，呈具有处于表面及背面的关系的上表面8a和下表面8b的板状，由Cu等金属材料构成。第3热沉8在上表面8a上经由接合件5而搭载半导体装置2中的具备第2半导体元件202的元件部，并且下表面8b从封固件6露出。第3热沉8与第1热沉1隔开规定以上的间隔配置，以使得不与第1热沉1直接连接、即不短路。即，第3热沉8面向半导体装置2中的与第1热沉1面对的背面2b并且与第1热沉1隔着封固件6而配置。另外，也能够将第3热沉8称作“第3散热部件”。
第4热沉9如图8所示，与第2热沉3同样，呈具有处于表面及背面的关系的一面9a和另一面9b的板状，由Cu等金属材料构成。第4热沉9的另一面9b与半导体装置2中的具备第2半导体元件202的元件部面对，并且经由接合件5而与第2半导体元件202电连接。第4热沉9的一面9a从封固件6露出。第4热沉9从使得不与第2热沉3直接连接而短路的观点来看，与第2热沉3隔开规定以上的间隔而配置。即，第4热沉9面向半导体装置2中的与第2热沉3面对的表面2a并且与第2热沉3隔着封固件6而配置。另外，可以将第4热沉9称作“第4散热部件”。
另外，半导体装置2中的具备第2半导体元件202的元件部配置在第3热沉8的上表面8a的外轮廓内侧。此外，该元件部中的第2布线27的一端配置在比第4热沉9的另一面9b的外轮廓靠外侧，与上述第1实施方式同样，在图8的其他截面中与引线框4焊接。
即，本实施方式的半导体模组S3，在封固件6内具备被做成两面散热构造的两个元件部，它们经由中继部件29串联地电连接。将这样的半导体模组S3可以称作“2in1构造”。
接着，参照图10对4个热沉1、3、8、9与中继部件29的平面布局的一例进行说明。
例如，半导体模组S3如图10所示，是在对置配置的热沉1、3以及对置配置的热沉8、9的各自之间配置有具备两个半导体元件20的半导体装置2的结构。此外，半导体模组S3还具备配置在第1热沉1与第3热沉8之间、经由中继部件29而与第2热沉3电连接的第5热沉10。
在这样的结构中，半导体装置2具备两个中继部件291、292。例如，第1中继部件291如图10所示，从相对于一面3a的法线方向来看，配置在第1热沉1与第4热沉9重叠的部分，经由接合件5而与各个热沉连接。第2中继部件292从相对于一面3a的法线方向来看，配置在第2热沉3与第5热沉10重叠的部分，经由接合件5而与各个热沉连接。这样的布局的半导体模组S3成为关于两个半导体元件20分别通过通断的控制而将电流值适当变更的结构。
此外，如图10所示，多个引线框4在第2热沉3及第4热沉9的外轮廓外侧与形成于两个元件部的未图示的第2布线27连接。因此，在本实施方式那样的2in1构造下，也不需要散热块102及线材103，与以往相比薄型化及低热阻化。
根据本实施方式，能得到与上述第1实施方式同样的效果。
(第3实施方式的变形例)
参照图11对作为第3实施方式的变形例的半导体模组S4进行说明。半导体模组S4如图11所示，中继部件29的截面形状被变更，这一点与上述第3实施方式不同。
中继部件29在本变形例中被做成在剖视下具有至少1处阶差部的形状。此外，中继部件29如图11所示，第2部件29b被做成具有阶差部的形状，第1部件29a将位置错开而延伸设置，从而从半导体装置2的表面2a露出的部分和从半导体装置2的背面2b露出的部分相偏移(offset)。中继部件29基本上通过在上述第3实施方式中描述过的方法形成。例如，首先，将作为第2部件29b而具有阶差部的Cu柱的一部分用封固件21覆盖。此时，第2部件29b与上述第3实施方式同样，与半导体元件201、202中的形成第1电极22的一侧的面一起，与其相同侧的面从封固件21露出。然后，在平面视图中，在与该Cu柱中的从背面2b露出的部分相偏移了的位置，将第1部件29a通过与再布线层24同样的方法在厚度方向上延伸设置。由此，中继部件29成为具有阶差部的形状，并且从表面2a露出的部分和从背面2b露出的部分相偏移。另外，在本变形例中，由封固件21覆盖的柱既可以是柱状，也可以是具有阶差部的形状(例如在剖视下为L字状等)，是任意的。此外，中继部件29在柱为前者的情况下，在形成了在平面视图中从柱的外轮廓伸出的部分后，通过在该伸出的部分上将其余部分在厚度方向上延伸设置而形成。中继部件29在柱为后者的情况下，通过在从在柱的形成再布线层24的一侧的面即封固件21的背面侧露出的部分偏移了的位置将其余部分在厚度方向上延伸设置而形成。通过上述的方法，以从半导体装置2的表面2a露出的部分和从背面2b侧露出的部分相偏移的方式形成的中继部件29成为至少具有1个阶差部的截面形状。由此，不仅薄型化，还能得到平面尺寸小型化的效果。
具体而言，在如上述第3实施方式那样中继部件29的截面形状为长方形的情况下，为了防止中继部件29与第2热沉3短路，需要使第1热沉1的宽度尺寸比第2热沉3大。此外，如图11所示，第1热沉1与第3热沉8的间隔以及第2热沉3与第4热沉9的间隔从防止它们之间的短路的观点来看都需要设为规定值以上的X。考虑到这些，在上述第3实施方式中，第1热沉1的宽度尺寸成为对于第2热沉3除了至少与第4热沉9的间隔X以外还加上用来连接中继部件29的空间量而得到的尺寸。
相对于此，在本变形例中，中继部件29被做成在半导体装置2内弯折的形状，与第4热沉9连接的部分和与第1热沉1连接的部分相偏移。结果，如图11所示，中继部件29即使一端侧连接于第1热沉1中的从第2热沉3伸出了X宽度的部分，从一端侧偏移了的另一端侧也能够与第4热沉9连接。
因而，在本变形例中，第1热沉1的宽度尺寸能够比上述第3实施方式小。此外，连接该中继部件29的另一端侧的第4热沉9因为同样的理由，不需要与第3热沉8相比多余地增大宽度尺寸，能够使宽度尺寸比上述第3实施方式小。由此，半导体模组S4通过使第1热沉1及第4热沉9的宽度尺寸变小，平面尺寸相比上述第3实施方式变小。
根据本变形例，除了起到与上述第3实施方式同样的效果，还成为得到平面尺寸也能够小型化的效果的半导体模组S4。
(第4实施方式)
参照图12、图13对第4实施方式的半导体模组进行说明。
在图12中，为了容易观察后述的引线框4的应力缓和部42，将本实施方式的半导体模组的构成要素中的半导体装置2的一部分、第2热沉3的一部分及引线框4以外的构成要素省略。此外，在图12中，为了说明的方便，设沿纸面左右方向的方向为X方向，设相对于纸面平面正交的方向为Y方向，设在纸面平面中与X方向正交的方向为Z方向，将这些方向用箭头等表示。这关于后述的图16也是同样的。
在图13中，因为与图12同样的理由，省略半导体装置2的一部分、引线框4及接合件5以外的构成要素，并将图12所示的X、Y、Z各方向用箭头等表示。这关于后述的图14、图15、图17也是同样的。
本实施方式的半导体模组例如如图12所示，与上述第1实施方式的不同点在于，经由接合件5而与半导体装置2的第2布线27连接的引线框4具备应力缓和部42。在本实施方式中，主要对该不同点进行说明。
以下，为了说明的方便，如图12所示，将引线框4的两端中的与第2布线27连接的一侧的端部称作“第1端部4a”，将相反侧的端部称作“第2端部4b”。此外，将沿着引线框4从第1端部4a朝向第2端部4b的方向称作“延伸设置方向”。
引线框4在本实施方式中具备应力缓和部42，该应力缓和部42缓和在制造工序中在引线框4中的第1端部4a侧产生的应力，减小作用于将第2布线27与引线框4连接的接合件5的负荷。具体而言，在制造半导体模组的工序中，在将引线框4经由接合件5而与第2布线27连接后的冷却工序中，起因于引线框4的热收缩而在第1端部4a产生应力，由于该应力而在接合件5上作用负荷。由于该负荷会使接合件5产生裂纹，所以从确保接合可靠性的观点来看，优选的是减小在第1端部4a侧产生的应力。即，使应力集中于应力缓和部42，通过使该部位弹性或塑性变形而减小上述的应力以及对接合件5的负荷，防止接合件5产生裂纹。
引线框4例如如图12所示，呈在第1端部4a与第2端部4b之间具有延伸设置方向变化的边界部分即边界部41的形状。具体而言，引线框4例如可以做成如下形状：包括第1端部4a的一部分及包括第2端部4b的一部分沿着X方向，它们之间的一部分沿着Z方向。在此情况下，引线框4的延伸设置方向从X方向变化为Z方向，其边界是边界部41。
此外，引线框4的第1端部4a与边界部41之间的一部分被做成延伸设置方向与其他部分不同的应力缓和部42。具体而言，例如如图13所示，引线框4被做成包括第1端部4a的规定部分的延伸设置方向沿着X方向、在达到边界部41的中途延伸设置方向变化为Y方向侧的应力缓和部42。换言之，引线框4在本实施方式中，通过设置应力缓和部42，从第1端部4a到边界部41的部分呈大致L字形状。此外，引线框4在平面视图中成为从第1端部4a到边界部41的部分和从第2端部4b到边界部41的部分不配置为同一直线状的平面形状。即，引线框4是从第1端部4a到边界部41的部分呈与直线状不同的形状的结构。
在从第1端部4a到边界部41的部分是直线状的情况下，在将引线框4用接合件5连接于半导体装置2后的冷却工序中，引线框4沿着延伸设置方向热收缩，产生图14的中空箭头所示的应力。如果该热应力较大，则有可能接合件5产生裂纹从而半导体模组的可靠性下降。应力缓和部42通过在从第1端部4a到边界部41的部分使其延伸设置方向变化，起到缓和作用于接合件5的热应力的作用。另外，应力缓和部42例如通过对由金属材料构成的板材施以冲压加工来形成。
根据本实施方式，成为如下效果的半导体模组：除了上述第1实施方式的效果以外，还能够得到抑制将半导体装置2的第2布线27与引线框4连接的接合件5产生裂纹、进而可靠性提高的效果。
(第4实施方式的变形例)
应力缓和部42是能够缓和在第1端部4a侧产生的应力的构造即可，并不限于上述的例子。应力缓和部42例如也可以如图15所示那样，在平面视图中在XY平面上呈大致U字形状。
此外，应力缓和部42例如也可以如图16所示，在剖视下呈在Z方向上变形的大致U字形状。在此情况下，引线框4例如如图17所示，在俯视下，成为从第1端部4a到边界部41的部分和从第2端部4b到边界部41的部分位于同一直线上的结构。但是，由于通过应力缓和部42，在从边界部41到第1端部4a的中途，引线框4的延伸设置方向变化，所以在与半导体装置2连接后的冷却工序中在第1端部4a产生的热应力被减小。
另外，应力缓和部42从加工精度的观点来看优选形成为，与从第1端部4a到边界部41的部分位于同一平面。此外，为了使应力集中于应力缓和部42、使该部位弹性或塑性变形，如上述那样，应力缓和部42也可以做成如下形状：不仅是引线框4的延伸设置方向的朝向，宽度及厚度也局部地与其他部位不同。换言之，应力缓和部42是在从第1端部4a到边界部41之间引线框4的厚度、宽度及延伸设置方向中的至少1个的状态与其他部位不同的部位。此外，这里所述的引线框4的宽度，是指相对于延伸设置方向正交的方向上的尺寸。
通过本变形例，也能得到与上述第4实施方式同样的效果。
(第5实施方式)
参照图18～图20对第5实施方式的半导体模组进行说明。
在图18中，为了使后述的形成于第2热沉3的凹部31容易观察，将封固件6省略，并将其外轮廓用双点划线表示。
本实施方式的半导体模组例如如图18所示，与上述第1实施方式的不同点在于，在与半导体装置2的第1布线26连接的第2热沉3的另一面3b形成有凹部31。在本实施方式中，主要对该不同点进行说明。
在本实施方式中，第2热沉3为如下形状：在另一面3b中的与接合于半导体装置2的第1布线26的区域不同的区域中形成有朝向一面3a凹陷的凹部31，能够确保半导体装置2与第2热沉3之间的间隙。具体而言，第2热沉3如图19所示，另一面3b包括接合于半导体装置2的接合区域3ba和比接合区域3ba靠另一面3b的外轮廓侧的区域即非接合区域3bb，非接合区域3bb的至少一部分为凹部31。
凹部31例如将非接合区域3bb中的位于接合区域3ba附近的一部分区域作为接合附近区域3bc，呈从接合附近区域3bc的端部朝向另一面3b的外轮廓而倾斜的锥状。凹部31例如可以通过冲压、切削、铸造或蚀刻等任意加工方法形成。凹部31例如如图20所示，使凹部31所成的面为倾斜面，设接合区域3ba所成的面与倾斜面所成的角度中的锐角为锥角θ，锥角θ优选为45°以下。这是为了确保用来使来自半导体装置2的传热向外部扩散的第2热沉3的区域，防止半导体装置2的散热性下降。
凹部31呈如下形状：非接合区域3bb中的另一面3b的外轮廓侧的与半导体装置2的间隙D2大于接合附近区域3bc的与半导体装置2的间隙D1。这是为了使得在封固件6的形成时封固材料容易流入到半导体装置2与第2热沉3的间隙中、确保封固件的填充性。
例如，在另一面3b整体是平坦面的情况下，当接合件5的厚度为100μm或其以下、使包含填料的封固材料流入时，填料不易进入到半导体装置2与第2热沉3的间隙中，有可能发生气孔。如果在封固件6中产生这样的气孔，则当反复进行半导体模组的发热/冷却的循环时，缓和接合件5的热应力的作用变弱，有可能产生裂纹，从确保可靠性的观点看并不优选。
相对于此，在本实施方式中，第2热沉3在另一面3b具备凹部31，半导体装置2与第2热沉3的间隙随着从接合附近区域3bc朝向外侧而变宽。因此，即使在接合件5的厚度较薄并且使用包含填料的封固材料的情况下，该封固材料也容易流入到半导体装置2与第2热沉3的间隙中，填充性提高，抑制封固件6的气孔的产生。
根据本实施方式，成为如下效果的半导体模组：除了上述第1实施方式的效果以外，进一步提高半导体装置2与第2热沉3的间隙中的封固件6的填充性，抑制封固件6中的气孔的产生，可靠性进一步提高。
(第5实施方式的变形例)
第2热沉3的凹部31只要是在形成封固件6时构成封固件6的树脂材料被填充到半导体装置2与第2热沉3的间隙中的形状即可，并不限于上述的锥状。凹部31也可以例如如图21所示那样为阶梯形状。在此情况下，第2热沉3的另一面3b的非接合区域3bb的与半导体装置2的间隙也是另一面3b的外缘部分大于接合附近区域3bc。因此，能够确保半导体装置2与第2热沉3的间隙中的封固件的填充性。
通过本变形例，也能得到与上述第5实施方式同样的效果。
(第6实施方式)
参照图22对第6实施方式的半导体模组进行说明。
本实施方式的半导体模组例如如图22所示，与上述第1实施方式的不同点在于，半导体装置2中的第1布线26及第2布线27的一部分粗糙化而成为粗糙化部261、271。在本实施方式中，主要对该不同点进行说明。
第1布线26在本实施方式中如图22所示，从构成再布线层24的绝缘层25露出的部分粗糙化而成为粗糙化部261。在本实施方式中，第2布线27的被绝缘层25覆盖的部分及从绝缘层25露出的部分粗糙化而成为粗糙化部271。粗糙化部261、271例如可以通过在日本特开2019－181710号公报等中记载的粗糙化镀层法、或在用通常的镀层形成工序形成了布线后用激光照射等后处理工序进行粗糙化的方法等任意方法形成。
粗糙化部261、271与没有粗糙化的情况相比，增大了与接合件5及绝缘层25的界面处的比表面积，提高了与接触的材料的密接性，从而起到使半导体模组的可靠性提高的作用。
另外，这里所述的“粗糙化部”，例如表示由日本工业标准(JIS)设定的计算平均表面粗糙度Ra(单位：μm)为0.3以上。
根据本实施方式，成为如下效果的半导体模组：除了上述第1实施方式的效果以外，还提高了半导体装置2的再布线层24内的第2布线27的密接性以及布线26、27与接合件5的密接性，接合可靠性进一步提高。
(第7实施方式)
参照图23对第7实施方式的半导体模组进行说明。
在图23中，为了容易观察后述的引线框4的罩层43，在本实施方式的半导体模组的构成要素中，省略了半导体装置2的一部分、第2热沉3的一部分及引线框4以外的构成要素。
本实施方式的半导体模组在引线框4设有罩层43这一点上与上述第1实施方式不同。在本实施方式中，主要对该不同点进行说明。
引线框4在本实施方式中具备罩层43，该罩层43将第1端部4a侧的一部分区域、即包括与第2布线27连接的部分的规定区域覆盖。罩层43为了防止当用接合件5将引线框4与第2布线27连接时熔融的接合件5伸出到例如第2热沉3侧等不希望的区域、引线框4与不希望的区域发生短路而形成。例如，在接合件5被涂布于半导体装置2、且熔融了的接合件5伸出到第2热沉3侧的情况下，伸出的接合件5可能将第2热沉3与引线框4直接连接而发生短路。罩层43被做成抑制这样的接合件5向不希望的区域的浸润扩散的结构。
具体而言，罩层43通过由接合件5的浸润性比引线框4高的任意材料构成，起到控制熔融了的接合件5的浸润扩散方向的作用。例如，在引线框4由Cu构成、接合件5为焊料的情况下，罩层43例如由Au(金)、Ag(银)、Sn(锡)或它们的合金等构成。罩层43例如通过蒸镀或溅射等任意方法形成。
设第2布线27中的从绝缘层露出的部分为露出部，设引线框4中的与第2布线27的露出部相面对的部分为对置部，罩层43将从对置部到第2端部4b侧的规定区域连续地覆盖。由此，当熔融了的接合件5与罩层43接触时，接合件5沿着罩层43向第2端部4b侧浸润扩散，所以抑制了向第2热沉3侧伸出。
根据本实施方式，成为如下效果的半导体模组：除了上述第1实施方式的效果以外，还能在制造工序中防止接合件5向不希望的方向流动，抑制绝缘不良。
另外，在上述中，以将接合件5涂布到半导体装置2之后连接具备罩层43的引线框4的制造工序为例进行了说明。但是，并不限定于该制造工序，也可以预先在半导体装置2的背面2b和第1布线26及第2布线27上涂布接合件5，并将具备罩层43的引线框4连接于半导体装置2。在此情况下，能够将半导体装置2与第1热沉1、第2热沉3及引线框4一起接合，能够实现制造工序的简化。
此外，引线框4只要是能够抑制接合件5的浸润扩散的结构即可，也可以是不具有罩层43的结构。例如，引线框4也可以不形成罩层43，通过使相当于罩层43的区域以外的浸润性成为比其他区域差的状态来抑制接合件5的浸润扩散。作为使引线框4处的接合件5的浸润性局部地变差的方法，例如可以举出激光照射等。即，引线框4只要是具备接合件5的浸润性相对较高的区域和较低的区域、接合件5的浸润性相对较高的区域从第1端部4a向第2端部4b侧延伸的结构即可。这在以下叙述的变形例中也是同样的。
(第7实施方式的变形例)
引线框4例如也可以如图24所示，在比与第2布线27面对的对置部靠第2端部4b侧的从对置部隔开规定间隔的部位形成槽部44。在此情况下，罩层43形成为，将引线框4中的至少从对置部到槽部44的区域覆盖。
槽部44例如如图24所示，起到在多余量的接合件5被涂布到第2布线27上时将该多余量吸收、防止接合件5流到不希望的区域中的作用。槽部44例如通过V槽加工或半蚀刻法等任意的加工方法而被做成大致V字状的槽，但只要是接合件5中的多余的量能流入的形状即可，其形状及深度等是任意的。槽部44若从对置部过于远离，则难以将接合件5的多余量吸收，所以例如在比边界部41靠第1端部4a侧的距对置部为规定范围内的区域中形成。
根据本变形例，在多余的接合件5被涂布到半导体装置2的情况下，也能够用槽部44将多余量吸收，抑制接合件5伸出到不希望的区域，成为进一步提高了上述第7实施方式中的效果的构造的半导体模组。
(第8实施方式)
参照图25～图27对第8实施方式的半导体模组进行说明。
在图25中，为了使后述的突起部2c容易观察，省略了第1热沉1的一部分及封固件6。
本实施方式的半导体模组例如如图25所示，与上述第1实施方式的不同点在于，在半导体装置2形成有突起部2c，半导体装置2和第2热沉3不在不希望的部位接触。在本实施方式中，主要对该不同点进行说明。
半导体装置2在本实施方式中例如如图26所示，在第1布线26侧的表面2a的外轮廓附近的区域形成有多个突起部2c。这是为了防止在制造工序中半导体装置2的端部朝向第2热沉3侧翘曲的情况下半导体装置2的表面2a与第2热沉3的另一面3b的端部在大范围中接触、将它们的间隙堵塞所带来的封固件6的填充不良。
即，突起部2c形成在半导体装置2中的因翘曲带来的变动较大的外轮廓附近，是在半导体装置2翘曲的情况下先于半导体装置2的表面2a而与第2热沉3的另一面3b抵接的部位。由此，突起部2c起到以下作用：确保半导体装置2与第2热沉3的间隙，帮助封固材料流入到这些间隙中，防止在封固件6中产生气孔。
突起部2c由树脂材料或金属材料等任意的材料构成。突起部2c在由树脂材料构成的情况下，例如可以通过灌封等任意的湿式成膜法形成。突起部2c在由金属材料构成的情况下，例如可以通过电镀等任意的方法形成。突起部2c在后者的情况下，采用与半导体装置2中的传送例如高频信号等电信号的电路部分在电气上独立的结构。
另外，突起部2c既可以仅与第2热沉3抵接，也可以与第2热沉3接合。例如，突起部2c可以做成包含焊料的结构而与第2热沉3接合，在此情况下，可以在半导体装置2侧设置焊接的构造。由此，还可期待进一步提高半导体装置2的散热性的效果。
突起部2c例如为柱状，如图26所示，在半导体装置2中的翘曲较大而能够与第2热沉3抵接的区域中配置有多个。具体而言，将半导体装置2的表面2a中的外轮廓附近的规定区域中的、与第2热沉3的另一面3b面对的区域设为外缘区域2aa，突起部2c形成在外缘区域2aa。突起部2c例如散布在比第1布线26靠外侧的外缘区域2aa，成为将第1布线26包围那样的配置。
另外，突起部2c只要抑制因半导体装置2的翘曲而半导体装置2的表面2a与第2热沉3的另一面3b接触的情况、不阻碍封固件的流入即可，并不限定于上述的配置及形状的例子。例如，突起部2c也可以如图27所示那样为壁状，也可以为其他任意形状，在外缘区域2aa内可以适当变更配置。
根据本实施方式，成为如下效果的半导体模组：除了上述第1实施方式的效果以外，即使在制造工序中发生半导体装置2的翘曲，也能确保半导体装置2与第2热沉3的间隙，抑制封固件6中产生气孔，可靠性进一步提高。
(其他实施方式)
将本发明依据实施例进行了描述，但应理解的是本发明并不限定于该实施例及构造。本发明也包含各种各样的变形例及等价范围内的变形。除此以外，各种各样的组合及形态、进而仅包含它们的一要素、包含其以上或其以下的其他组合及形态也落入在本发明的范畴及思想范围中。
(1)例如，在上述第3实施方式及其变形例中，也可以如图28所示，做成在半导体装置2与各热沉1、3、8、9之间配置有传热绝缘基板7的结构。在此情况下，中继部件29与传热绝缘基板7的导电部71电连接，与各热沉1、3、8、9在电气上独立但被热连接。
(2)此外，在上述第3实施方式及其变形例中，对两个元件部被1个封固件6覆盖的2in1构造进行了说明，但也可以将元件部的数量设为3以上。在此情况下，也成为能得到比以往薄型化及低热阻化的效果的半导体模组。
(3)在上述各实施方式中，说明了将半导体装置2的第1布线26及第2布线27做成比绝缘层25的外表面向外侧突出的形状的例子，但也可以如图29所示那样做成比绝缘层25的外表面向内侧凹陷的形状。
(4)在上述第2实施方式中，说明了第1散热部件包括第1热沉1及传热绝缘基板7、第2散热部件包括第2热沉3及传热绝缘基板7的例子。但是，也可以如图30所示那样第1散热部件及第2散热部件仅由传热绝缘基板7构成。
此外，关于在上述(1)中说明的上述第3实施方式的其他变形例也同样，也可以如图31所示那样将第1至第4散热部件仅用传热绝缘基板7构成。在此情况下，半导体模组成为仅由1个传热绝缘基板7构成第1、第3散热部件、并且仅由1个传热绝缘基板7构成第2、第4散热部件的构造。该传热绝缘基板7被做成导电部71中的与半导体元件201连接的部分及与半导体元件202连接的部分在电气上独立的结构，而对于热传导部73，也可以不进行布图。
(5)在上述第1、第2实施方式中，以将半导体装置2内的半导体元件20做成产生厚度方向的电流的所谓纵型结构的例子为前提进行了说明，但半导体元件20并不限定于此。例如，半导体元件20也可以是将第1电极22、第2电极23及第3电极形成在同一面内的结构。
(6)在上述第1实施方式中，第2热沉3例如也可以如图32所示那样，在比与半导体装置2接合的区域靠外侧的位置形成将一面3a与另一面3b相连的贯通孔32。贯通孔32在将封固件6成形时起到用来使构成封固件6的树脂材料(以下称作“封固材料”)填充到半导体装置2与第2热沉3之间的作为填充路径的作用。
具体而言，贯通孔32例如如图33所示，在将接合了第1热沉1、半导体装置2、第2热沉3及引线框4而成的工件设置到金属模310中之后，在投入了封固材料时成为该封固材料流入的路径。另外，工件被配置为，第2热沉3的一面3a不与金属模310的内壁接触。并且，封固材料如在图33中箭头所示那样，从一面3a朝向另一面3b流动，将半导体装置2与第2热沉3的间隙填充。此外，通过在使封固件硬化后例如通过研磨使第2热沉3的一面3a露出，能够制造图32所示的半导体模组。由此，与上述第5实施方式同样，成为封固件6的填充性提高的结构的半导体模组。
此外，贯通孔32例如也可以如图34所示那样形成于上述第5实施方式及其变形例中的第2热沉3。在此情况下，贯通孔32形成在第2热沉3的凹部31，与凹部31一起实现使半导体装置2与第2热沉3的间隙中的封固件6的填充性提高的作用。
另外，贯通孔32也可以形成于上述第3实施方式及其变形例中的第2热沉3。在此情况下，如果在第4热沉9中形成相当于贯通孔32的贯通孔，则封固件6的填充性进一步提高，所以是优选的。
(7)在第2散热部件及第4散热部件的一部分或全部由传热绝缘基板7构成的情况下，传热绝缘基板7例如可以如图35所示那样在导电部71的外周部分形成阶差部74。由此，封固件6容易进入到传热绝缘基板7与半导体装置2的表面2a的间隙中，成为封固件6的填充性提高的结构的半导体模组。

Claims (22)

1.一种半导体模组，其特征在于，
具备：
第1散热部件(1、7)；
半导体装置(2)，具有半导体元件(20)、将其周围覆盖的封固件(21)、以及再布线层(24)，被搭载在上述第1散热部件上，上述再布线层(24)具备与上述半导体元件电连接的第1布线(26)及第2布线(27)且形成在上述半导体元件及上述封固件之上；
第2散热部件(3、7)，配置在上述半导体装置上；
引线框(4)，经由接合件(5)而与上述半导体装置电连接；以及
封固件(6)，将上述第1散热部件的一部分、上述半导体装置、以及上述第2散热部件的一部分覆盖；
上述半导体装置的一部分从上述第2散热部件中的与上述半导体装置面对的另一面(3b)的外轮廓伸出；
上述第2布线的一端延伸设置至上述半导体装置中的从上述另一面的外轮廓伸出的部分，上述一端经由上述接合件而与上述引线框电连接。
2.如权利要求1所述的半导体模组，其特征在于，
上述半导体装置配置在上述第1散热部件中的与上述半导体装置面对的上表面(1a)的外轮廓内侧。
3.如权利要求1或2所述的半导体模组，其特征在于，
上述第1散热部件及上述第2散热部件分别是热沉(1、3)，至少1个构成导电路径。
4.如权利要求1或2所述的半导体模组，其特征在于，
上述第1散热部件及上述第2散热部件分别是传热绝缘基板(7)。
5.如权利要求1或2所述的半导体模组，其特征在于，
上述第1散热部件及上述第2散热部件分别层叠有热沉(1、3)和传热绝缘基板(7)，上述传热绝缘基板经由上述接合件而与上述半导体装置连接。
6.如权利要求1～5中任一项所述的半导体模组，其特征在于，
将上述半导体元件设为第1半导体元件(201)，上述半导体装置在从上述另一面的外轮廓伸出的部分具有中继部件(29)和第2半导体元件(202)；
还具有夹着上述第2半导体元件而对置配置的第3散热部件(7、8)及第4散热部件(7、9)；
将上述半导体装置中的与上述第2散热部件面对的面设为表面(2a)，将其相反面设为背面(2b)；
上述第3散热部件与上述背面面对，并且与上述第1散热部件隔开上述封固件而配置；
上述第4散热部件与上述表面面对，并且与上述第2散热部件隔开上述封固件而配置；
至少1个上述中继部件在将上述表面与上述背面相连的方向上延伸设置，并且一端经由接合件而与上述第1散热部件电连接，另一端经由接合件而与上述第4散热部件电连接。
7.如权利要求6所述的半导体模组，其特征在于，
从相对于上述表面的法线方向观察，上述中继部件的在上述表面中从上述再布线层露出的部分和在上述背面中从上述封固件露出的部分相偏移。
8.如权利要求7所述的半导体模组，其特征在于，
上述中继部件呈在将上述表面与上述背面相连的方向上具有至少1个阶差部的截面形状。
9.如权利要求6～8中任一项所述的半导体模组，其特征在于，
上述第3散热部件及上述第4散热部件分别是热沉(8、9)。
10.如权利要求6～8中任一项所述的半导体模组，其特征在于，
上述第3散热部件及上述第4散热部件分别是传热绝缘基板(7)。
11.如权利要求1～10中任一项所述的半导体模组，其特征在于，
在上述引线框的两端之中，设经由上述接合件而与上述第2布线连接的一侧的端部为第1端部(4a)，设与上述第1端部相反侧的端部为第2端部(4b)，设从上述第1端部朝向上述第2端部的方向为延伸设置方向；
上述引线框在上述第1端部与上述第2端部之间具有上述延伸设置方向的朝向变化的边界部分即边界部(41)，并且，上述第1端部与上述边界部之间的一部分是上述引线框的厚度、宽度及上述延伸设置方向的朝向中的至少1个与上述引线框的其他部分不同的应力缓和部(42)。
12.如权利要求11所述的半导体模组，其特征在于，
上述引线框中的上述第1端部与上述边界部之间的部分呈位于同一平面上的平面形状；
上述应力缓和部的上述延伸设置方向的朝向与上述其他部分不同。
13.如权利要求1或2所述的半导体模组，其特征在于，
设上述第2散热部件中的上述另一面的相反侧的面为一面(3a)，在上述第2散热部件的上述另一面中，设经由上述接合件而与上述半导体装置接合的区域为接合区域(3ba)，设其余部分为非接合区域(3bb)，设上述非接合区域中的位于上述接合区域的附近的一部分区域为接合附近区域(3bc)；
上述第2散热部件是热沉，上述非接合区域的至少一部分被做成从上述另一面朝向上述一面凹陷的凹部(31)；
上述非接合区域中的上述另一面的外轮廓侧的与上述半导体装置的间隙(D2)大于上述接合附近区域的与上述半导体装置的间隙(D1)。
14.如权利要求13所述的半导体模组，其特征在于，
上述凹部是从上述接合附近区域朝向上述另一面的外轮廓侧倾斜的锥状。
15.如权利要求14所述的半导体模组，其特征在于，
设上述凹部的表面为倾斜面，设上述倾斜面与上述接合区域形成的面所成的角度中的锐角为锥角(θ)，上述锥角是45°以下。
16.如权利要求13所述的半导体模组，其特征在于，
上述凹部包括上述另一面的外轮廓，被做成从上述另一面的外轮廓侧朝向上述接合附近区域的阶梯形状。
17.如权利要求1～16中任一项所述的半导体模组，其特征在于，
上述第1布线中的从构成上述再布线层的绝缘层(25)露出的部分是被粗糙化了的粗糙化部(261)；
上述第2布线中的被上述绝缘层覆盖的部分及从上述绝缘层露出的部分是被粗糙化了的粗糙化部(271)。
18.如权利要求1～17中任一项所述的半导体模组，其特征在于，
在上述引线框的两端中，设经由上述接合件而与上述第2布线连接的一侧的端部为第1端部(4a)，设与上述第1端部相反侧的端部为第2端部(4b)；
上述引线框中的上述第1端部的一侧的一部分是与其以外的区域相比上述接合件的浸润性高的区域；
上述引线框经由上述浸润性高的区域而与上述半导体装置连接。
19.如权利要求18所述的半导体模组，其特征在于，
设上述第2布线中的从构成上述再布线层的绝缘层(25)露出的部分为露出部；
在上述引线框中的比与上述露出部面对的部分即对置部靠上述第2端部侧的部分，形成有向上述半导体装置的相反侧凹陷的槽部(44)；
上述槽部及从上述对置部到上述槽部的区域是与上述引线框的其他区域相比上述浸润性高的区域。
20.如权利要求1～12、16～19中任一项所述的半导体模组，其特征在于，
设上述半导体装置的外表面中的与上述第2散热部件面对的面为表面(2a)，设上述表面的外轮廓附近且与上述第2散热部件的上述另一面面对的一部分区域为外缘区域(2aa)；
上述半导体装置在上述外缘区域中具备突起部(2c)，该突起部抑制上述第2散热部件的上述另一面与上述半导体装置的接触。
21.如权利要求20所述的半导体模组，其特征在于，
上述突起部是含有焊料的结构，并且与上述第2散热部件的上述另一面接合。
22.一种半导体装置，用于具备第1散热部件(1、7)和第2散热部件(3、7)的两面散热构造的半导体模组，配置在上述第1散热部件与上述第2散热部件之间，其特征在于，
具备：
半导体元件(20)；
封固件(21)，将上述半导体元件的周围包围；以及
再布线层(24)，形成在上述半导体元件及上述封固件之上；
上述再布线层具有绝缘层(25)、以及形成在上述绝缘层内并且一端与上述半导体元件连接的第1布线(26)及第2布线(27)；
在俯视下，上述第1布线配置在上述半导体元件的外轮廓内侧；
在俯视下，上述第2布线的另一端延伸设置至比上述半导体元件的外轮廓靠外侧的区域。
CN202080021722.9A 2019-03-19 2020-03-12 半导体模组及用于该半导体模组的半导体装置 Active CN113632214B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019-051516 2019-03-19
JP2019051516 2019-03-19
JP2020027188A JP7088224B2 (ja) 2019-03-19 2020-02-20 半導体モジュールおよびこれに用いられる半導体装置
JP2020-027188 2020-02-20
PCT/JP2020/010845 WO2020189508A1 (ja) 2019-03-19 2020-03-12 半導体モジュールおよびこれに用いられる半導体装置

Publications (2)

Publication Number Publication Date
CN113632214A true CN113632214A (zh) 2021-11-09
CN113632214B CN113632214B (zh) 2023-12-08

Family

ID=72639949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080021722.9A Active CN113632214B (zh) 2019-03-19 2020-03-12 半导体模组及用于该半导体模组的半导体装置

Country Status (3)

Country Link
JP (1) JP7088224B2 (zh)
KR (1) KR102548231B1 (zh)
CN (1) CN113632214B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602656A (zh) * 2022-12-12 2023-01-13 英诺赛科（苏州）半导体有限公司（Cn） 半导体组件及其制备方法、半导体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117999650A (zh) * 2021-09-30 2024-05-07 罗姆股份有限公司 半导体装置

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133896A1 (en) * 2003-12-19 2005-06-23 Advanced Semiconductor Engineering, Inc. Semiconductor package with a flip chip on a solder-resist leadframe
CN1681117A (zh) * 2004-03-15 2005-10-12 雅马哈株式会社 半导体元件及其晶片级芯片尺寸封装
JP2006222121A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 半導体装置の製造方法
CN101312169A (zh) * 2007-01-31 2008-11-26 三洋电机株式会社 半导体模块、半导体模块的制造方法以及便携式设备
JP2010287651A (ja) * 2009-06-10 2010-12-24 Nissan Motor Co Ltd 半導体装置
JP2011065544A (ja) * 2009-09-18 2011-03-31 Hitachi Information Systems Ltd 検査項目作成システム
JP2011091259A (ja) * 2009-10-23 2011-05-06 Denso Corp 半導体モジュールおよびその製造方法
JP2011165793A (ja) * 2010-02-08 2011-08-25 Renesas Electronics Corp 半導体装置及びその製造方法、並びに電子装置
CN102214621A (zh) * 2010-04-05 2011-10-12 台湾积体电路制造股份有限公司 半导体装置封装体及其制造方法
JP2012142465A (ja) * 2011-01-04 2012-07-26 Mitsubishi Electric Corp 半導体装置
JP2012243890A (ja) * 2011-05-18 2012-12-10 Denso Corp 半導体装置およびその製造方法
JP2014063844A (ja) * 2012-09-20 2014-04-10 Sony Corp 半導体装置、半導体装置の製造方法及び電子機器
CN104009019A (zh) * 2013-02-27 2014-08-27 台湾积体电路制造股份有限公司 层叠封装件的外围电连接
JP2014157927A (ja) * 2013-02-15 2014-08-28 Denso Corp 半導体装置及びその製造方法
JP2016105523A (ja) * 2016-03-10 2016-06-09 三菱電機株式会社 半導体装置及びその製造方法
JP2019029383A (ja) * 2017-07-25 2019-02-21 株式会社デンソー 半導体装置
JP2019029410A (ja) * 2017-07-26 2019-02-21 トヨタ自動車株式会社 半導体モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525832B2 (ja) 1999-11-24 2004-05-10 株式会社デンソー 半導体装置
WO2011065544A1 (ja) * 2009-11-27 2011-06-03 日本電気株式会社 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法
JP5126278B2 (ja) 2010-02-04 2013-01-23 株式会社デンソー 半導体装置およびその製造方法
JP5637156B2 (ja) 2012-02-22 2014-12-10 トヨタ自動車株式会社 半導体モジュール
WO2015029511A1 (ja) 2013-08-28 2015-03-05 三菱電機株式会社 半導体装置およびその製造方法
JP7204174B2 (ja) 2018-07-19 2023-01-16 マイクロモジュールテクノロジー株式会社 半導体装置及び半導体装置の製造方法
SG10201810791TA (en) 2018-11-30 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and power module using same

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133896A1 (en) * 2003-12-19 2005-06-23 Advanced Semiconductor Engineering, Inc. Semiconductor package with a flip chip on a solder-resist leadframe
CN1681117A (zh) * 2004-03-15 2005-10-12 雅马哈株式会社 半导体元件及其晶片级芯片尺寸封装
JP2006222121A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 半導体装置の製造方法
CN101312169A (zh) * 2007-01-31 2008-11-26 三洋电机株式会社 半导体模块、半导体模块的制造方法以及便携式设备
JP2010287651A (ja) * 2009-06-10 2010-12-24 Nissan Motor Co Ltd 半導体装置
JP2011065544A (ja) * 2009-09-18 2011-03-31 Hitachi Information Systems Ltd 検査項目作成システム
JP2011091259A (ja) * 2009-10-23 2011-05-06 Denso Corp 半導体モジュールおよびその製造方法
JP2011165793A (ja) * 2010-02-08 2011-08-25 Renesas Electronics Corp 半導体装置及びその製造方法、並びに電子装置
CN102214621A (zh) * 2010-04-05 2011-10-12 台湾积体电路制造股份有限公司 半导体装置封装体及其制造方法
JP2012142465A (ja) * 2011-01-04 2012-07-26 Mitsubishi Electric Corp 半導体装置
JP2012243890A (ja) * 2011-05-18 2012-12-10 Denso Corp 半導体装置およびその製造方法
JP2014063844A (ja) * 2012-09-20 2014-04-10 Sony Corp 半導体装置、半導体装置の製造方法及び電子機器
JP2014157927A (ja) * 2013-02-15 2014-08-28 Denso Corp 半導体装置及びその製造方法
CN104009019A (zh) * 2013-02-27 2014-08-27 台湾积体电路制造股份有限公司 层叠封装件的外围电连接
JP2016105523A (ja) * 2016-03-10 2016-06-09 三菱電機株式会社 半導体装置及びその製造方法
JP2019029383A (ja) * 2017-07-25 2019-02-21 株式会社デンソー 半導体装置
JP2019029410A (ja) * 2017-07-26 2019-02-21 トヨタ自動車株式会社 半導体モジュール

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王辉;王德宏;: "半导体激光器焊接的热分析", 微纳电子技术, no. 07 *
阳英;柴广跃;段子刚;高敏;张浩希;: "基于ANSYS的大功率半导体光放大器的热分析", 电子与封装, no. 09 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602656A (zh) * 2022-12-12 2023-01-13 英诺赛科（苏州）半导体有限公司（Cn） 半导体组件及其制备方法、半导体装置
CN115602656B (zh) * 2022-12-12 2023-10-27 英诺赛科(苏州)半导体有限公司 半导体组件及其制备方法、半导体装置

Also Published As

Publication number Publication date
JP2020161807A (ja) 2020-10-01
JP7088224B2 (ja) 2022-06-21
KR102548231B1 (ko) 2023-06-27
KR20210127229A (ko) 2021-10-21
CN113632214B (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
US10290565B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR102151047B1 (ko) 전력 오버레이 구조 및 그 제조 방법
JP4173751B2 (ja) 半導体装置
KR102182189B1 (ko) 전력 오버레이 구조 및 그 제조 방법
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP6076675B2 (ja) 半導体装置
WO2008091742A2 (en) Pre-molded clip structure
JP3390661B2 (ja) パワーモジュール
CN113632214B (zh) 半导体模组及用于该半导体模组的半导体装置
CN111081643A (zh) 半导体装置及半导体装置的制造方法
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
JP3935381B2 (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
US20220005743A1 (en) Semiconductor module and semiconductor device used therefor
CN109216214B (zh) 半导体封装结构及其制作方法
JP6480550B2 (ja) ワイヤボンディング方法、および半導体装置
US11302670B2 (en) Semiconductor device including conductive post with offset
JP5125530B2 (ja) 電力変換装置
JP2022143167A (ja) 半導体装置
CN112786456A (zh) 半导体封装件以及相关方法
CN112997308B (zh) 半导体装置及半导体装置的制造方法
US11450623B2 (en) Semiconductor device
US20240021496A1 (en) Semiconductor device
US20230107764A1 (en) Semiconductor device and semiconductor device manufacturing method
US10971414B2 (en) Semiconductor device
US20240178113A1 (en) Electronic device and electronic device manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant