CN112786456A - 半导体封装件以及相关方法 - Google Patents

半导体封装件以及相关方法 Download PDF

Info

Publication number
CN112786456A
CN112786456A CN202011210389.4A CN202011210389A CN112786456A CN 112786456 A CN112786456 A CN 112786456A CN 202011210389 A CN202011210389 A CN 202011210389A CN 112786456 A CN112786456 A CN 112786456A
Authority
CN
China
Prior art keywords
layer
metal
die
metal layer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011210389.4A
Other languages
English (en)
Inventor
刘勇
林育聖
陈良彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN112786456A publication Critical patent/CN112786456A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及半导体封装件以及相关方法。实施例公开了一种用于形成半导体封装件的方法，该方法包括提供与第一金属层耦接的第一绝缘体层。凹槽形成于该第一金属层中，并且半导体管芯机械地耦接在其中。该管芯与第二金属层机械地耦接，并且该第二金属层与第二绝缘体层耦接。该管芯和该层被至少部分地密封以形成该半导体封装件。该第一金属层和/或该第二金属层可为绝缘体‑金属衬底、金属‑绝缘体‑金属(MIM)衬底，或者可由引线框架形成。在实施方式中，该封装件不包括该管芯与该第一金属层之间的间隔件，并且不包括该管芯与该第二金属层之间的间隔件。在实施方式中，该第一绝缘体层和该第二绝缘体层通过密封剂暴露，或者与通过该密封剂暴露的金属层机械地耦接。

Description

半导体封装件以及相关方法
技术领域
本文件的各方面整体涉及半导体封装件。更具体的实施方式涉及用于形成半导体封装件的衬底。
背景技术
半导体封装件可用于将管芯的电触点与电引线电互连，该电引线将半导体封装件与印刷电路板(PCB)电耦接。各种半导体封装件可附接到散热器以将热量从半导体管芯吸走。
发明内容
形成半导体封装件的方法的实施方式可包括：提供与第一金属层耦接的第一绝缘体层；在该第一金属层中形成凹槽；将半导体管芯至少部分地机械地耦接在凹槽内，半导体管芯的周边完全位于凹槽的周边内；将半导体管芯与第二金属层机械地耦接，该第二金属层与第二绝缘体层耦接；以及将该第一绝缘体层、该第一金属层、该半导体管芯、该第二绝缘体层和该第二金属层至少部分地密封在密封剂中以形成半导体封装件。
形成半导体封装件的方法的实施方式可包括以下各项中的一项、全部或任一项：
该半导体封装件可不包括该半导体管芯与该第一金属层之间的间隔件，并且该半导体封装件可不包括该半导体管芯与该第二金属层之间的间隔件。
引线框架可形成该第一金属层。
引线框架可形成该第二金属层。
该第一绝缘体层和该第二绝缘体层可通过密封剂暴露。
形成半导体封装件的方法的实施方式可包括：提供第一金属-绝缘体-金属(MIM)衬底，该第一MIM衬底具有第一金属层和第二金属层，该第一金属层和该第二金属层耦接在第一绝缘体层的相反两侧上；在该第一金属层中形成凹槽；将半导体管芯至少部分地机械地耦接在凹槽内，半导体管芯的周边完全位于凹槽的周边内；将该半导体管芯与第二MIM衬底的第三金属层机械地耦接，该第二MIM衬底包括该第三金属层和第四金属层，该第三金属层和该第四金属层在第二绝缘体层的相反两侧上；以及将该第一MIM衬底、该半导体管芯和该第二MIM衬底至少部分地密封在密封剂中以形成半导体封装件。
形成半导体封装件的实施方式可包括以下各项中的一项、全部或任一项：
该半导体封装件可不包括该半导体管芯与该第一金属层之间的间隔件，并且该半导体封装件可不包括该半导体管芯与该第三金属层之间的间隔件。
该第一金属层可包括两个金属区段，该两个金属区段在将该半导体管芯与该第一金属层耦接之前彼此电隔离。
该第二金属层和/或该第四金属层可包括狭槽，该狭槽被配置为减少该半导体封装件的翘曲。
半导体封装件的实施方式可包括：第一绝缘体层，该第一绝缘体层与至少第一金属层耦接，该第一金属层在其中包括凹槽；半导体管芯，该半导体管芯至少部分地机械地耦接在凹槽内，半导体管芯的周边完全位于凹槽的周边内；至少第二金属层，该至少第二金属层与第二绝缘体层耦接，该第二金属层与该半导体管芯机械地耦接；和密封剂，该密封剂至少部分地密封该第一绝缘体层、该第一金属层、该半导体管芯、该第二绝缘体层和该第二金属层。
半导体封装件的实施方式可包括以下各项中的一项、全部或任一项：
该半导体管芯可使用焊接金属和/或烧结金属中的一者机械地耦接在该凹槽内，并且该半导体管芯可使用焊接金属和/或烧结金属与该第二金属层机械地耦接。
该半导体封装件可不包括该半导体管芯与该第一金属层之间的间隔件，并且该半导体封装件可不包括该半导体管芯与该第二金属层之间的间隔件。
引线框架可形成该第一金属层。
该引线框架可使用硅氧烷弹性体机械地附接到该第一绝缘体层。
引线框架可形成该第二金属层。
该第一绝缘体层和该第二绝缘体层可通过密封剂暴露。
该第一绝缘体层和该第一金属层可为第一金属-绝缘体-金属衬底的部件，该第一MIM衬底包括该第一金属层和第三金属层，该第一金属层和该第三金属层耦接在该第一绝缘体层的相反两侧上。
该第二绝缘体层和该第二金属层可为第二金属-绝缘体-金属衬底的部件，该第二MIM衬底包括该第二金属层和第四金属层，该第二金属层和该第四金属层耦接在该第二绝缘体层的相反两侧上。
该第一金属层可包括两个金属区段，该两个金属区段在将该半导体管芯与该第一金属层耦接之前彼此电隔离。
该第二金属层和/或该第四金属层可包括狭槽，该狭槽被配置为减少该半导体封装件的翘曲。
对于本领域的普通技术人员而言，通过具体实施方式以及附图并通过权利要求书，上述以及其他方面、特征和优点将会显而易见。
附图说明
将在下文中结合附图来描述实施方式，在附图中类似标号表示类似元件，并且：
图1是半导体组件的实施方式的横截面视图；
图2是半导体封装件的实施方式的横截面视图；
图3是包括图1的半导体组件的半导体封装件的实施方式的顶视图；
图4是图3的半导体封装件的侧视图；
图5是半导体封装件的另一个实施方式的顶部透视图；
图6是半导体封装件的另一个实施方式的顶部透视图；
图7是半导体封装件的另一个实施方式的顶部透视图；
图8是图5的半导体封装件的横截面视图；
图9是图6的半导体封装件的横截面视图；
图10是图7的半导体封装件的横截面视图；
图11是半导体封装件的另一个实施方式的横截面视图；
图12是半导体封装件的另一个实施方式的横截面视图；
图13是半导体封装件的另一个实施方式的横截面视图；
图14是半导体封装件的另一个实施方式的横截面视图；
图15是用于形成半导体封装件的衬底配置的实施方式的顶视图；并且
图16是用于形成半导体封装件的衬底配置的另一个实施方式的顶视图。
具体实施方式
本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法要素。本领域已知的符合预期半导体封装件以及相关方法的许多附加部件、组装工序和/或方法元素将显而易见地与本公开的特定实施方式一起使用。因此，例如，尽管公开了特定实施方式，但是此类实施方式和实施部件可包括本领域已知的符合预期的操作和方法的用于半导体封装件和相关方法的此类结构和方法以及实施部件和方法的任何形状、尺寸、样式、类型、型号、版本、测量结果、浓度、材料、数量、方法元素、步骤等。
现在参见其中元件尺寸和厚度不一定按比例绘制(与其他附图一样)的图1，示出了半导体组件(组件)2的实施方式。在图1中，组件2被示出为不具有密封剂以聚焦在组件的其他元件上，但是该组件可被密封以形成半导体封装件。组件2包括最顶部金属层(层)4，该最顶部金属层在所示实施方式中是200μm(或约200μm)的铜层。层4与绝缘体层(层)6耦接，在所示实施方式中，该绝缘体层是320μm(或约320μm)的Al2O3层。层6与金属层(层)8耦接，在所示实施方式中，该金属层是400μm(或约400μm)的铜层。在所示实施方式中，层4、6和8全部包括在第一直接敷铜(DBC)衬底中。
第一DBC衬底与第一焊料层(层)10耦接，该第一焊料层在该实施方式中是200μm(或约200μm)的焊料层。在一些实施方式中，焊料可为SAC305无铅焊料或其他导电附接材料。层10与间隔件12耦接，该间隔件在所示实施方式中是1.93mm(或约1.93mm)的导电材料层，诸如CuMo70层或Cu层。间隔件与第二焊料层(层)14耦接，在所示实施方式中，该第二焊料层是200μm(或约200μm)的PbSn8Ag2焊料层或其他导电附接材料层。层14与半导体管芯(管芯)16耦接，在所示实施方式中，该半导体管芯是绝缘栅双极晶体管(IGBT)或MOSFET。IGBT或MOSFET具有一个或多个聚酰亚胺(PI)层(层)18，该层具有被选择性地去除以施加焊料顶部金属/可焊接顶部金属(STM)20的部分，并且随后使用第三焊料或导电材料层(层)22(其在所示实施方式中包括两个单独的焊料区域)来将IGBT与第二衬底耦接。在所示实施方式中，层22是200μm(或约200μm)的SnSb5焊料层或其他焊料层或其他导电材料层。
第二衬底包括金属层(层)26，在所示实施方式中，该层是400μm(或约400μm)的铜层或其他金属层(并且包括形成该层的两个或更多个单独部分)。层26与绝缘体层(层)28耦接，在所示实施方式中，该层是320μm(或约320μm)的Al2O3层或其他陶瓷材料层。层28与层(层)30耦接，在所示实施方式中，该层是200μm(或约200μm)的铜层或其他金属层。在所示实施方式中，层26、28和30形成第二DBC衬底。光可成像阻焊剂(PSR)层(层)24与第二DBC衬底耦接，并且其部分在层26使用焊料层22与IGBT或MOSFET机械地耦接之前被选择性地去除。除了机械地耦接之外，IGBT还可通过层26和/或通过间隔件电耦接到层8，以与封装件的引线电耦接。
如本文所用，术语“层”包括由多个部分形成的层，该多个部分位于类似平面中，由类似材料形成，并且具有类似高度。
如图所示，半导体组件2包括三个焊料层和一个间隔件，并且当通过密封和/或切割形成为封装件(诸如图3至图4的半导体封装件58)时，该半导体组件具有(或约具有)55.0mm×55.0mm×4.7mm的封装件尺寸(与本文所公开的其他封装件尺寸一样，该封装件尺寸包括密封部分的尺寸，但不包括从密封剂延伸的引线)。图3示出了金属层(层)61(诸如层4和/或30)通过密封剂60(诸如在顶部和底部上)暴露，并且引线62从密封剂延伸以将管芯的电触点与电源和其他部件电耦接，诸如用于将信号传输到/传输离开管芯并且控制连接的电源/从连接的电源接收电力。图4示出了根据需要以各种配置形成以与外部元件耦接的引线。
除铜之外的金属可用于铜层，并且在此类实施方式中，DBC衬底可替代地为金属-绝缘体-金属(MIM)衬底。铝仅是用于本公开的示例性目的的一个示例。类似地，其他绝缘材料可用于绝缘体层，并且其他金属可用于焊料层和间隔件。在所示实施方式中，两个DBC衬底充当散热器以将热量从管芯吸走，并且由组件形成的封装件是双面冷却汽车大功率模块(AHPM)，尽管所讨论的层和方法可用于形成其他类型的半导体封装件。
在一些实施方式中，间隔件可不如管芯宽。然而，在此类实施方式中，在加工期间，管芯断裂和/或碎裂可能发生在间隔件安装区域附近。在其他实施方式中，间隔件可比管芯宽(如图1所示)。这消除了间隔件附近的一些管芯裂纹，但这种尺寸失配可导致间隔件与管芯之间在管芯拐角处有焊料“空隙”，并且可引起管芯拐角断裂。此类焊料“空隙”代表性地示出于图1中，其中在间隔件12与管芯16之间存在管芯上方不存在焊料的一些区域。在实施方式中，管芯拐角断裂由间隔件、焊料和模塑底层填料(MUF)环氧树脂或环氧树脂模塑化合物(EMC)之间的热膨胀系数(CTE)失配而引起。当封装件在密封之后冷却时，间隔件比MUF或EMC更快地收缩，并且MUF或EMC由于拐角焊料空隙导致管芯拐角断裂而在管芯拐角处阻止管芯的运动(由间隔件收缩引起)。
现在参见图2，示出了半导体封装件的另一个实施方式。半导体封装件(封装件)2包括由金属层(层)34、绝缘体层(层)36和金属层(层)38形成的第一MIM衬底。第二MIM衬底由金属层(层)48、绝缘体层(层)50和金属层(层)52形成。在所示实施方式中，MIM衬底是使用与Al2O3绝缘体层耦接的铜层的DBC衬底，尽管除铜之外的材料可用于金属层，并且除Al2O3之外的绝缘体材料可用于绝缘体层。在实施方式中，金属层可为例如铝、铜或不锈钢。作为非限制性示例，在各种实施方式中，绝缘体层可以是Al2O3、Zr掺杂的Al2O3、AlN、BeO、环氧树脂基层以及其他陶瓷、复合材料或有机绝缘体材料。MIM衬底中的一个或多个MIM衬底可为包括铝层、绝缘体层和铜层的绝缘金属衬底(IMS)。
金属层(层)38具有形成于其中的凹槽40。该凹槽可通过任何材料去除技术形成，作为非限制性示例，该材料去除技术可包括蚀刻、研磨、激光烧蚀、铸造、成形、钻孔以及任何其他材料去除或形成工艺。半导体管芯(管芯)44使用金属层43机械地耦接在凹槽内，该金属层在所示实施方式中由高熔融温度焊料(作为非限制性示例，诸如PbSn8Ag2)形成，或者使用Ag烧结形成以形成焊接层或烧结层。除Ag之外的金属可用于烧结层，作为非限制性示例，该金属诸如金，和/或除PbSn8Ag2之外的焊料可用于焊接层。烧结层可使用干粉或糊剂形成，该干粉或糊剂被加热以形成烧结层。在所示实施方式中，管芯44是金属氧化物半导体场效应晶体管(MOSFET)管芯或IGBT管芯，尽管在其他实施方式中，其可为任何其他类型的半导体管芯。
在管芯耦接在凹槽内之后，沉积光致抗蚀剂层42，在该实施方式中该光致抗蚀剂层被示为渗入到管芯与凹槽的侧壁之间的区域中，并且还覆盖金属层38和管芯44的底部。作为非限制性示例，光致抗蚀剂层可为聚酰亚胺(PI)光致抗蚀剂或光掩模阻焊剂(PSR)，并且可被成像并选择性地去除以暴露管芯的电触点。在电触点暴露之后，使用金属层(层)46来将管芯与层48机械地耦接。光致抗蚀剂有助于防止层46溢出到不期望的区域。管芯可通过层38和/或层48(诸如通过稍后与层38和/或48电耦接的引线)与封装件的引线(未示出)电耦接。
金属层46可由具有比金属层43低的熔融温度的焊料形成，使得金属层43在层46回流时不回流。作为非限制性示例，层46可为SnSb5焊料，而层43是PbSn8Ag2焊料。替代地，如果层43通过Ag烧结形成，则层46可由高熔融温度焊料形成，或者层46和层43均可使用Ag烧结形成。
使用各种密封技术(作为非限制性示例，诸如模塑、传递模塑、腔体模塑或注射模塑)来应用密封剂56，以至少部分地密封管芯和层以形成封装件32。金属层34和52通过密封剂暴露，这有助于将热量从管芯吸走。在图2所示的实施方式中，仅存在两个焊料层或烧结层，并且在管芯与MIM衬底中的任一MIM衬底之间不存在间隔件。如本文所用，术语“间隔件”不包括焊接层、烧结层、焊料凸块、可焊接顶部金属(STM)层、凸块下金属(UBM)层、衬底或其任何部分，以及半导体管芯或其任何部分。
如图所示，在各种实施方式中，狭槽54可包括在层52中以减少、控制和/或平衡封装件的翘曲。该狭槽可使用任何材料去除技术而形成。在实施方式中，封装件32具有(或约具有)55.0mm×55.0mm×2.3mm至2.6mm的尺寸。因此，其可具有与图3的封装件58类似的顶部轮廓，但可具有比图4所示的轮廓薄的侧面轮廓，这是由于厚度已从4.7mm减小到约2.3mm至2.6mm。在所示实施方式中，封装件32是在DBC或MIM衬底上具有一个或多个嵌入式管芯的超薄双面冷却(DSC)汽车大功率模块(AHPM)。在其他实施方式中，封装件可为非AHPM封装件。
现在参见图5和图8，示出了半导体封装件的另一个实施方式。在图5中，半导体封装件(封装件)64被示出为包括密封剂90，金属层(层)66通过该密封剂暴露(并且类似的金属层可通过封装件的底部暴露)，而引线88从密封剂延伸以将内部管芯与其他部件耦接。
参见图8，封装件64被示出为包括第一MIM衬底，该第一MIM衬底包括金属层(层)66、绝缘体层(层)68和金属层(层)70。还示出了第二MIM衬底，该第二MIM衬底包括金属层(层)82、绝缘体层(层)84和金属层(层)86。在所示实施方式中，两个MIM衬底是DBC衬底，尽管它们可为如本文针对其他封装件所述的任何其他衬底类型。焊料层(层)72用于将最顶部MIM衬底与间隔件74耦接，该间隔件可具有与本文所述的其他间隔件相同的特性，并且焊料层(层)76用于将间隔件与半导体管芯(管芯)78机械地耦接，该半导体管芯在所示实施方式中是IGBT，尽管其他实施方式中，它们可为其他管芯类型。焊料层80(其在该倒装芯片设计中是首先沉积到管芯/芯片上的焊料凸块)用于将管芯与最底部MIM衬底机械地耦接。虽然光致抗蚀剂(诸如PI或PSR光致抗蚀剂)可在不同阶段处使用，但它们未在附图中示出以便于查看其他元件。示出了引线88和密封剂90。图8示出了金属层66和86均通过密封剂暴露。封装件64是AHPM封装件，但在其他实施方式中，封装件64可被配置为另一种封装件类型。在实施方式中，管芯可通过层70和/或层82与引线电耦接。
现在参见图6、图7和图9至图11，示出了半导体封装件的其他实施方式。图6至图7示出了半导体封装件(封装件)92和120比封装件64薄，尽管具有相对类似的占有面积。图9示出了封装件92薄于封装件64，并且图10至图11的封装件120和150类似地比封装件64更薄。
参见图6和图9所示的实施方式，半导体封装件(封装件)92包括第一MIM衬底和第二MIM衬底，并且使用倒装芯片方法形成。第一MIM衬底包括金属层(层)94(具有狭槽96以减少翘曲，如先前所讨论的)、绝缘体层(层)98和其中具有凹槽102的金属层(层)100。第二MIM衬底包括金属层(层)114(具有狭槽115以减少翘曲，如先前所讨论的)、绝缘体层(层)112和金属层(层)110。所示实施方式中的MIM衬底是DBC衬底，每个DBC衬底在Al2O3层的相反两侧上具有两个铜层，但它们可由如本文关于其他封装件所讨论的其他绝缘体和金属形成。
金属层(层)104(其可为如先前讨论的高熔融温度焊料或Ag烧结)用于将半导体管芯(管芯)106耦接在凹槽内；并且金属层(层)108(其在该倒装芯片设计中包括首先沉积到管芯/芯片上的焊料凸块)(其可为较低熔融温度焊料(或Ag烧结，或者如果层106为Ag烧结，则为高熔融温度焊料))用于将管芯(包括管芯的电引线)与层110机械地耦接。这可例如包括一旦管芯被适当地定位，就使凝固的焊料凸块回流。在实施方式中，管芯可通过层110和/或层100(诸如通过稍后与层110和/或层100电耦接的引线)与引线116电耦接。
所示实施方式中的管芯是MOSFET管芯，并且封装件是AHPM封装件，但在其他实施方式中，可使用相同技术形成另一种类型的管芯和/或封装件。光致抗蚀剂(诸如PI或PSR)可与金属层104和/或108结合使用，但它们未被示出以便于容易地查看其他元件。所示实施方式中的引线116通过层110与管芯电耦接，并且密封剂118用于至少部分地密封管芯和层。图9示出了层94和114均通过密封剂暴露。狭槽96和115可不延伸封装件的整个长度，而是可为间歇的，如图6的实施方式中代表性地示出。
封装件92在许多方面类似于封装件64，不同的是其包括更少的焊料(或其他金属回流/烧结)层，不包括间隔件，并且具有更薄轮廓。封装件64具有(或约具有)55.0mm×55.0mm×4.7mm的封装件尺寸并且使用倒装芯片方法形成。同样使用倒装芯片方法形成的封装件92具有(或约具有)55.0mm×55.0mm×2.30mm的封装件尺寸。因此，封装件92是在DBC/MIM衬底上具有嵌入式管芯的超薄DSC AHPM。
参见图7和图10，半导体封装件(封装件)120包括第一MIM衬底和第二MIM衬底，并且使用芯片朝上设计形成。第一MIM衬底包括金属层(层)122(具有狭槽124以减少翘曲，如先前所讨论的)、绝缘体层(层)126和金属层(层)128。第二MIM衬底包括金属层(层)142(具有狭槽144以减少翘曲，如先前所讨论的)、绝缘体层(层)140和其中具有凹槽138的金属层(层)136。所示实施方式中的MIM衬底是DBC衬底，每个DBC衬底在Al2O3层的相反两侧上具有两个铜层，但它们可由如本文关于其他封装件所讨论的其他绝缘体和金属形成。
金属层(层)134(其可为如先前讨论的高熔融温度焊料或Ag烧结)用于将半导体管芯(管芯)132耦接在凹槽内，并且金属层(层)130(其可为较低熔融温度焊料(或Ag烧结，或者如果层134为Ag烧结，则为高熔融温度焊料))用于将管芯与层128机械地耦接。在实施方式中，管芯可通过层136和/或层128(诸如通过稍后与层136和/或层128电耦接的引线)与引线146电耦接。
所示实施方式中的管芯是MOSFET管芯或IGBT管芯，并且封装件是AHPM封装件，但在其他实施方式中，可使用相同技术形成另一种类型的管芯和/或封装件。光致抗蚀剂(诸如PI或PSR)可与金属层130和/或134结合使用，但它们未包括在附图中以便容易地查看其他元件。所示实施方式中的引线146通过层136与管芯电耦接，并且密封剂148用于至少部分地密封管芯和层。如图10所示，层122和142均通过密封剂暴露。狭槽124和144可不延伸封装件的整个长度，而是可为间断的，如代表性地示出于图7中。
封装件120在许多方面类似于封装件64，不同的是其包括更少的焊料(或其他金属回流/烧结)层，不包括间隔件，并且具有更薄轮廓。封装件120具有(或约具有)55.0mm×55.0mm×2.30mm的封装件尺寸。因此，封装件120是在DBC/MIM衬底上具有嵌入式管芯的超薄DSC AHPM。
参见图11，从类似于图7的透视图看，半导体封装件(封装件)150看起来可与封装件120相同，包括第一MIM衬底和第二MIM衬底，并且使用芯片朝下设计形成。第一MIM衬底包括金属层(层)152(具有狭槽154以减少翘曲，如先前所讨论的)、绝缘体层(层)156和其中具有凹槽160的金属层(层)158。第二MIM衬底包括金属层(层)172(具有狭槽174以减少翘曲，如先前所讨论的)、绝缘体层(层)170和金属层(层)168。所示实施方式中的MIM衬底是DBC衬底，每个DBC衬底在Al2O3层的相反两侧上具有两个铜层，但衬底可为本文件中公开的任何其他衬底类型。
金属层(层)162(其可为如先前所讨论的高熔融温度焊料或Ag烧结的)用于将半导体管芯(管芯)164耦接在凹槽内。金属层(层)166(其可为低温焊料(或Ag烧结，或者如果层162为Ag烧结，则为高熔融温度焊料))用于将管芯与层168机械地耦接。在实施方式中，管芯可通过层158和/或层168(诸如通过稍后与层158和/或层168电耦接的引线)与引线176电耦接。
所示实施方式中的管芯是MOSFET或IGBT管芯，并且封装件是AHPM封装件，但在其他实施方式中，可使用相同技术形成另一种类型的管芯和/或封装件。光致抗蚀剂(诸如PI或PSR)可与金属层162和/或166结合使用，但它们未被示出以便于容易地查看其他元件。所示实施方式中的引线176通过层168与管芯电耦接，并且密封剂178用于至少部分地密封管芯和层。图11示出了层152和172均通过密封剂暴露。狭槽154和174可不延伸封装件的整个长度，而是可为间断的，如关于图6至图7的封装件的代表性示出。
封装件150在许多方面类似于封装件64，不同的是其包括更少的焊料(或其他金属回流/烧结)层，不包括间隔件，并且具有更薄轮廓。封装件150具有(或约具有)55.0mm×55.0mm×2.30mm的封装件尺寸。因此，封装件150是在DBC/MIM衬底上具有嵌入式管芯的超薄DSC AHPM。
使用有限元分析(FEA)对封装件64和92(两个倒装芯片设计)的信号焊盘焊料接头塑性剥离应变和管芯顶部应力进行建模，并且发现封装件92的焊料剥离塑性应变小于封装件64的焊料剥离塑性应变的0.5倍。封装件92的管芯顶部应力小于封装件64的管芯顶部应力的0.8倍。
现在参见图12，示出了半导体封装件的另一个实施方式。半导体封装件(封装件)180包括第一绝缘体-金属衬底和第二绝缘体-金属衬底。第一绝缘体-金属衬底由绝缘体层(层)182形成，该绝缘体层与其中形成有凹槽186的金属层(层)184耦接。第二绝缘体-金属衬底由与金属层(层)196耦接的绝缘体层(层)198形成。所示实施方式中的MIM衬底是单面敷铜(SBC)衬底，每个SBC衬底具有与Al2O3层耦接的铜层，但它们可由如本文相对于其他封装件所讨论的其他绝缘体和金属形成。
金属层(层)190(其可为如先前所讨论的高熔融温度焊料或Ag烧结的)用于将半导体管芯(管芯)192耦接在凹槽内。光致抗蚀剂188(诸如PI或PSR)被沉积并且选择性地去除以暴露管芯的电触点。在电触点暴露之后，金属层(层)194(其可为低温焊料(或Ag烧结，或者如果层190为Ag烧结，则为高熔融温度焊料)用于将管芯的电触点与层196机械地耦接。在实施方式中，管芯可通过层184和/或层196(诸如通过稍后与层184和/或196电耦接的引线)与封装件的引线(未示出)电耦接。密封剂200用于至少部分地密封管芯和层。
所示实施方式中的管芯是MOSFET或IGBT管芯，并且封装件是AHPM封装件，但在其他实施方式中，可使用相同技术形成另一种类型的管芯和/或封装件。如图12所示，在各种实施方式中，绝缘体层182和198均通过密封剂暴露。在实施方式中，绝缘体层可由高导热陶瓷材料形成，作为非限制性示例，该高导热陶瓷材料诸如Al2O3、AlN、Si3N4或其他导热材料，以有助于将热量从管芯吸走。
封装件180具有(或约具有)55.0mm×55.0mm×1.7mm至2.0mm的尺寸，这赋予其与封装件58类似的占有面积，不同的是具有较薄的侧面轮廓。其还具有仅两个烧结或回流金属层并且不具有间隔件。封装件180在封装件的外部不具有暴露的金属层，这可有助于减少翘曲(诸如在将管芯耦接在凹槽内的管芯附接工艺期间)，并且可有助于降低剥离或破坏烧结或回流金属层中的任一者(其中的一者或两者可为信号载体)的可能性。封装件180的设计的替代形式可使用一个或多个引线框架来代替绝缘体-金属衬底中的一个或多个绝缘体-金属衬底。封装件180是SBC上的超薄DSC AHPM SBC(具有嵌入式芯片)。在其他实施方式中，由于该封装件已经相对较薄，因此层184可不包括凹槽，并且管芯可仅仅耦接到层184的非凹槽表面。
现在参见图13，示出了半导体封装件的另一个实施方式。半导体封装件(封装件)202包括与绝缘体层和MIM衬底耦接的引线框架。引线框架208使用高导热粘合剂层(层)206与绝缘体层(层)204机械地耦接，作为非限制性示例，该高导热粘合剂层可为环氧树脂、胶水、聚氨酯、硅氧烷弹性体和任何其他粘合剂类型。在所示实施方式中，层206是硅氧烷弹性体。引线框架具有形成于其中的凹槽209。MIM衬底由与绝缘体层(层)220耦接的金属层(层)218形成，该绝缘体层继而与金属层(层)222耦接。所示实施方式中的MIM衬底是DBC衬底，该DBC衬底具有与Al2O3层耦接的两个铜层，但其可由如本文相对于其他封装件所讨论的其他绝缘体和金属形成。
金属层(层)210(其可为如先前所讨论的高熔融温度焊料或Ag烧结的)用于将半导体管芯(管芯)212耦接在凹槽内。光致抗蚀剂214(诸如PI或PSR)被沉积并且选择性地去除以暴露管芯的电触点。在电触点暴露之后，金属层(层)216(其可为较低熔融温度焊料(或Ag烧结，或者如果层210为Ag烧结，则为高熔融温度焊料)用于将管芯的电触点与金属层218机械地耦接。在实施方式中，管芯可通过引线框架和/或层218(诸如通过稍后与引线框架和/或层218电耦接的引线)与封装件的引线(未示出)电耦接。密封剂224用于至少部分地密封管芯、层和引线框架。
所示实施方式中的管芯是MOSFET管芯或IGBT管芯，并且封装件是AHPM封装件，但在其他实施方式中，可使用相同技术形成另一种类型的管芯和/或封装件。如图13所示，绝缘体层204和金属层222均通过密封剂暴露。在实施方式中，绝缘体层可由如本文对其他封装件所讨论的高导热陶瓷材料形成，以有助于将热量从管芯吸走。
封装件202具有(或约具有)55.0mm×55.0mm×2.6mm至3.2mm的尺寸，这赋予其与封装件58类似的占有面积，不同的是具有较薄的侧面轮廓。其还具有仅两个烧结或回流金属层并且不具有间隔件。封装件202在封装件的外部仅具有一个暴露的金属层，这可有助于减少翘曲(诸如在将管芯耦接在凹槽内的管芯附接工艺期间)，并且可有助于降低剥离或破坏烧结或回流金属层中的任一者(其中的一者或两者可为信号载体)的可能性。封装件202是超薄DSC AHPM，其中管芯位于与DBC衬底耦接的引线框架/绝缘体上。在其他实施方式中，引线框架可不包括凹槽，并且管芯可仅仅耦接到引线框架的非凹槽表面。引线框架可最初在其中形成有凹槽，或者随后可使用本文所公开的任何材料去除工艺在其中形成凹槽。
现在参见图14，示出了半导体封装件的另一个实施方式。半导体封装件(封装件)226包括与绝缘体层耦接的第一引线框架和与绝缘体层耦接的第二引线框架。第一引线框架232使用高导热粘合剂层(层)230与绝缘体层(层)228机械地耦接，作为非限制性示例，该高导热粘合剂层可为环氧树脂、胶水、聚氨酯、硅氧烷弹性体和其他各种粘合剂材料。在所示实施方式中，层230是硅氧烷弹性体。引线框架具有形成于其中的凹槽234。第二引线框架244使用高导热粘合剂层(层)246与绝缘体层(层)248机械地耦接，该高导热粘合剂层可具有与层230相同或不同的材料。在所示实施方式中，层246是硅氧烷弹性体。
金属层(层)236(其可为如先前所讨论的高熔融温度焊料或Ag烧结的)用于将半导体管芯(管芯)238耦接在凹槽内。光致抗蚀剂240(诸如PI或PSR)被沉积并且选择性地去除以暴露管芯的电触点。在电触点暴露之后，金属层(层)242(其可为较低熔融温度焊料(或Ag烧结，或者如果层236为Ag烧结，则为高熔融温度焊料)用于将管芯的电触点与第二引线框架244机械地耦接。在实施方式中，管芯可通过第一引线框架和/或第二引线框架(诸如通过稍后与第一引线框架和/或第二引线框架电耦接的引线)与封装件的引线(未示出)电耦接。密封剂250用于至少部分地密封管芯和层。
所示实施方式中的管芯是MOSFET管芯或IGBT管芯，并且封装件是AHPM封装件，但在其他实施方式中，可使用相同技术形成另一种类型的管芯和/或封装件。如图14所示，绝缘体层228和248均通过密封剂暴露。在实施方式中，绝缘体层可由如本文关于其他封装件所讨论的高导热陶瓷材料形成，以有助于将热量从管芯吸走。
封装件226具有(或约具有)55.0mm×55.0mm×2.6mm至3.2mm的尺寸，这赋予其与封装件58类似的占有面积，不同的是具有较薄的侧面轮廓。其还具有仅两个烧结或回流金属层并且不具有间隔件。封装件226在封装件的外部不具有暴露的金属层，这可有助于减少翘曲(诸如在将管芯耦接在凹槽内的管芯附接工艺期间)，并且可有助于降低剥离或破坏烧结或回流金属层中的任一者(其中的一者或两者可为信号载体)的可能性。封装件226是超薄DSC AHPM，其中管芯位于与引线框架/绝缘体耦接的引线框架/绝缘体上。在其他实施方式中，第一引线框架可不包括凹槽，并且管芯可仅仅耦接到第一引线框架的非凹槽表面。第一引线框架最初可在其中形成有凹槽，或者随后可使用任何材料去除技术在其中形成凹槽。
示出仅耦接在凹槽内的单个管芯的本文的方法和封装件中的任一者可按比例绘制，以包括耦接在多个凹槽内的多个管芯或耦接在共同的凹槽内的多个管芯。本文所讨论的封装件中的任一封装件的引线框架可由任何金属形成，作为非限制性示例，该金属包括铜、铜合金、钢和任何其他导电材料。作为非限制性示例，密封剂材料可由聚合物树脂/环氧树脂、热固化树脂/环氧树脂等等形成。
现在参见图15，示出MIM结构的实施方式。仅示出了MIM结构的金属层以便于观察它们，但这两者之间将包括绝缘体层。在图15的结构中，第一金属层(层)252由单个邻接金属片形成。然而，第二金属层(层)254由第一部分256和第二部分258形成，这两个部分最初通过它们之间的狭缝260彼此电隔离。如果需要，它们随后可在形成封装件期间电耦接。在第一部分256中，示出了凹槽257，并且半导体管芯(管芯)261被示出为耦接在其中。该顶视图示出，管芯的外周边完全在凹槽的外周边内，并且这也是本文所公开的将管芯定位在凹槽内的所有其他封装件的情况。
第二部分258被示出没有凹槽，但其也可具有凹槽，并且在各种实施方式中，其中具有管芯，并且每个部分的凹槽可另外包括其他元件/管芯和/或可包括用于附加元件/管芯的附加凹槽。在所示实施方式中，MIM衬底是使用与绝缘体层(未示出)耦接的铜层的DBC衬底，但在其他实施方式中，可使用如关于本文的其他封装件所讨论的其他金属层材料和/或绝缘体层材料。在一些实施方式中，将第二金属层分裂成单独部分可有利于例如将高侧(HS)管芯嵌入在一个部分的凹槽内并且将低侧(LS)管芯嵌入在另一部分的凹槽内。该概念也可应用于仅包括一个金属层的绝缘体-金属衬底，其中单个金属层被分裂成多个部分。
图16示出了类似的MIM结构，同样示出了第一金属层(层)262和第二金属层(层)264，但未示出绝缘体层。第二金属层包括第一部分266和第二部分268，并且在这种情况下，狭缝270为直的竖直狭缝。因此，狭缝可根据需要被设计成容纳两个部分上的不同部件。层264的两个部分可再次用于可嵌入凹槽中的高侧管芯和低侧管芯。例如，作为非限制性示例，每个部分可包括单独的MOSFET(HS MOSFET和LS MOSFET)，或者每个部分可包括单独的绝缘栅双极晶体管(IGBT)和快恢复二极管(FRD)。
在实施方式中，代替一个衬底的单个金属层被分裂成两个部分的是，可在封装件的一侧(顶侧或底侧)上使用单独的衬底以实现HS和LS管芯/部件的分离。在此实施方式中，随后可存在至少三个衬底—一个衬底在顶侧或底侧上，并且两个衬底在相反两侧上以将HS/LS管芯保持在凹槽内。
在形成本文所公开的封装件的实施方式中，可在铺置或沉积将管芯耦接在凹槽内的第一金属层之前使用焊料掩模/光致抗蚀剂层。虽然本文公开了用于将管芯耦接在凹槽内的高熔融温度焊料和Ag烧结，但在其他实施方式中，可使用任何导热管芯附接材料，并且该导热管芯附接材料可能需要回流以形成封装件的第一部分或半部(与管芯耦接的顶部衬底或引线框架)。通过提供或形成底部衬底/引线框架结构来形成下半部或部分。如本文所讨论的，使用焊接层或烧结层将两个半部或部分耦接在一起，并且随后密封管芯和层以形成封装件。
本文所公开的半导体封装件的实施方式中的一些实施方式部分地由于不包括间隔件并且还通过将管芯嵌入金属层或引线框架的凹槽内而保护管芯免受损坏。对于没有间隔件的那些封装件，去除与间隔件相关的所有失效模式。将管芯嵌入凹槽内还可减少或消除焊料空隙，因此减少或消除由此类空隙引起的损坏。本文的一些封装件由于不包括间隔件并且将管芯嵌入凹槽内而具有较短的热路径和电路径，从而增强热性能和电性能。对于不包括间隔件并且具有较少回流或烧结金属层的封装件，材料成本也降低。本文所公开的封装件可允许超薄AHPM可使三相逆变器更紧凑并且能够增加功率密度。
本文未讨论的其他步骤可用于形成封装件，并且所公开的那些步骤仅仅突出制造工艺的步骤中的一些步骤。例如：多个光致抗蚀剂层可被铺置并被相继地图案化以同时被图案化以用于图案化目的，并且那些层被暴露，其中暴露部分被去除(或留下)；钝化层可形成于金属层上，其中通过选择性材料去除(诸如使用光致抗蚀剂和蚀刻等)来去除钝化的部分；切割可在密封之后进行，等等。
如本文所用，术语“部分密封”、“完全密封”及其变型具有特定含义。参见图2至图14，在密封步骤之后，管芯中的每个管芯被认为完全密封在密封剂中，即使在每个管芯的正上方和/或正下方没有密封剂(而是具有一种或多种焊料或烧结金属和/或残余光致抗蚀剂)，这是因为每个管芯完全被密封剂与本身至少部分地密封在密封剂内的元件的组合包围。通过密封剂暴露的每个金属层或绝缘体层仅部分地密封在密封剂中，这是因为一部分通过密封剂暴露。为了便于查看其他元件，除了在封装件的外部暴露的金属层之外，并非附图中所示的所有封装件都示出了电引线，但附图中所示的所有封装件都可以使引线通过密封剂暴露或从密封剂延伸，并且此类引线将仅部分地密封在密封剂中。
在各种封装件实施方式中，该第一金属层可包括两个金属区段，该两个金属区段在将该半导体管芯与该第一金属层耦接之前彼此电隔离。
在各种封装件实施方式中，引线框架可使用硅弹性体机械地附接到该第一绝缘体层。
在各种封装件实施方式中，引线框架可包括第一金属层。
在各种封装件实施方式中，引线框架可包括第二金属层。
在各种封装件实施方式中，该半导体管芯可使用焊料金属或烧结金属机械地耦接在该凹槽内，其中该半导体管芯使用焊料金属或烧结金属与该第二金属层机械地耦接。
在各种封装件实施方式中，该半导体封装件不包括该半导体管芯与该第一金属层之间的间隔件，并且其中该封装件不包括该半导体管芯与该第二金属层之间的间隔件。
在以上描述提到半导体封装件和相关方法的特定实施方式以及实施部件、子部件、方法和子方法的地方，应当显而易见的是，可在不脱离其实质的情况下作出多种修改，并且这些实施方式、实施部件、子部件、方法和子方法可应用于其他半导体封装件和相关方法。

Claims (10)

1.一种形成半导体封装件的方法，所述方法包括：
提供与第一金属层耦接的第一绝缘体层；
在所述第一金属层中形成凹槽；
将半导体管芯至少部分地机械地耦接在所述凹槽内，所述半导体管芯的周边完全位于所述凹槽的周边内；
将所述半导体管芯与第二金属层机械地耦接，所述第二金属层与第二绝缘体层耦接；以及
将所述第一绝缘体层、所述第一金属层、所述半导体管芯、所述第二绝缘体层和所述第二金属层至少部分地密封在密封剂中以形成半导体封装件。
2.根据权利要求1所述的方法，其中所述第一绝缘体层和所述第二绝缘体层通过所述密封剂暴露。
3.一种形成半导体封装件的方法，所述方法包括：
提供第一金属-绝缘体-金属(MIM)衬底，所述第一金属-绝缘体-金属衬底具有第一金属层和第二金属层，所述第一金属层和第二金属层耦接在第一绝缘体层的相反两侧上；
在所述第一金属层中形成凹槽；
将半导体管芯至少部分地机械地耦接在所述凹槽内，所述半导体管芯的周边完全位于所述凹槽的周边内；
将所述半导体管芯与第二金属-绝缘体-金属衬底的第三金属层机械地耦接，所述第二金属-绝缘体-金属衬底包括所述第三金属层和第四金属层，所述第三金属层和第四金属层在第二绝缘体层的相反两侧上；以及
将所述第一金属-绝缘体-金属衬底、所述半导体管芯和所述第二金属-绝缘体-金属衬底至少部分地密封在密封剂中以形成半导体封装件。
4.根据权利要求3所述的方法，其中所述第一金属层包括两个金属区段，所述两个金属区段在将所述半导体管芯与所述第一金属层耦接之前彼此电隔离。
5.根据权利要求3所述的方法，其中所述第二金属层和所述第四金属层中的一者包括狭槽，所述狭槽被配置为减少所述半导体封装件的翘曲。
6.一种半导体封装件，所述半导体封装件包括：
第一绝缘体层，所述第一绝缘体层与至少第一金属层耦接，所述第一金属层在其中包括凹槽；
半导体管芯，所述半导体管芯至少部分地机械地耦接在所述凹槽内，所述半导体管芯的周边完全位于所述凹槽的周边内；
至少第二金属层，所述至少第二金属层与第二绝缘体层耦接，所述第二金属层与所述半导体管芯机械地耦接；和
密封剂，所述密封剂至少部分地密封所述第一绝缘体层、所述第一金属层、所述半导体管芯、所述第二绝缘体层和所述第二金属层。
7.根据权利要求6所述的半导体封装件，其中所述第一绝缘体层和所述第二绝缘体层通过所述密封剂暴露。
8.根据权利要求6所述的半导体封装件，其中所述第一绝缘体层和所述第一金属层被包括在第一金属-绝缘体-金属衬底中，所述第一金属-绝缘体-金属衬底包括所述第一金属层和第三金属层，所述第一金属层和第三金属层耦接在所述第一绝缘体层的相反两侧上。
9.根据权利要求6所述的半导体封装件，其中所述第二绝缘体层和所述第二金属层被包括在第二金属-绝缘体-金属衬底中，所述第二金属-绝缘体-金属衬底包括所述第二金属层和第四金属层，所述第二金属层和第四金属层耦接在所述第二绝缘体层的相反两侧上。
10.根据权利要求6所述的半导体封装件，其中所述第二金属层和第四金属层中的一者包括狭槽，所述狭槽被配置为减少所述半导体封装件的翘曲。
CN202011210389.4A 2019-11-05 2020-11-03 半导体封装件以及相关方法 Pending CN112786456A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/674,279 US11075090B2 (en) 2019-11-05 2019-11-05 Semiconductor packages and related methods
US16/674,279 2019-11-05

Publications (1)

Publication Number Publication Date
CN112786456A true CN112786456A (zh) 2021-05-11

Family

ID=75485482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011210389.4A Pending CN112786456A (zh) 2019-11-05 2020-11-03 半导体封装件以及相关方法

Country Status (3)

Country Link
US (2) US11075090B2 (zh)
CN (1) CN112786456A (zh)
DE (1) DE102020006530A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7463909B2 (ja) * 2020-08-25 2024-04-09 株式会社デンソー 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232151B1 (en) 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
JP4016271B2 (ja) 2003-03-26 2007-12-05 株式会社デンソー 両面冷却型半導体モジュール
US7851930B1 (en) * 2008-06-04 2010-12-14 Henkel Corporation Conductive adhesive compositions containing an alloy filler material for better dispense and thermal properties
US9947612B2 (en) * 2015-12-03 2018-04-17 Stmicroelectronics, Inc. Semiconductor device with frame having arms and related methods
US11024564B2 (en) * 2019-06-19 2021-06-01 Texas Instruments Incorporated Packaged electronic device with film isolated power stack

Also Published As

Publication number Publication date
US11075090B2 (en) 2021-07-27
US20210134606A1 (en) 2021-05-06
DE102020006530A1 (de) 2021-05-06
US20210320013A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
TWI485817B (zh) 微電子封裝及其散熱方法
US7061080B2 (en) Power module package having improved heat dissipating capability
US10283432B2 (en) Molded package with chip carrier comprising brazed electrically conductive layers
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
JP5442368B2 (ja) 直付リード線を備えるｉｃチップパッケージ
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
KR101493866B1 (ko) 전력 소자 패키지 및 그 제조 방법
KR101323978B1 (ko) 회로 다이의 패키징 방법 및 전자 디바이스
US20070241431A1 (en) Alternative flip chip in leaded molded package design and method for manufacture
JP2982126B2 (ja) 半導体装置およびその製造方法
US20210398882A1 (en) Semiconductor package including undermounted die with exposed backside metal
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
CN111244041A (zh) 包括两种不同导电材料的芯片接触元件的封装
JP3935381B2 (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
US11984424B2 (en) Semiconductor packages using package in package systems and related methods
JP5341339B2 (ja) 回路装置
US20210320013A1 (en) Semiconductor packages and related methods
JP3685659B2 (ja) 半導体装置の製造方法
US9153541B2 (en) Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same
US11646249B2 (en) Dual-side cooling semiconductor packages and related methods
CN111244061A (zh) 氮化镓设备的封装结构
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法
JP3614386B2 (ja) パワーｍｏｓｆｅｔ
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
JPH09213871A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination