JP2011091259A - 半導体モジュールおよびその製造方法 - Google Patents

半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2011091259A
JP2011091259A JP2009244497A JP2009244497A JP2011091259A JP 2011091259 A JP2011091259 A JP 2011091259A JP 2009244497 A JP2009244497 A JP 2009244497A JP 2009244497 A JP2009244497 A JP 2009244497A JP 2011091259 A JP2011091259 A JP 2011091259A
Authority
JP
Japan
Prior art keywords
insulating layer
lead frame
semiconductor module
resin
convex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009244497A
Other languages
English (en)
Other versions
JP5126201B2 (ja
Inventor
Hiroyuki Wado
弘幸 和戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009244497A priority Critical patent/JP5126201B2/ja
Publication of JP2011091259A publication Critical patent/JP2011091259A/ja
Application granted granted Critical
Publication of JP5126201B2 publication Critical patent/JP5126201B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Abstract

【課題】絶縁層の一面上にリードフレームを設け、そのリードフレームに回路素子を搭載し、絶縁層の他面を露出させるように、これらを樹脂でモールドしてなる半導体モジュールにおいて、当該半導体モジュールを絶縁層の他面側にて、グリースを介して筐体に接続する際に、より低い荷重でグリースを薄くできるようにする。
【解決手段】樹脂40から露出する絶縁層10の他面のうちリードフレーム(20)の素子搭載部21と同じ位置には、回路素子30、31の熱を放熱するための凸部11、51が設けられており、絶縁層10の他面において凸部11、51の周囲が凸部11、51よりも凹んだ凹部12、52とされている。
【選択図】図1

Description

本発明は、絶縁層の一面上にリードフレームを設け、そのリードフレームに回路素子を搭載し、絶縁層の他面を露出させるように、これらを樹脂でモールドしてなる半導体モジュール、および、そのような半導体モジュールの製造方法に関する。
従来より、この種の半導体モジュールとしては、特許文献1に記載のものが提案されている。このものは、電気絶縁性且つ熱伝導性を有する絶縁層と、その絶縁層の一面に設けられ、発熱する回路素子を搭載する素子搭載部を含む形状にパターニングされた金属製のリードフレームと、素子搭載部に搭載された回路素子と、絶縁層の一面側に設けられてリードフレームおよび回路素子を封止する樹脂とを備え、絶縁層の他面側を樹脂より露出させ当該他面側にて放熱を行うようにしたものである。
特に、特許文献1では、絶縁層として、溶射によるセラミック膜を用いており、この溶射を用いた方法は、成膜速度が高く、簡便であるという利点がある。そして、この特許文献1では、リードフレームのうち回路素子の搭載面とは反対側の面、および、この面と同一平面に位置する樹脂を覆うように絶縁層を成膜し、絶縁性を確保している。
特許第4023397号公報
上記したような半導体モジュールは、一般的に、樹脂より露出する放熱面である絶縁層の他面にて、シリコングリースや接着剤などを介して、筐体に設置される。そして、半導体モジュールの熱を当該筐体に放熱するようにしている。
このようにシリコングリースなどを用いる理由は、筐体の表面は凹凸などがあるので、グリースを用いず接触させた場合、微視的にみて放熱面と筐体との間に空隙が存在する状態となり、熱抵抗が高くなってしまうためである。そのため、モジュールと筐体との間に、液状のグリースなどを挿入し、放熱性を高める構造が採られるのである。
しかしながら、このシリコングリースの熱伝導率は一般的には数W/mKであり、さほど高いものではない。そのため、筐体表面の凹凸を吸収するようにしつつ、モジュールと筐体との間のシリコングリースの厚さを極力薄くする必要がある。
具体的には、半導体モジュールにおける放熱面にシリコングリースを塗付した後、筐体とモジュール間に荷重を印加することでシリコングリースを延ばす。それにより、余分なグリースをモジュールの外にはみ出させ、グリースの厚さが薄くなるようにする。
ここにおいて、従来の半導体モジュールでは、放熱面のサイズがたとえば数10mm角程度の小さいものであり、このようなモジュールでは、グリースを薄くするのに必要な荷重は低いものであった。しかし、最近では放熱面のサイズがたとえば50mm角以上である大型の半導体モジュールが求められており、効果的な放熱が可能となるまでグリースの厚さを薄くするためには、より高い荷重を掛ける必要があり、加工コストが増加するという問題があった。
本発明は、上記問題に鑑みてなされたものであり、絶縁層の一面上にリードフレームを設け、そのリードフレームに回路素子を搭載し、絶縁層の他面を露出させるように、これらを樹脂でモールドしてなる半導体モジュールにおいて、当該半導体モジュールを絶縁層の他面側にて、グリースを介して筐体に接続する際に、より低い荷重でグリースを薄くできるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明においては、回路素子(30、31)を搭載するリードフレーム(20)が絶縁層(10)の一面に設けられ、樹脂(40)から露出する絶縁層(10)の他面のうち素子搭載部(21)と同じ位置には、回路素子(30、31)の熱を放熱するための凸部(11、51)が設けられており、絶縁層(10)の他面において凸部(11、51)の周囲が凸部(11、51)よりも凹んだ凹部(12、52)とされていることを特徴としている。
それによれば、放熱が行われる絶縁層(10)の他面側において放熱が必要な回路素子(30、31)と同じ位置に、放熱用の凸部(11、51)を設け、その周囲を凹部(12、52)としているため、半導体モジュールを、グリースを介して筐体に接触させて放熱するようにした場合に、凸部(11、51)ではグリースが薄くなり、薄くなったことで余分なグリースは、その周囲の凹部(12、52)に入ることとなる。
従来のように放熱面の全体が平面である構造では、モジュールの外側に余分なグリースはみ出させる必要があり、大きな荷重が必要であったが、本発明によれば、放熱が必要な回路素子(30、31)と同じ位置に設けられた凸部(11、51)の周囲を凹部(12、52)とすることで、当該余分なグリースを凹部(12、52)に効果的にはみ出させることができるため、より低い荷重でグリースを薄くすることができる。
ここで、請求項2に記載の発明のように、請求項1に記載の半導体モジュールにおいては、凸部(51)の平面形状は、素子搭載部(21)と同一の平面形状であることが好ましい。
また、請求項3に記載の発明のように、請求項1または請求項2に記載の半導体モジュールにおいては、凸部(51)は、絶縁層(10)の他面に設けられた金属層(50)により形成されたものであり、凹部(52)は、当該金属層(50)の周囲に位置する絶縁層(10)の他面、又は金属層(50)を減厚することにより形成されたものにできる。
また、請求項4に記載の発明では、請求項1ないし3のいずれか1つに記載の半導体モジュールにおいて、回路素子(30、31)の熱を放熱するための凸部(51)を第1の凸部(51)としたとき、絶縁層(10)の他面のうちリードフレーム(20)における素子搭載部(21)以外の部分(22)と同じ位置には、第1の凸部(51)と同じ突出高さの第2の凸部(53)が設けられており、第2の凸部(53)は平面的に分割された複数の分割部(53a)の集合体よりなるものであって、個々の分割部(53a)における突出先端面の面積は第1の凸部(51)における突出先端面の面積よりも小さいものとされていることを特徴とする。
それによれば、第1の凸部(51)だけでなく、第2の凸部(53)を設けることで、筺体(K1)と半導体モジュールとの間で半導体モジュールを支持する支持部の数を多くすることができ、半導体モジュールの支持がより安定になる。また、第2の凸部(53)における個々の分割部(53a)の突出先端面の面積は、第1の凸部(51)における突出先端面の面積よりも小さいから、グリースを薄く広げるための荷重の増大化を抑制するという点で好ましい。
また、請求項5に記載の発明のように、請求項1に記載の半導体モジュールにおいては、絶縁層(10)の他面自身が凹凸形状をなす凹凸面とされることにより、凸部(11)および凹部(12)が形成されているものであってもよい。
この場合、請求項6に記載の発明のように、絶縁層(10)の一面に接触する樹脂(40)が絶縁層(10)の一面に接触するリードフレーム(20)よりも凹んでおり、絶縁層(10)の他面自身が当該樹脂(40)およびリードフレーム(20)による凹凸形状を承継した凹凸面とされることにより、凸部(11)および凹部(12)が形成されているものにできる。
さらに、請求項7に記載の発明のように、請求項6に記載の半導体モジュールにおいては、絶縁層(10)は溶射により形成されたセラミック膜であることが好ましい。絶縁層(10)を溶射により形成すれば、樹脂(40)に熱ダメージを与えることなく低温で絶縁層(10)を形成することができ、好ましい。
さらに、請求項8に記載の発明のように、請求項7に記載の半導体モジュールにおいては、樹脂(40)を、シリカよりなるフィラーが含有された樹脂材料により構成されたものとし、溶射により形成されたセラミック膜としての絶縁層(10)の内部の気孔が、シリカ系の化合物を含む封孔剤により埋められていることが好ましい。
それによれば、シリカよりなるフィラーが含有された樹脂(40)に対して、絶縁層(10)をとシリカ系の化合物を含むものとすることで、絶縁層(10)および樹脂(40)の両者ともにシリカ系の成分を含むものとなるから、当該両者の密着性が優れたものとなり、熱衝撃等による当該両者の剥離も抑制することが可能となる。
ここで、請求項9に記載の発明のように、請求項8に記載の半導体モジュールにおけるシリカ系の化合物としては、アルコキシシラン化合物を採用できる。
また、請求項10に記載の発明は、絶縁層(10)と、絶縁層(10)の一面に設けられ回路素子(30、31)を搭載する素子搭載部(21)を含む形状にパターニングされたリードフレーム(20)とを備え、素子搭載部(21)に回路素子(30、31)が搭載されており、絶縁層(10)の一面側では、リードフレーム(20)および回路素子(30、31)が樹脂(40)によって封止されており、絶縁層(10)の他面側は樹脂(40)より露出し当該他面側にて放熱を行うようになっており、
絶縁層(10)の他面のうち素子搭載部(21)と同じ位置には、回路素子(30、31)の熱を放熱するための凸部(11)が設けられており、絶縁層(10)の他面において凸部(11)の周囲が凸部(11)よりも凹んだ凹部(12)とされており、
絶縁層(10)の一面に接触する樹脂(40)が絶縁層(10)の一面に接触するリードフレーム(20)よりも凹んでおり、絶縁層(10)の他面自身が当該樹脂(40)およびリードフレーム(20)による凹凸形状を承継した凹凸面とされることにより、凸部(11)および凹部(12)が形成されている半導体モジュールを製造する半導体モジュールの製造方法であり、さらに、以下の各工程を含むものである。
・素子搭載部(21)を含む形状にパターニングされたリードフレーム(20)を形成し、素子搭載部(21)に回路素子(30、31)を搭載し、リードフレーム(20)および回路素子(30、31)を樹脂(40)によって封止する工程。
・その後、樹脂(40)およびリードフレーム(20)のうち絶縁層(10)の一面側に位置する部位に対して、ショットブラスト処理を行うことにより、リードフレーム(20)における当該処理面および樹脂(40)における当該処理面を粗化するとともに、リードフレーム(20)の当該処理面よりも樹脂(40)の当該処理面の方が凹んだものとする工程。
・その後、リードフレーム(20)における当該処理面および樹脂(40)における当該処理面に対して、絶縁層(10)を形成する工程。本発明の製造方法は、これら各工程を含むものである。それによれば、上記請求項6に記載したような構成を有する半導体モジュールを適切に製造することができる。
また、請求項11に記載の発明では、請求項10に記載の半導体モジュールの製造方法において、絶縁層(10)は溶射により形成されたセラミック膜として形成することを特徴としている。
このように絶縁層(10)を溶射により形成すれば、上述したように、樹脂(40)に熱ダメージを与えることなく低温で絶縁層(10)を形成することができ、好ましい。
さらに、請求項12に記載の発明では、請求項11に記載の半導体モジュールの製造方法において、樹脂(40)を、シリカよりなるフィラーが含有された樹脂材料により形成し、溶射により形成されたセラミック膜としての絶縁層(10)に、シリカ系の化合物を含む封孔剤を浸透させ、当該絶縁層(10)の内部の気孔を前記封孔剤により埋めるようにしたことを特徴としている。
それによれば、上述したように、絶縁層(10)および樹脂(40)の両者ともにシリカ系の成分を含むものとなり、当該両者の密着性が優れ、熱衝撃等による当該両者の剥離の抑制が可能となる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
(a)は本発明の第1実施形態に係る半導体モジュールの概略断面図であり、(b)は(a)中の半導体モジュールと筐体との界面部分の拡大図である。 第1実施形態に係る半導体モジュールの製造方法を示す工程図である。 本発明の第2実施形態に係る半導体モジュールの概略断面図である。 第2実施形態に係る半導体モジュールの製造方法を示す工程図である。 第2実施形態の他の例としての半導体モジュールの要部を示す概略断面図である。 本発明の他の実施形態に係る半導体モジュールの要部を示す概略断面図である。 本発明の他の実施形態に係る半導体モジュールの要部を示す概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1(a)は本発明の第1実施形態に係る半導体モジュールS1の概略断面構成を示す図であり、図1(b)は(a)中の半導体モジュールS1と筐体K1との界面部分を拡大して示す図である。ここでは、半導体モジュールS1は筺体K1上に搭載された状態で示されている。
本実施形態の半導体モジュールS1は、大きくは、絶縁層10と、絶縁層10の一面に設けられた金属製のリードフレーム20と、絶縁層10の一面側にてリードフレーム20上に搭載された回路素子30、31と、絶縁層の一面側にてリードフレーム20および回路素子30、31を封止する樹脂40とを備えて構成されている。
本実施形態の半導体モジュールS1では、絶縁層10の一面(図1(a)中の上面)にリードフレーム20が貼り付けられ、絶縁層10の他面(図1(a)中の下面)に、金属層50が貼り付けられてなる3層構造の積層基板が構成されている。なお、この金属層50の詳細については後述する。
絶縁層10としては、電気絶縁性且つ熱伝導性を有する絶縁材料よりなるものであればよく、たとえばAlN(窒化アルミニウム)やアルミナやSiN(窒化シリコン)などが挙げられる。また、リードフレーム20および金属層50としては、銅やアルミニウムおよびそれらの合金などの金属材料よりなるものが挙げられる。
ここでは当該積層基板は、AlNの板よりなる絶縁層10の一面に銅箔よりなるリードフレーム20、他面に銅箔よりなる金属層50がそれぞれ、ろう付けなどにより貼り付けられた銅/AlN/銅の積層構成とされている。そして、各層10、20、50の厚さは、たとえば、リードフレーム20および金属層50がそれぞれ、0.3mm、絶縁層10が0.8mmである。
また、絶縁層10の一面に設けられたリードフレーム20は、絶縁層10の一面上にて、素子搭載部21を含む形状、つまり、素子搭載部21とそれ以外の部位22とからなる形状に、平面的にパターニングされている。
この素子搭載部21は、駆動時に発熱する回路素子30、31を搭載するものであり、回路素子30、31は、はんだや導電性接着剤などの図示しないダイボンド材を介して素子搭載部21上に接続されている。また、本実施形態では、リードフレーム20のうち素子搭載部21と分離された素子搭載部21以外の部位22は、回路素子30、31や外部接続用端子60が接続される電極部22として構成されている。
ここで、回路素子30、31は駆動時に発熱するものであり、パワートランジスタなどが挙げられる。限定するものではないが、図1(a)に示される例では、図中の右側の回路素子30が、□10mmで厚さ0.2mmの正方形板状をなすパワー素子30であり、図中の左側の回路素子31が、□8mmで厚さ0.15mmの正方形板状をなす駆動用IC31である。
そして、各回路素子30、31は、それぞれワイヤボンディングなどにより形成されたアルミニウムや金などよりなるワイヤ32を介して、電極部22に電気的に接続されている。なお、各回路素子30、31と電極部22との電気的接続はワイヤ32以外のものであってもよい。また、図1に示されるように、電極部22には、銅などの導電性金属などよりなる外部接続用端子60が電気的に接続されているが、この外部接続用端子60は外部と電気的な接続が行われるものである。
そして、各回路素子30、31はワイヤ32および電極部22を介して互いに電気的に接続されて回路を構成するとともに、外部接続用端子60を介して外部と電気的に接続されるようになっている。そして、絶縁層10の一面側では、リードフレーム20および回路素子30、31、さらにはワイヤ32および外部接続用端子60が、樹脂40によって包み込まれるように封止されている。
この樹脂40としては、一般的なモールド材料が採用できるが、ここでは、リードフレーム20を構成する銅と熱膨張係数を近づけるために、シリカよりなるフィラーが含有されたエポキシ樹脂などの樹脂材料よりなるものであり、たとえば、その熱膨張係数は14ppm/℃程度である。そして、このような樹脂40は、たとえば金型を用いたトランスファーモールド法などにより成形される。
ここで、外部接続用端子60の一部は、外部との接続を行うために、樹脂40より突出し外部に露出している。また、図1に示されるように、絶縁層10の他面側は樹脂40で被覆されずに樹脂40より露出している。これは、回路素子30、31から発生する熱を、この絶縁層10の他面側にて放熱するためである。
具体的には、本半導体モジュールS1は、図1に示されるように、アルミニウムや銅などの熱伝導性に優れた材料よりなる筺体K1に搭載されて使用される。ここで、上述したように、筐体K1の表面の凹凸を吸収して熱抵抗を低減するために、絶縁層10の他面側と筺体K1との間にシリコングリースなどよりなるグリースK2を介在させている。これにより、回路素子30、31の熱は、絶縁層10の他面側から筺体K1に放熱される。
ここにおいて、本実施形態の半導体モジュールS1では、絶縁層10の他面に設けられている金属層50も平面的にパターニングされており、絶縁層10の他面においては金属層10の存在する部分を凸とし、金属層10が存在しない部分を凹とする凹凸形状が形成されている。
具体的には、図1に示されるように、絶縁層10の他面のうち素子搭載部21と同じ位置には、回路素子30、31の熱を放熱するための第1の凸部51が設けられている。そして、絶縁層10の他面において第1の凸部51の周囲は、当該第1の凸部51よりも凹んだ凹部52とされている。
この第1の凸部51の平面形状は、絶縁層10の一面および他面の法線方向から視て、素子搭載部21と同一の平面形状であることが好ましいが、第1の凸部51の方が素子搭載部21よりも若干大きいものであってもよいし、若干小さいものであってもよい。
たとえば、素子搭載部21の平面形状が矩形ならば、第1の凸部51の平面形状は、これと同一サイズ・同一形状の矩形であるか、または、一回り大きい、もしくは、一回り小さい矩形とすることができる。
なお、本実施形態では、素子搭載部21と電極部22とが分離している場合は、回路素子と電極部22とはワイヤ32にて導通するが、たとえば回路素子30として縦型に電流を流すようなIGBT素子などを用いる場合は、素子搭載部21は電極となり、電極部22とは繋がっている。このような場合でも、回路素子下で放熱に寄与する実効的な領域を素子搭載部21とし、電極部22と接続されている部分も含めて凸部51を形成することで同様な効果を得ることができる。
さらに、本実施形態では、絶縁層10の他面のうちリードフレーム20における素子搭載部21以外の部分と同じ位置、すなわちリードフレーム20における電極部22と同じ位置には、第1の凸部51と同じ突出高さの第2の凸部53が設けられている。この第2の凸部53も上記金属層50の存在する凸部分として構成されるものである。
そして、この第2の凸部53は、平面的に分割された複数の分割部53aの集合体よりなる。そして、本実施形態では、個々の分割部53aにおける突出先端面の面積を、第1の凸部51における突出先端面の面積よりも小さいものとしている。
ここで、第1の凸部51における突出先端面、分割部53aにおける突出先端面は、それぞれグリースK2を介して筺体K1に接触する面であり、その形状は、実質的に第1の凸部51の平面形状、分割部53aの平面形状と同一である。
たとえば、この第1の凸部51における突出先端面が矩形であり、第2の凸部53は複数の分離された平面矩形状の分割部53aの集合体である場合、個々の分割部53aにおける当該矩形の面積を、第1の凸部51における当該矩形の面積よりも小さくするようにしている。
このように、本実施形態では、凸部51、53は、絶縁層10の他面に設けられた金属層50により形成されたものであり、その凸部51、53以外の凹部52は、当該金属層50の周囲に位置する絶縁層10の他面により形成されたものとしている。
そして、本実施形態によれば、放熱が行われる絶縁層10の他面側において放熱が必要な回路素子30、31と同じ位置に、放熱用の第1の凸部51を設け、その周囲を凹部52としているため、図1(b)に示されるように、半導体モジュールS1を、グリースK2を介して筐体K1に接触させて放熱するようにした場合に、第1の凸部51ではグリースK2が薄くなり、薄くなったことで余分なグリースK2は、その周囲の凹部52に入ることとなる。
ここで、従来のように放熱面の全体が平面である構造では、グリースを薄くするためにはモジュールの外側に余分なグリースはみ出させる必要があり、大きな荷重が必要であった。しかし、本実施形態によれば、放熱が必要な回路素子30、31と同じ位置に設けられた第1の凸部51の周囲を凹部52とすることで、当該余分なグリースK2を凹部52に効果的にはみ出させることができるため、より低い荷重でグリースK2を薄くすることができる。
また、本実施形態においては、絶縁層10の他面のうち素子搭載部21と同じ位置に回路素子30、31の放熱用の第1の凸部51を設けただけで、第2の凸部53は無い構成であってもよい。
しかし、この場合、筺体K1上における半導体モジュールS1の支持が安定しない可能性がある。つまり、筺体K1におけるモジュール搭載面に対して半導体モジュールS1が傾いて搭載され、絶縁層10の他面と筺体K1におけるモジュール搭載面との平行度が確保されない可能性がある。
その点、第1の凸部51だけでなく、リードフレーム20のうち素子搭載部21以外の部位である電極部22においても、これ対応して第2の凸部53を設ければ、筺体K1と半導体モジュールS1との間で半導体モジュールS1を支持する支持部の数を多くすることができ、半導体モジュールS1の支持がより安定になる。
また、第2の凸部53の突出先端面の面積が、第1の凸部51における突出先端面の面積よりも大きいものであると、凸部53の面積が支配的になり、グリースK2を薄く広げるための荷重が非常に大きくなる可能性がある。
その点、本実施形態では、第2の凸部53をさらに細分化し、第2の凸部53を平面的に分割された分割部53aの集合体とし、個々の分割部53aの突出先端面の面積を、第1の凸部51における突出先端面の面積よりも小さいものとしているから、上記荷重の増大化の抑制が図れるという利点がある。もちろん、上記荷重を適切な範囲にとどめることができるならば、第2の凸部53は分割されずに、たとえば電極部22と同一の平面形状をなす単一のものであってもよい。
また、上述したように、第1の凸部51の平面形状は、素子搭載部21と同一の平面形状であるが、第1の凸部51の方が素子搭載部21よりも若干大きいものであってもよい。この場合、上記グリースK2を薄く広げるための荷重があまり大きくならない程度に第1の凸部51を大きくすることによって、その放熱面積が大きくなり、放熱性の向上が期待できる。
一方、第1の凸部51を素子搭載部21よりも若干小さいものとする場合には、放熱効果が多少減少するものの、上記グリースK2を薄く広げるための荷重を低くするという点では、効果的である。
次に、本実施形態の半導体モジュールS1の製造方法について述べておく。図2は、本製造方法を示す工程図であり、各ワークを断面的に示したものである。
まず、絶縁層10の一面にリードフレーム20となる金属箔、他面に金属層50となる金属箔が、それぞれろう付けなどにより接合された積層基板を用意する。たとえば、厚さ0.3mmの銅箔、厚さ0.8mmのAlN板、厚さ0.3mmの銅箔よりなる3層の積層基板を用意する。
その後、図2(a)に示されるように、リードフレーム20となる金属箔の表面に、素子搭載部21および電極部22を作るためのパターンを有するレジストを形成し、続いて、エッチング液にてエッチング処理する。それにより、素子搭載部21および電極部22を有するリードフレーム20を形成する。
次に、図2(b)に示されるように、積層基板の反対面側の金属層50となる金属箔についても、上記凸部51、53および凹部52を作るためのパターンを有するレジストを形成し、続いて、エッチング液にてエッチング処理する。それにより、上記凸部51、53の形状を有する金属層50を形成する。
次に、図2(c)に示されるように、リードフレーム20における素子搭載部21上にパワー素子30、駆動IC31を、電極部22上に外部接続用端子60をそれぞれ、図示しないはんだを介して搭載する。ここで、当該はんだとしては、たとえばSn−Cu系のはんだ材料を用いる。そして、はんだ中のボイド率を軽減するため、真空リフロー槽を用いて、はんだ接合する。また、リードフレーム20上にて必要部分にワイヤボンディングを行う。
そして、図2(d)に示されるように、このものを樹脂40により封止する。こうして、本実施形態の半導体モジュールS1ができあがる。以上が、本実施形態の半導体モジュールS1の製造方法である。
(第2実施形態)
図3は、本発明の第2実施形態に係る半導体モジュールS2の概略断面構成を示す図である。以下、本実施形態では、上記第1実施形態と比較しながら、主として上記第1実施形態との相違点を中心に述べることとする。
まず、本実施形態の半導体モジュールS2のうち上記第1実施形態と同様の部分について述べておく。図3に示されるように、上記第1実施形態と同様に、絶縁層10と、絶縁層10の一面に設けられ素子搭載部21を含む形状にパターニングされたリードフレーム20とを備え、素子搭載部21に回路素子30、31を搭載している。
また、リードフレーム20のうち電極部22と回路素子30、31とはワイヤ32により結線され電気的に接続されている。なお、図3に示されるように、本実施形態では、外部接続用端子60は電極部22と一体化したものであるが、上記図1に示されるように、これら両者22、60は、はんだなどで接合された別体のものであってもよい。
また、絶縁層10の一面側では、リードフレーム20、回路素子30、31、ワイヤ32、外部接続用端子60の一部が、樹脂40によって封止されており、絶縁層10の他面側は樹脂40より露出し当該他面側にて放熱を行うようにしている。
そして、上記第1実施形態と同様に、絶縁層10の他面のうち素子搭載部21と同じ位置には、回路素子30、31の熱を放熱するための第1の凸部11が設けられており、絶縁層10の他面において第1の凸部11の周囲が第1の凸部11よりも凹んだ凹部12とされている。
そして、図示しないが、この場合も上記図1と同様に、絶縁層10の他面と筐体における平坦なモジュール搭載面との間に、グリースを介して、半導体モジュールS2を筐体上に搭載する。
次に、本実施形態の半導体モジュールS2における上記第1実施形態との相違点を述べる。本実施形態においては、絶縁層10の他面には、上記図1のような金属層を設けることなく、この絶縁層10の他面自身を、凹凸形状をなす凹凸面としている。そして、それにより、絶縁層10の他面における回路素子30、31の放熱用の第1の凸部11、および、その周囲の凹部12を形成している。
また、本実施形態においても、筐体上における半導体モジュールS2の支持の安定化のために、絶縁層10の他面のうちリードフレーム20における電極部22と同じ位置に、第1の凸部11と同じ突出高さの第2の凸部13を設けている。しかし、本実施形態では、この第2の凸部13も、上記金属層ではなく、凹凸面とされている絶縁層10の他面自身の凸部として構成されている。
この絶縁層10は、リードフレーム20における回路素子30、31側とは反対側から、当該リードフレーム20およびリードフレーム20間にて露出する樹脂40を被覆するように、溶射にて成膜されたものである。そして、絶縁層10の他面自身の凹凸形状は、その下地のリードフレーム20および樹脂40の形状を承継したものである。
具体的には、図3に示されるように、絶縁層10の一面に接触する樹脂40が絶縁層10の一面に接触するリードフレーム20よりも凹んでいる。つまり、絶縁層10の一面と樹脂40およびリードフレーム20との界面は、樹脂およびリードフレームにより形成される凹凸形状の面とされている。
そのため、この凹凸形状の面に成膜された絶縁層10の他面も、当該凹凸形状を承継して凹凸形状をなす面、すなわち、当該凹凸形状における段差形状および平面形状をそのまま承継した凹凸面とされている。そして、この凹凸面である絶縁層10の他面自身の凸部および凹部によって、凸部11、13および凹部13が構成されているのである。
ここで、本実施形態の絶縁層10は、溶射により形成されたセラミック膜であるが、ここでは、アルミナ膜よりなる。溶射法は、材料を加熱・溶解し、被着体に吹き付け皮膜を形成する表面処理法である。この溶射法は、成膜速度が高く、一方、成膜時の温度が150℃以下であるため、樹脂40を劣化させることなく、成膜を行うことができ、工程の簡便化・低コスト化を実現できる。
また、本実施形態の樹脂40も、シリカよりなるフィラーが含有された樹脂材料により構成されたものであるが、本実施形態では、さらに、溶射により形成されたセラミック膜としての絶縁層10の内部の気孔が、シリカ系の化合物を含む封孔剤により埋められていることが好ましい。このシリカ系の化合物としては、具体的にはアルコキシシラン化合物などが挙げられる。
次に、本実施形態の半導体モジュールS2の製造方法について述べておく。図4は、本製造方法を示す工程図であり、各ワークを断面的に示したものである。
まず、図4(a)に示されるように、銅板などをエッチングやプレスなどによりパターニングすることによって、素子搭載部21を含む形状にパターニングされたリードフレーム20を形成する。ここではリードフレーム20は、素子搭載部21、電極部22および外部接続用端子60がパターニングや折り曲げ加工などにより形成されたものとする。
そして、図4(a)に示されるように、素子搭載部21に回路素子30、31を搭載する。ここでは、リードフレーム20における素子搭載部21上にパワー素子30、駆動IC31を、図示しないはんだを介して搭載する。
当該はんだとしては、たとえばSn−Cu系のはんだ材料を用い、上記同様、はんだ中のボイド率を軽減するため、真空リフロー槽を用いて、はんだ接合する。また、リードフレーム20上にて必要部分にワイヤボンディングを行う。
そして、図4(b)に示されるように、絶縁層10の一面側にて、リードフレーム20および回路素子30、31、さらには、ワイヤ32、外部接続用端子60の一部を、樹脂40によって封止する。
ここでは、リードフレーム20における回路素子搭載面とは、反対側の面が露出するように封止を行う。その際、リードフレーム20を構成する銅の熱膨張係数に近づけるように、樹脂40としてはシリカ材を含ませたエポキシ樹脂、たとえば熱膨張係数が14ppm程度のものを用いるのがよい。
次に、図4(c)に示されるように、樹脂40およびリードフレーム20のうち絶縁層10の一面側に位置する部位に対して、ショットブラスト処理を行う。つまり、リードフレーム20が露出している樹脂40の面側にて、リードフレーム20の当該露出部分および樹脂40に対して、ショットブラスト処理を行う。
ここで、ショットブラストとは、金属やセラミックなどよりなる投射材と呼ばれる粒体(いわゆるブラスト粒)を被着体に衝突させ、処理面の粗化や汚れ除去などを行うものである。
本製造方法では、後工程にて溶射により絶縁層10を形成するが、溶射により形成される膜は一般的に、化学的な接着力は無く、機械的なアンカー効果を発揮するための凹凸を下地に形成して密着強度を得ることが必要である。そのため、このショットブラスト処理を実施し、リードフレーム20にミクロ的な凹凸を形成するのである。
このとき、樹脂40はリードフレーム20よりもエッチングレートが早いため、リードフレーム20間に位置する樹脂40は、リードフレーム20よりも深くエッチングされ、凹部となる。
このようにして、本製造方法では、上記ショットブラスト処理により、リードフレーム20における当該処理面および樹脂40における当該処理面を粗化するとともに、リードフレーム20の当該処理面よりも樹脂40の当該処理面の方が凹んだものとされる。
その後、本製造方法では、図4(d)に示されるように、リードフレーム20における上記ショットブラストの処理面および樹脂40における同処理面に対して、これら処理面を被覆するように、溶射により絶縁層10を形成する。
ここでは、絶縁層10としては、アルミナ粉末を用いたプラズマ溶射法にてアルミナ膜を0.15mmの厚さに形成する。こうして、絶縁層10が完成するが、本実施形態では、さらに、この溶射により形成されたセラミック膜としての絶縁層10に、シリカ系の化合物を含む封孔剤を浸透させ、当該絶縁層10の内部の気孔を封孔剤により埋める工程、すなわち、封孔剤処理工程を行う。
この封孔剤処理工程を行うのは、溶射は成膜速度が大きく簡便な成膜方法ではあるが、成膜されたセラミック膜の内部には、多数の気泡などが存在するため、もれ電流が多く、このままでは絶縁性が悪い状況となりやすいことによる。
具体的には、封孔剤処理工程では、常温にて、アルコキシシラン化合物を用いた無機シリカ系の封孔剤を、溶射により形成された絶縁層10の表面に対してスプレーや刷毛などにより塗付する。アルコキシシラン化合物は、非常に表面張力が低いことから、絶縁層10の内部まで浸透する。
その後、200℃にて熱処理することで封孔剤を硬化させる。このような封孔剤を用いることで、絶縁層10の内部の気孔が激減し、もれ電流が抑制され、絶縁性を飛躍的に高めることができる。こうして、本実施形態の半導体モジュールS2ができあがる。以上が、本実施形態の半導体モジュールS2の製造方法である。
ところで、本実施形態によっても、放熱が行われる絶縁層10の他面側において放熱が必要な回路素子30、31と同じ位置に、放熱用の第1の凸部11を設け、その周囲を凹部12としているため、半導体モジュールS2を、グリースを介して筐体に接触させて放熱するようにした場合に、より低い荷重でグリースを薄くすることができる。
また、本実施形態においても、絶縁層10の他面のうち素子搭載部21と同じ位置に回路素子30、31の放熱用の第1の凸部11を設けただけで、第2の凸部13は無い構成であってもよいが、好ましい形態として第2の凸部13を設けることで、半導体モジュールS2の支持がより安定になる。
また、上記製造方法における封孔剤処理においては、封孔剤として用いられるアルコキシシラン化合物の熱伝導率が低いため、封孔剤を絶縁層10の内部だけに浸透させることが望ましい。
しかしながら、溶射により形成される絶縁層10の膜厚ばらつきなどを考慮すると、封孔剤は多めに塗付する必要がある。そのため、仮に絶縁層10の他面が平坦面であると、絶縁層10の内部だけでなく、その他面上にも封孔剤が厚く形成されてしまい、放熱性の低下を招く可能性がある。
このような問題に対して、本実施形態では、絶縁層10の他面を上記凸部11、13および凹部12を有する凹凸面とすることで、上記可能性を排除するようにしている。つまり、用いられる封孔剤は極めて表面張力が低く浸透性が高いことから、絶縁層10の他面の凸部11、13の先端面に付いた余分な封孔剤は、その周囲の凹部12に集まるため、余分な封孔剤が除去され、放熱性を高めることが可能となる。
また、溶射により形成されたセラミック膜としての絶縁層10に対して上記封孔剤処理を行うことは、上述した気泡を埋めてもれ電流を軽減するという効果以外にも、次に述べるような効果も発生させる。
上述したように、樹脂40は、エポキシ樹脂などにシリカ材を混入した樹脂材料を用いることにより、リードフレーム20を構成する銅に対して熱膨張係数を近づけるのが一般的である。そして、このような樹脂40上に、溶射によるセラミック膜としての絶縁層10を形成するためには、上述のように、ショットブラスト処理により表面に凹凸を形成し、機械的な密着力を持たせるようにする。
しかし、樹脂40は、リードフレーム20とは異なり、延性材料ではないことから、ショットブラストによる凹凸形状が付きづらく、絶縁層10との密着力が弱いという問題がある。そのため、たとえば車載環境などの厳しい温度環境では、モジュールの端部などにおいて、樹脂40上の絶縁層10が、その端から剥がれ、絶縁特性を劣化させるという問題がある。
これに対して、本実施形態のように、アルコキシシラン化合物を用いたシリカ系の封孔剤を絶縁層10に浸透させれば、絶縁層10および樹脂40の両者ともにシリカ系の成分を含むものとなるから、互いのシリカ成分が効果的に接合して両者の密着性が優れたものとなる。そのため、本実施形態によれば、熱衝撃等による樹脂40と絶縁層10との剥離を防止し、冷熱ストレスを大幅に向上させることができる。
なお、本実施形態における溶射により形成されたセラミック膜よりなる絶縁層10として、アルミナ膜を例に挙げたが、これに限定されるものではなく、絶縁膜として機能するものであればよい。たとえば、その他の絶縁層10の例として、窒化アルミニウム(AlN)、窒化シリコン(SiN)、マグネシアスピネル(Al・MgO)などが挙げられる。
また、本実施形態における絶縁層10の形成方法として、溶射法を例に挙げたが、これに限定されるものではなく、その他には、たとえばAD(エアロゾルデポジション)法など、樹脂を劣化させることなく、形成できるものであれば何でもよい。
また、封孔剤としては、極めて表面張力が低く且つ浸透性に優れたアルコキシシラン化合物の例を挙げたが、溶射により形成されたセラミック膜としての絶縁層10の内部の気泡を埋めるものであれば何でもよい。
さらに上述した絶縁層10と樹脂40との剥離防止のために、好適には、封孔剤としては樹脂40との密着性が高い材料が望ましい。例えば、樹脂40がシリカ球を内在した樹脂よりなるものであれば、シリカ球と密着力の高い材料を封孔剤として用いることが好ましい。
また、図5は、本第2実施形態の他の例としての半導体モジュールの要部を示す概略断面図である。ここでは、リードフレーム20の断面形状を半導体モジュールの外側から内部に向かって拡がる台形状となるように、リードフレーム20の側面をテーパ面としている。このようなテーパ面を付けることで、絶縁層10を成膜する際にリードフレーム20の側面に絶縁層10が形成しやすくなり、好ましい。
さらに、ショットブラスト処理により形成される樹脂40の凹部の深さについては、電気的な絶縁性の問題から、リードフレーム20の厚さよりも浅くすることが好ましい。これは、リードフレーム20の厚さよりも深くすると、リードフレーム20と樹脂40と境界部で、樹脂40の所でテーパではなく、垂直形状になってしまうことから、絶縁膜10を形成しにくくなるためである。
(他の実施形態)
図6は、本発明の他の実施形態に係る半導体モジュールの要部としての絶縁層10およびリードフレーム20の概略断面構成を示す図である。この図6の場合、上記第2実施形態と同様に、積層基板はリードフレーム20と絶縁層10との2層構造である。
この場合も、絶縁層10の他面には、上記図1のような金属層を設けることなく、絶縁層10の他面自身を、凹凸形状をなす凹凸面とすることにより、回路素子30、31の放熱用の凸部11、および、その周囲の凹部12を形成している。ただし、ここでは、エッチングなどにより凹凸形状とすることで絶縁層10の他面を凹凸面としている。
図7は、本発明の他の実施形態に係る半導体モジュールの要部としての絶縁層10、リードフレーム20、金属層50の概略断面構成を示す図である。この図7の場合、上記第1実施形態と同様に、積層基板はリードフレーム20と絶縁層10と金属層50の3層構造である。
この場合、具体的には、絶縁層10を絶縁フィルムより構成し、これに銅箔よりなる金属層50を貼り付けたものを、さらにリードフレーム20に貼り付けた構成とすることができる。そして、この場合は、金属層50の面をエッチングなどによって凹凸面とすることで、上記同様に凸部51、53および凹部52を形成している。このように、凸部51は、絶縁層10の他面に設けられた金属層50により形成されたものであり、凹部52は、当該金属層50を減厚することにより形成されたものとしてもよい。
また、樹脂40から露出する絶縁層10の他面のうち素子搭載部21と同じ位置に凸部11、51が設けられ、絶縁層10の他面において凸部11、51の周囲が凹部12、52とされているものであればよく、当該凸部や凹部の構成は上記各実施形態に限定されるものではない。
また、リードフレーム20は素子搭載部21を含む形状にパターニングされたものであり、上記各実施形態では、リードフレーム20における素子搭載部21以外の部位としては電極部22を示したが、特に電極部22に限定されるものではなく、それ以外の部位であってもよい。たとえば、ほとんど発熱しないような部品を搭載する部分などであってもよい。
10 絶縁層
11、51 第1の凸部
20 リードフレーム
21 素子搭載部
22 リードフレームにおける素子搭載部以外の部分としての電極部
30 回路素子としてのパワー素子
31 回路素子としての駆動IC
40 樹脂
50 金属層
12、52 凹部
53 第2の凸部
53a 分割部

Claims (12)

  1. 電気絶縁性且つ熱伝導性を有する絶縁層(10)と、
    前記絶縁層(10)の一面に設けられた金属製のリードフレーム(20)とを備え、
    前記リードフレーム(20)は、発熱する回路素子(30、31)を搭載する素子搭載部(21)を含む形状にパターニングされたものであり、
    前記素子搭載部(21)に前記回路素子(30、31)が搭載されており、
    前記絶縁層(10)の一面側では、前記リードフレーム(20)および前記回路素子(30、31)が樹脂(40)によって封止されており、
    前記絶縁層(10)の他面側は前記樹脂(40)より露出し当該他面側にて放熱を行うようにした半導体モジュールにおいて、
    前記絶縁層(10)の他面のうち前記素子搭載部(21)と同じ位置には、前記回路素子(30、31)の熱を放熱するための凸部(11、51)が設けられており、前記絶縁層(10)の他面において前記凸部(11、51)の周囲が前記凸部(11、51)よりも凹んだ凹部(12、52)とされていることを特徴とする半導体モジュール。
  2. 前記凸部(51)の平面形状は、前記素子搭載部(21)と同一の平面形状であることを特徴とする請求項1に記載の半導体モジュール。
  3. 前記凸部(51)は、前記絶縁層(10)の他面に設けられた金属層(50)により形成されたものであり、前記凹部(52)は、当該金属層(50)の周囲に位置する前記絶縁層(10)の他面、又は金属層(50)を減厚することにより形成されたものであることを特徴とする請求項1または2に記載の半導体モジュール。
  4. 前記回路素子(30、31)の熱を放熱するための前記凸部(51)を第1の凸部(51)としたとき、
    前記絶縁層(10)の他面のうち前記リードフレーム(20)における前記素子搭載部(21)以外の部分(22)と同じ位置には、前記第1の凸部(51)と同じ突出高さの第2の凸部(53)が設けられており、
    前記第2の凸部(53)は平面的に分割された複数の分割部(53a)の集合体よりなるものであって、個々の前記分割部(53a)における突出先端面の面積は前記第1の凸部(51)における突出先端面の面積よりも小さいものとされていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体モジュール。
  5. 前記絶縁層(10)の他面自身が凹凸形状をなす凹凸面とされることにより、前記凸部(11)および前記凹部(12)が形成されていることを特徴とする請求項1に記載の半導体モジュール。
  6. 前記絶縁層(10)の一面に接触する前記樹脂(40)が前記絶縁層(10)の一面に接触する前記リードフレーム(20)よりも凹んでおり、
    前記絶縁層(10)の他面自身が当該樹脂(40)およびリードフレーム(20)による凹凸形状を承継した凹凸面とされることにより、前記凸部(11)および前記凹部(12)が形成されていることを特徴とする請求項5に記載の半導体モジュール。
  7. 前記絶縁層(10)は溶射により形成されたセラミック膜であることを特徴とする請求項6に記載の半導体モジュール。
  8. 前記樹脂(40)は、シリカよりなるフィラーが含有された樹脂材料により構成されたものであり、
    前記溶射により形成されたセラミック膜としての前記絶縁層(10)の内部の気孔が、シリカ系の化合物を含む封孔剤により埋められていることを特徴とする請求項7に記載の半導体モジュール。
  9. 前記シリカ系の化合物は、アルコキシシラン化合物であることを特徴とする請求項8に記載の半導体モジュール。
  10. 電気絶縁性且つ熱伝導性を有する絶縁層(10)と、
    前記絶縁層(10)の一面に設けられた金属製のリードフレーム(20)とを備え、
    前記リードフレーム(20)は、発熱する回路素子(30、31)を搭載する素子搭載部(21)を含む形状にパターニングされたものであり、
    前記素子搭載部(21)に前記回路素子(30、31)が搭載されており、
    前記絶縁層(10)の一面側では、前記リードフレーム(20)および前記回路素子(30、31)が樹脂(40)によって封止されており、
    前記絶縁層(10)の他面側は前記樹脂(40)より露出し当該他面側にて放熱を行うようになっており、
    前記絶縁層(10)の他面のうち前記素子搭載部(21)と同じ位置には、前記回路素子(30、31)の熱を放熱するための凸部(11)が設けられており、前記絶縁層(10)の他面において前記凸部(11)の周囲が前記凸部(11)よりも凹んだ凹部(12)とされており、
    前記絶縁層(10)の一面に接触する前記樹脂(40)が前記絶縁層(10)の一面に接触する前記リードフレーム(20)よりも凹んでおり、
    前記絶縁層(10)の他面自身が当該樹脂(40)およびリードフレーム(20)による凹凸形状を承継した凹凸面とされることにより、前記凸部(11)および前記凹部(12)が形成されている半導体モジュールを製造する半導体モジュールの製造方法であって、
    前記素子搭載部(21)を含む形状にパターニングされたリードフレーム(20)を形成し、
    前記素子搭載部(21)に前記回路素子(30、31)を搭載し、前記リードフレーム(20)および前記回路素子(30、31)を前記樹脂(40)によって封止した後、
    前記樹脂(40)および前記リードフレーム(20)のうち前記絶縁層(10)の一面側に位置する部位に対して、ショットブラスト処理を行うことにより、前記リードフレーム(20)における当該処理面および前記樹脂(40)における当該処理面を粗化するとともに、前記リードフレーム(20)の当該処理面よりも前記樹脂(40)の当該処理面の方が凹んだものとし、
    その後、前記リードフレーム(20)における当該処理面および前記樹脂(40)における当該処理面に対して、前記絶縁層(10)を形成することを特徴とする半導体モジュールの製造方法。
  11. 前記絶縁層(10)は溶射により形成されたセラミック膜として形成することを特徴とする請求項10に記載の半導体モジュールの製造方法。
  12. 前記樹脂(40)を、シリカよりなるフィラーが含有された樹脂材料により形成し、
    前記溶射により形成されたセラミック膜としての前記絶縁層(10)に、シリカ系の化合物を含む封孔剤を浸透させ、当該絶縁層(10)の内部の気孔を前記封孔剤により埋めるようにしたことを特徴とする請求項11に記載の半導体モジュールの製造方法。
JP2009244497A 2009-10-23 2009-10-23 半導体モジュールおよびその製造方法 Expired - Fee Related JP5126201B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009244497A JP5126201B2 (ja) 2009-10-23 2009-10-23 半導体モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009244497A JP5126201B2 (ja) 2009-10-23 2009-10-23 半導体モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2011091259A true JP2011091259A (ja) 2011-05-06
JP5126201B2 JP5126201B2 (ja) 2013-01-23

Family

ID=44109244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009244497A Expired - Fee Related JP5126201B2 (ja) 2009-10-23 2009-10-23 半導体モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5126201B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012014843A1 (ja) * 2010-07-26 2012-02-02 日立オートモティブシステムズ株式会社 パワー半導体ユニット、パワーモジュール、パワー半導体ユニットの製造方法およびパワーモジュールの製造方法
EP2527925A1 (en) 2011-04-15 2012-11-28 Kyocera Document Solutions Inc. Developer case and image forming apparatus to which developer case is applied
JP2013125893A (ja) * 2011-12-15 2013-06-24 Hitachi Automotive Systems Ltd パワー半導体モジュールおよびパワーモジュール
WO2013105332A1 (ja) * 2012-01-10 2013-07-18 日立オートモティブシステムズ株式会社 パワー半導体モジュール、パワーモジュールおよびパワーモジュールの製造方法
JP2015002306A (ja) * 2013-06-18 2015-01-05 富士電機株式会社 絶縁基板およびその製造方法
JP2016009783A (ja) * 2014-06-25 2016-01-18 アルバック成膜株式会社 貫通電極基板の製造方法
CN113632214A (zh) * 2019-03-19 2021-11-09 株式会社电装 半导体模组及用于该半导体模组的半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184854A (ja) * 1988-01-14 1989-07-24 Hitachi Ltd 高熱伝導半導体実装構造体
JP2006066559A (ja) * 2004-08-26 2006-03-09 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法
JP2007299817A (ja) * 2006-04-28 2007-11-15 Oki Electric Ind Co Ltd 半導体装置
JP4023397B2 (ja) * 2003-04-15 2007-12-19 富士電機機器制御株式会社 半導体モジュールおよびその製造方法
JP2009021384A (ja) * 2007-07-12 2009-01-29 Sanyo Electric Co Ltd 電子部品及び発光装置
JP2009235558A (ja) * 2007-12-28 2009-10-15 Tosoh Corp 窒化アルミニウム溶射部材及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184854A (ja) * 1988-01-14 1989-07-24 Hitachi Ltd 高熱伝導半導体実装構造体
JP4023397B2 (ja) * 2003-04-15 2007-12-19 富士電機機器制御株式会社 半導体モジュールおよびその製造方法
JP2006066559A (ja) * 2004-08-26 2006-03-09 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法
JP2007299817A (ja) * 2006-04-28 2007-11-15 Oki Electric Ind Co Ltd 半導体装置
JP2009021384A (ja) * 2007-07-12 2009-01-29 Sanyo Electric Co Ltd 電子部品及び発光装置
JP2009235558A (ja) * 2007-12-28 2009-10-15 Tosoh Corp 窒化アルミニウム溶射部材及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723306B2 (en) 2010-07-26 2014-05-13 Hitachi Automotive Systems, Ltd. Power semiconductor unit, power module, power semiconductor unit manufacturing method, and power module manufacturing method
JP2012028595A (ja) * 2010-07-26 2012-02-09 Hitachi Automotive Systems Ltd パワー半導体ユニット、パワーモジュールおよびそれらの製造方法
WO2012014843A1 (ja) * 2010-07-26 2012-02-02 日立オートモティブシステムズ株式会社 パワー半導体ユニット、パワーモジュール、パワー半導体ユニットの製造方法およびパワーモジュールの製造方法
EP2527925A1 (en) 2011-04-15 2012-11-28 Kyocera Document Solutions Inc. Developer case and image forming apparatus to which developer case is applied
JP2013125893A (ja) * 2011-12-15 2013-06-24 Hitachi Automotive Systems Ltd パワー半導体モジュールおよびパワーモジュール
CN103999211A (zh) * 2011-12-15 2014-08-20 日立汽车系统株式会社 功率半导体模块及功率模块
US9591789B2 (en) 2011-12-15 2017-03-07 Hitachi Automotive Systems, Ltd. Power semiconductor module and power module
JP2013143439A (ja) * 2012-01-10 2013-07-22 Hitachi Automotive Systems Ltd パワー半導体モジュール、パワーモジュールおよびパワーモジュールの製造方法
WO2013105332A1 (ja) * 2012-01-10 2013-07-18 日立オートモティブシステムズ株式会社 パワー半導体モジュール、パワーモジュールおよびパワーモジュールの製造方法
JP2015002306A (ja) * 2013-06-18 2015-01-05 富士電機株式会社 絶縁基板およびその製造方法
JP2016009783A (ja) * 2014-06-25 2016-01-18 アルバック成膜株式会社 貫通電極基板の製造方法
CN113632214A (zh) * 2019-03-19 2021-11-09 株式会社电装 半导体模组及用于该半导体模组的半导体装置
CN113632214B (zh) * 2019-03-19 2023-12-08 株式会社电装 半导体模组及用于该半导体模组的半导体装置

Also Published As

Publication number Publication date
JP5126201B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
JP2003264265A (ja) 電力用半導体装置
JP2010129868A (ja) 電力用半導体モジュール及びその製造方法
JP2014216459A (ja) 半導体装置
JPWO2011042982A1 (ja) 半導体装置の製造方法
JP4545022B2 (ja) 回路装置およびその製造方法
WO2018055667A1 (ja) 半導体装置
JP4967701B2 (ja) 電力半導体装置
JP6217884B2 (ja) 半導体装置とその製造方法
JP2008141140A (ja) 半導体装置
JP2006344770A (ja) 半導体モジュールおよび半導体装置
JP6048238B2 (ja) 電子装置
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP4549171B2 (ja) 混成集積回路装置
JP2018181893A (ja) 半導体装置および半導体装置の製造方法
JP2010232365A (ja) 半導体装置
JP7088224B2 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP2011054889A (ja) 樹脂封止型半導体装置およびその製造方法
JP2010108955A (ja) 半導体装置およびその製造方法
JP7059714B2 (ja) 電力変換装置及び電力変換装置の製造方法
JP2008098243A (ja) 放熱板、放熱板に電子部品を実装する方法、および放熱板の製造方法
WO2020189508A1 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP2009164511A (ja) 半導体装置およびその製造方法
JP2017028131A (ja) パッケージ実装体
JP2008211168A (ja) 半導体装置および半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R151 Written notification of patent or utility model registration

Ref document number: 5126201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees