JP5126201B2 - 半導体モジュールおよびその製造方法 - Google Patents
半導体モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP5126201B2 JP5126201B2 JP2009244497A JP2009244497A JP5126201B2 JP 5126201 B2 JP5126201 B2 JP 5126201B2 JP 2009244497 A JP2009244497 A JP 2009244497A JP 2009244497 A JP2009244497 A JP 2009244497A JP 5126201 B2 JP5126201 B2 JP 5126201B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- lead frame
- resin
- semiconductor module
- convex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
絶縁層(10)の他面のうち素子搭載部(21)と同じ位置には、回路素子(30、31)の熱を放熱するための凸部(11)が設けられており、絶縁層(10)の他面において凸部(11)の周囲が凸部(11)よりも凹んだ凹部(12)とされており、
絶縁層(10)の一面に接触する樹脂(40)が絶縁層(10)の一面に接触するリードフレーム(20)よりも凹んでおり、絶縁層(10)の他面自身が当該樹脂(40)およびリードフレーム(20)による凹凸形状を承継した凹凸面とされることにより、凸部(11)および凹部(12)が形成されている半導体モジュールを製造する半導体モジュールの製造方法であり、さらに、以下の各工程を含むものである。
図1(a)は本発明の第1実施形態に係る半導体モジュールS1の概略断面構成を示す図であり、図1(b)は(a)中の半導体モジュールS1と筐体K1との界面部分を拡大して示す図である。ここでは、半導体モジュールS1は筺体K1上に搭載された状態で示されている。
図3は、本発明の第2実施形態に係る半導体モジュールS2の概略断面構成を示す図である。以下、本実施形態では、上記第1実施形態と比較しながら、主として上記第1実施形態との相違点を中心に述べることとする。
図6は、本発明の他の実施形態に係る半導体モジュールの要部としての絶縁層10およびリードフレーム20の概略断面構成を示す図である。この図6の場合、上記第2実施形態と同様に、積層基板はリードフレーム20と絶縁層10との2層構造である。
11、51 第1の凸部
20 リードフレーム
21 素子搭載部
22 リードフレームにおける素子搭載部以外の部分としての電極部
30 回路素子としてのパワー素子
31 回路素子としての駆動IC
40 樹脂
50 金属層
12、52 凹部
53 第2の凸部
53a 分割部
Claims (11)
- 電気絶縁性且つ熱伝導性を有する絶縁層(10)と、
前記絶縁層(10)の一面に設けられた金属製のリードフレーム(20)とを備え、
前記リードフレーム(20)は、発熱する回路素子(30、31)を搭載する素子搭載部(21)を含む形状にパターニングされたものであり、
前記素子搭載部(21)に前記回路素子(30、31)が搭載されており、
前記絶縁層(10)の一面側では、前記リードフレーム(20)および前記回路素子(30、31)が樹脂(40)によって封止されており、
前記絶縁層(10)の他面側は前記樹脂(40)より露出し当該他面側にて放熱を行うようにした半導体モジュールにおいて、
前記絶縁層(10)の他面のうち前記素子搭載部(21)と同じ位置には、前記回路素子(30、31)の熱を放熱するための凸部(11、51)が設けられており、前記絶縁層(10)の他面において前記凸部(11、51)の周囲が前記凸部(11、51)よりも凹んだ凹部(12、52)とされており、
前記凸部(51)は、前記絶縁層(10)の他面に設けられた金属層(50)により形成されたものであり、前記凹部(52)は、当該金属層(50)の周囲に位置する前記絶縁層(10)の他面、又は金属層(50)を減厚することにより形成されたものであることを特徴とする半導体モジュール。 - 前記凸部(51)の平面形状は、前記素子搭載部(21)と同一の平面形状であることを特徴とする請求項1に記載の半導体モジュール。
- 前記回路素子(30、31)の熱を放熱するための前記凸部(51)を第1の凸部(51)としたとき、
前記絶縁層(10)の他面のうち前記リードフレーム(20)における前記素子搭載部(21)以外の部分(22)と同じ位置には、前記第1の凸部(51)と同じ突出高さの第2の凸部(53)が設けられており、
前記第2の凸部(53)は平面的に分割された複数の分割部(53a)の集合体よりなるものであって、個々の前記分割部(53a)における突出先端面の面積は前記第1の凸部(51)における突出先端面の面積よりも小さいものとされていることを特徴とする請求項1または2に記載の半導体モジュール。 - 電気絶縁性且つ熱伝導性を有する絶縁層(10)と、
前記絶縁層(10)の一面に設けられた金属製のリードフレーム(20)とを備え、
前記リードフレーム(20)は、発熱する回路素子(30、31)を搭載する素子搭載部(21)を含む形状にパターニングされたものであり、
前記素子搭載部(21)に前記回路素子(30、31)が搭載されており、
前記絶縁層(10)の一面側では、前記リードフレーム(20)および前記回路素子(30、31)が樹脂(40)によって封止されており、
前記絶縁層(10)の他面側は前記樹脂(40)より露出し当該他面側にて放熱を行うようにした半導体モジュールにおいて、
前記絶縁層(10)の他面のうち前記素子搭載部(21)と同じ位置には、前記回路素子(30、31)の熱を放熱するための凸部(11、51)が設けられており、前記絶縁層(10)の他面において前記凸部(11、51)の周囲が前記凸部(11、51)よりも凹んだ凹部(12、52)とされており、
前記回路素子(30、31)の熱を放熱するための前記凸部(51)を第1の凸部(51)としたとき、
前記絶縁層(10)の他面のうち前記リードフレーム(20)における前記素子搭載部(21)以外の部分(22)と同じ位置には、前記第1の凸部(51)と同じ突出高さの第2の凸部(53)が設けられており、
前記第2の凸部(53)は平面的に分割された複数の分割部(53a)の集合体よりなるものであって、個々の前記分割部(53a)における突出先端面の面積は前記第1の凸部(51)における突出先端面の面積よりも小さいものとされていることを特徴とする半導体モジュール。 - 電気絶縁性且つ熱伝導性を有する絶縁層(10)と、
前記絶縁層(10)の一面に設けられた金属製のリードフレーム(20)とを備え、
前記リードフレーム(20)は、発熱する回路素子(30、31)を搭載する素子搭載部(21)を含む形状にパターニングされたものであり、
前記素子搭載部(21)に前記回路素子(30、31)が搭載されており、
前記絶縁層(10)の一面側では、前記リードフレーム(20)および前記回路素子(30、31)が樹脂(40)によって封止されており、
前記絶縁層(10)の他面側は前記樹脂(40)より露出し当該他面側にて放熱を行うようにした半導体モジュールにおいて、
前記絶縁層(10)の他面のうち前記素子搭載部(21)と同じ位置には、前記回路素子(30、31)の熱を放熱するための凸部(11、51)が設けられており、前記絶縁層(10)の他面において前記凸部(11、51)の周囲が前記凸部(11、51)よりも凹んだ凹部(12、52)とされており、
前記絶縁層(10)の他面自身が凹凸形状をなす凹凸面とされることにより、前記凸部(11)および前記凹部(12)が形成されており、
前記絶縁層(10)の一面に接触する前記樹脂(40)が前記絶縁層(10)の一面に接触する前記リードフレーム(20)よりも凹んでおり、
前記絶縁層(10)の他面自身が当該樹脂(40)およびリードフレーム(20)による凹凸形状を承継した凹凸面とされることにより、前記凸部(11)および前記凹部(12)が形成されていることを特徴とする半導体モジュール。 - 前記絶縁層(10)は溶射により形成されたセラミック膜であることを特徴とする請求項5に記載の半導体モジュール。
- 前記樹脂(40)は、シリカよりなるフィラーが含有された樹脂材料により構成されたものであり、
前記溶射により形成されたセラミック膜としての前記絶縁層(10)の内部の気孔が、シリカ系の化合物を含む封孔剤により埋められていることを特徴とする請求項6に記載の半導体モジュール。 - 前記シリカ系の化合物は、アルコキシシラン化合物であることを特徴とする請求項7に記載の半導体モジュール。
- 電気絶縁性且つ熱伝導性を有する絶縁層(10)と、
前記絶縁層(10)の一面に設けられた金属製のリードフレーム(20)とを備え、
前記リードフレーム(20)は、発熱する回路素子(30、31)を搭載する素子搭載部(21)を含む形状にパターニングされたものであり、
前記素子搭載部(21)に前記回路素子(30、31)が搭載されており、
前記絶縁層(10)の一面側では、前記リードフレーム(20)および前記回路素子(30、31)が樹脂(40)によって封止されており、
前記絶縁層(10)の他面側は前記樹脂(40)より露出し当該他面側にて放熱を行うようになっており、
前記絶縁層(10)の他面のうち前記素子搭載部(21)と同じ位置には、前記回路素子(30、31)の熱を放熱するための凸部(11)が設けられており、前記絶縁層(10)の他面において前記凸部(11)の周囲が前記凸部(11)よりも凹んだ凹部(12)とされており、
前記絶縁層(10)の一面に接触する前記樹脂(40)が前記絶縁層(10)の一面に接触する前記リードフレーム(20)よりも凹んでおり、
前記絶縁層(10)の他面自身が当該樹脂(40)およびリードフレーム(20)による凹凸形状を承継した凹凸面とされることにより、前記凸部(11)および前記凹部(12)が形成されている半導体モジュールを製造する半導体モジュールの製造方法であって、
前記素子搭載部(21)を含む形状にパターニングされたリードフレーム(20)を形成し、
前記素子搭載部(21)に前記回路素子(30、31)を搭載し、前記リードフレーム(20)および前記回路素子(30、31)を前記樹脂(40)によって封止した後、
前記樹脂(40)および前記リードフレーム(20)のうち前記絶縁層(10)の一面側に位置する部位に対して、ショットブラスト処理を行うことにより、前記リードフレーム(20)における当該処理面および前記樹脂(40)における当該処理面を粗化するとともに、前記リードフレーム(20)の当該処理面よりも前記樹脂(40)の当該処理面の方が凹んだものとし、
その後、前記リードフレーム(20)における当該処理面および前記樹脂(40)における当該処理面に対して、前記絶縁層(10)を形成することを特徴とする半導体モジュールの製造方法。 - 前記絶縁層(10)は溶射により形成されたセラミック膜として形成することを特徴とする請求項9に記載の半導体モジュールの製造方法。
- 前記樹脂(40)を、シリカよりなるフィラーが含有された樹脂材料により形成し、
前記溶射により形成されたセラミック膜としての前記絶縁層(10)に、シリカ系の化合物を含む封孔剤を浸透させ、当該絶縁層(10)の内部の気孔を前記封孔剤により埋めるようにしたことを特徴とする請求項10に記載の半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009244497A JP5126201B2 (ja) | 2009-10-23 | 2009-10-23 | 半導体モジュールおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009244497A JP5126201B2 (ja) | 2009-10-23 | 2009-10-23 | 半導体モジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011091259A JP2011091259A (ja) | 2011-05-06 |
JP5126201B2 true JP5126201B2 (ja) | 2013-01-23 |
Family
ID=44109244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009244497A Expired - Fee Related JP5126201B2 (ja) | 2009-10-23 | 2009-10-23 | 半導体モジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5126201B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5437943B2 (ja) | 2010-07-26 | 2014-03-12 | 日立オートモティブシステムズ株式会社 | パワー半導体ユニット、パワーモジュールおよびそれらの製造方法 |
CN102736478B (zh) | 2011-04-15 | 2014-07-16 | 京瓷办公信息系统株式会社 | 显影剂收容容器以及图像形成装置 |
JP5663462B2 (ja) | 2011-12-15 | 2015-02-04 | 日立オートモティブシステムズ株式会社 | パワー半導体モジュールおよびパワーモジュール |
JP5690752B2 (ja) * | 2012-01-10 | 2015-03-25 | 日立オートモティブシステムズ株式会社 | パワー半導体モジュールおよびパワー半導体モジュールの製造方法 |
JP2015002306A (ja) * | 2013-06-18 | 2015-01-05 | 富士電機株式会社 | 絶縁基板およびその製造方法 |
JP6376649B2 (ja) * | 2014-06-25 | 2018-08-22 | アルバック成膜株式会社 | 貫通電極基板の製造方法 |
JP7088224B2 (ja) * | 2019-03-19 | 2022-06-21 | 株式会社デンソー | 半導体モジュールおよびこれに用いられる半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2530193B2 (ja) * | 1988-01-14 | 1996-09-04 | 株式会社日立製作所 | 高熱伝導半導体実装構造体 |
JP4023397B2 (ja) * | 2003-04-15 | 2007-12-19 | 富士電機機器制御株式会社 | 半導体モジュールおよびその製造方法 |
JP4492257B2 (ja) * | 2004-08-26 | 2010-06-30 | 富士電機システムズ株式会社 | 半導体モジュールおよびその製造方法 |
JP5092274B2 (ja) * | 2006-04-28 | 2012-12-05 | 沖電気工業株式会社 | 半導体装置 |
JP2009021384A (ja) * | 2007-07-12 | 2009-01-29 | Sanyo Electric Co Ltd | 電子部品及び発光装置 |
JP2009235558A (ja) * | 2007-12-28 | 2009-10-15 | Tosoh Corp | 窒化アルミニウム溶射部材及びその製造方法 |
-
2009
- 2009-10-23 JP JP2009244497A patent/JP5126201B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011091259A (ja) | 2011-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5126201B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP2003264265A (ja) | 電力用半導体装置 | |
JP2014216459A (ja) | 半導体装置 | |
JPWO2011042982A1 (ja) | 半導体装置の製造方法 | |
JP4545022B2 (ja) | 回路装置およびその製造方法 | |
WO2018055667A1 (ja) | 半導体装置 | |
JP4967701B2 (ja) | 電力半導体装置 | |
CN113454774A (zh) | 封装芯片及封装芯片的制作方法 | |
JP6217884B2 (ja) | 半導体装置とその製造方法 | |
JP2008141140A (ja) | 半導体装置 | |
JP6048238B2 (ja) | 電子装置 | |
JP2010192591A (ja) | 電力用半導体装置とその製造方法 | |
JP2006100759A (ja) | 回路装置およびその製造方法 | |
JP7088224B2 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP5898575B2 (ja) | 半導体装置 | |
JP2011054889A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP7059714B2 (ja) | 電力変換装置及び電力変換装置の製造方法 | |
JP2009164564A (ja) | 電子装置およびその製造方法 | |
WO2020189508A1 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP2010108955A (ja) | 半導体装置およびその製造方法 | |
JP6064845B2 (ja) | 半導体装置 | |
JP5998033B2 (ja) | 半導体装置及びその製造方法 | |
JP2009164511A (ja) | 半導体装置およびその製造方法 | |
JP2017028131A (ja) | パッケージ実装体 | |
JP2014060344A (ja) | 半導体モジュールの製造方法、半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5126201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |