JP5092274B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5092274B2
JP5092274B2 JP2006124599A JP2006124599A JP5092274B2 JP 5092274 B2 JP5092274 B2 JP 5092274B2 JP 2006124599 A JP2006124599 A JP 2006124599A JP 2006124599 A JP2006124599 A JP 2006124599A JP 5092274 B2 JP5092274 B2 JP 5092274B2
Authority
JP
Japan
Prior art keywords
base
groove
semiconductor device
chip
radiator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006124599A
Other languages
English (en)
Other versions
JP2007299817A (ja
Inventor
正紀 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2006124599A priority Critical patent/JP5092274B2/ja
Publication of JP2007299817A publication Critical patent/JP2007299817A/ja
Application granted granted Critical
Publication of JP5092274B2 publication Critical patent/JP5092274B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、半導体装置に関し、特に小型でかつ動作時に発熱量が大きな半導体チップを含む半導体装置に関する。
近年の半導体装置のプロセス技術の進展により、プロセスルールの微細化、半導体装置の小型化が顕著である。また、半導体装置のさらなる高集積化、高出力化に対する要求はますます厳しくなるばかりである。
高出力の半導体チップを含む半導体装置においては、かかる半導体チップの発熱及びその発熱に起因する接着面の剥がれ、クラック等の不具合発生をいかに防止するかが課題となる。
このような課題を解決することを目的として、半導体チップが緩衝材を介して金属製放熱板と接着されてなる構造を有する半導体パッケージにおいて、緩衝材が厚さ方向の熱伝導率が100〔W/(m・k)〕以上であり且つ広さ方向の熱膨張系数が15〔10-6/K〕以下であり、しかも広さ方向の剛性が20〔GPa〕以下である炭素材料の平板からなることを特徴とする半導体パッケージが知られている(例えば、特許文献1参照。)。
また、多層構造の半導体装置用パッケージの熱履歴による反りの発生を抑制しつつ、中間層による熱抵抗の増大を防ぐことを目的とする、発熱体を含む半導体装置を搭載するための半導体装置用パッケージであって、第1の材料からなり半導体装置を搭載する主面を有する第1の層と、第1の材料からなる第2の層と、第1の材料よりも熱膨張係数の小さい第2の材料からなり、第1の層と第2の層との間に挟まれた第3の層とを有する3層構造の半導体装置用パッケージにおいて、第3の層にスルーホールを形成し、スルーホールを第1の材料で埋め込んだことを特徴とする半導体装置用パッケージが知られている(例えば、特許文献2参照。)。
さらに、熱抵抗を抑制しつつパッケージにおけるクラック発生を防止するために、金属から成るダイパッド上にICチップを接着し、ICチップ電極とリードフレームとをボンディング接合後、樹脂封止するものにおいて、ダイパッド上に接着されたICチップとポリイミドテープ上に形成されたリードフレームとをボンディングし、ダイパッド上側のみ樹脂封止することを特徴とする半導体パッケージの製造方法が知られている(例えば、特許文献3参照。)。
以下に、図面を参照して、従来の半導体装置の構成例についてさらに説明する。
図6(A)は従来の半導体装置を上面側から見た平面図であり、図6(B)は図6(A)のI−I’で示した一点鎖線に沿って、半導体装置を切断した切断面を示す模式的な図である。なお、図6(A)において、パッケージ内部の構成を説明するために実際には存在する蓋部126の図示は省略してある。
図6(A)及び(B)に示すように、半導体装置100は、セラミックパッケージ120を含んでいる。セラミックパッケージ120は、セラミック筐体122を有している。セラミック筐体122は、バスタブ状の凹部を有する形状とされている。この凹部の底面は半導体チップ搭載面123とされていて、その一部分がチップ搭載パッド123aとされている。
半導体チップ格納部121は、この凹部及びセラミック筐体122の上端部に隙間なく接着される板状体である蓋部126により半導体チップ128を格納する空間として画成されている。
チップ搭載パッド123aには半導体チップ128が搭載されている。この半導体チップ128は、高出力の半導体チップであって、動作時に発熱し易い例えばいわゆる窒化ガリウム(GaN)系半導体チップや、炭化シリコン(SiC)系半導体チップが想定されている。
セラミックパッケージ120は、外部端子であるリード124を有している。このリード124は半導体チップ128と電気的に接続されている。
セラミックパッケージ120は、ベース130の平坦面である表面130a上に搭載されている。
ベース130は銅タングステン合金(Cu−W)、銅モリブデン(Cu−Mo)、銅(Cu)、特に無酸素銅等を素材とする薄板状金属部材である。ベース130はこの例では長軸及び短軸を有する全体として長方形の輪郭を有しており、長軸方向の両端部には後述する固定部材160を嵌め込んで固定するための抉れ部132が設けられている。なお、このベース130の裏面130bは平坦面とされている。
ベース130の表面130a上に搭載されているセラミックパッケージ120は、放熱体150の搭載面150a上に搭載されている。この放熱体150は、従来公知のいわゆる放熱フィン等の構成を有するヒートシンクである。
放熱体150の搭載面150aとベース130の裏面130bとの間には、シリコン(シリコーン)グリス膜140が存在している。シリコングリス膜140は、放熱体150の搭載面150aとベース130の裏面130bとの間に不可避的に生じる隙間を埋め込んでいる。シリコングリス膜140の膜厚はd1とされている。
このシリコングリス膜140は、セラミックパッケージ120、すなわち半導体チップ128が発生する熱を放熱体150に、より効率的に伝導する機能を奏する。
セラミックパッケージ120が搭載されているベース130と放熱体150とは、固定部材160により、互いに固定されている。この例では固定部材160はねじとしてある。ねじ160は、その頭部で抉れ部132の端縁を圧してベース130と放熱体150とを固定している。
特開平10−107190号公報 特開平09−045828号公報 特開平06−021125号公報
このような構成を有する従来の半導体装置においては、特にベースのさらなる薄層化が進み、かつベースの材料に熱伝導性に優れる無酸素銅といった比較的柔らかい材料が選択される傾向がある。
結果として、ベースと放熱体との間隙を埋め込むシリコングリス膜の膜厚を薄く、かつ均一にすることが困難となってきている。
シリコングリス膜の膜厚が厚くなるほど、半導体チップの発する熱を、放熱体に効率的に伝達することがより困難になる。従って、半導体チップの放熱が十分でなくなるために、チャネル温度が上昇して電気的特性が悪化し、ひいては誤作動といった不具合を発生するおそれがある。
この発明は、上記課題に鑑みてなされたものである。上記課題を解決するにあたり、この発明の半導体装置は、下記のような構成を有している。
すなわち、半導体装置は、チップ搭載パッドを有するセラミック筐体、このセラミック筐体の上端部に接着されている蓋部、チップ搭載パッドに搭載されている半導体チップ、及びこの半導体チップと電気的に接続されているリードを有するセラミックパッケージと、一表面に溝部を有する板状体のベースと、このベースが搭載される搭載面を有している放熱体と、この放熱体の搭載面とベースの一表面との間に、溝部を埋め込んで設けられているシリコングリス膜とを具えている。
このとき、ベースはセラミックパッケージが搭載されている平坦面である表面、及び溝部が設けられている裏面を有し、かつ長軸及び短軸を有する全体として長方形の輪郭を有しており、溝部は、チップ搭載パッドの直下にあたる領域を除いた領域に、短軸方向に沿って複数本が互いに平行に設けられていてる溝部とするのがよい。
この溝部の幅は、200μmから1000μmの範囲内とし、深さは、200μmから500μmの範囲内とするのがよい。
溝部は、ベースの短軸長の中央点が最も浅い深さであり、ベースの短軸の両端に向かって深さが徐々に深くなっていき、ベースの短軸の両端で最も深い深さとなる傾斜を有するのがよい。
この溝部の傾斜は、分数勾配で最大でも1/20程度とするのがよい。
この発明の半導体装置の構成によれば、余剰のシリコングリスをベースと放熱体との間隙からより容易に排出できるため、シリコングリス膜の膜厚、特に搭載されている半導体チップの直下の膜厚をより薄くすることができる。具体的には従来の1/10程度の膜厚とすることができる。従って、ベースから放熱体への熱の伝導をより効率的に行うことができる。
また、傾斜を有する溝部を有する構成とすれば、より効率的にシリコングリスの排出を行うことができる。
すなわち、このような構成とすれば、シリコングリス膜の薄膜化により、半導体チップの放熱をより効率的かつ効果的に行うことができるため、半導体装置のチャネル温度の上昇による電気的特性の悪化、及びこれに起因する誤作動といった不具合の発生を防止することができる。
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の1つに過ぎず、従って、この発明は何らこれらに限定されない。
なお、この発明の半導体装置の製造方法における各製造工程は、原則として、従来公知の材料及び製造装置を用いて実施することができる。従って、各製造工程における材料、条件等の詳細な説明は省略する場合もある。
〔第1の実施の形態〕
図1及び図2を参照して、この発明の半導体装置の構成例につき説明する。
図1(A)はこの例の半導体装置を上面側から見た平面図であり、図1(B)は図1(A)のI−I’で示した一点鎖線に沿って、半導体装置を切断した切断面を示す模式的な図である。なお、図1(A)において、パッケージ内部の構成を説明するために実際には存在する蓋部26の図示は省略してある。
図2(A)はベースの構成を説明するための側面図であり、図2(B)はベースを裏面側から見た平面図であり、図2(C)は図2(B)のII−II’で示した一点鎖線に沿って、ベースを切断した切断面を示す模式的な図である。
図1(A)及び(B)に示すように、半導体装置10は、セラミックパッケージ20を含んでいる。セラミックパッケージ20は、セラミック筐体22を有している。セラミック筐体22は、バスタブ状の凹部を有する形状とされている。この凹部の底面は半導体チップ搭載面23とされていて、その一部分がチップ搭載パッド23aとされている。
半導体チップ格納部21は、この凹部及びセラミック筐体22の上端部に隙間なく接着されている蓋部26により半導体チップ28を格納する空間として画成されている。蓋部26は、凹部を封止することができる板状体である。
このチップ搭載パッド23aには半導体チップ28が搭載されている。この半導体チップ28は、高出力の半導体チップであって、動作時に発熱し易い例えばいわゆる窒化ガリウム(GaN)系半導体チップや、炭化シリコン(SiC)系半導体チップが想定されている。すなわち、この半導体チップ28としては、その表面積が10mm2から15mm2の範囲程度で最大でも2cm2程度である小型のチップが想定されている。
セラミックパッケージ20は、外部端子であるリード24を有している。このリード24は半導体チップ28と電気的に接続されている。
セラミックパッケージ20は、ベース30上、すなわち平坦面である表面30a上に搭載されている。
ここで、図2(A)、(B)及び(C)を参照して、この発明のベース30の構成例につき説明する。
ベース30は銅タングステン合金(Cu−W)、銅モリブデン(Cu−Mo)、銅(Cu)、特に無酸素銅等を素材とする薄板状金属部材である。
図2(B)に示すように、ベース30はこの例では長軸及び短軸を有する全体として長方形の輪郭を有しており、長軸方向の両端部には後述する固定部材60を嵌め込んで固定するための抉れ部32が設けられている。なお、ベース30の平面形状はこの例に限られず、任意好適な形状、例えば正方形とすることもできる。
図2(B)に示す構成例では、これら抉れ部32を、ベース30の長軸方向の中心軸O(オー)にその中心を合わせたU字状の切り込みとして形成してある。
この発明の半導体装置が具えるベース30は、裏面30b(一表面)側に溝部34を有していることを特徴としている。溝部34は、ベース30の短軸方向に沿って複数本が互いに平行に設けられている。また、溝部34は、好ましくはベース30の短軸方向の一方の端縁から他方の端縁にまで至って、両端縁に開口する形状とするのがよい。図2(C)に示す構成例では、この溝部34の延在方向に直交する横断面の形状は矩形としてある。
溝部34の延在形状は、この発明の目的を損なわない範囲で、例えば自動車用タイヤのいわゆるドレッドパターン(排水溝)のような曲線を組み合わせた任意の形状とすることができるが、加工のし易さといった観点から好ましくは直線状とするのがよい。
溝部34の本数及びこれらの間隔は、この発明の目的を損なわない範囲で任意好適なものとすることができる。溝部34は、好ましくは2本以上設けるのがよい。また、複数の溝部34同士の間隔は、例えば溝部34の溝幅が200μmであるとすると、好ましくは例えば400〜2000μm程度、すなわち溝幅の2〜10倍程度の範囲とするのがよい。
溝部34は、放熱効率を考慮して、好ましくはチップ搭載パッド23aの直下にあたるベース30のチップ直下面30baには非形成(非設置)とするのがよい。
溝部34の幅w1及び深さd3は、任意好適なものとできるが、好ましくは、幅は200μmから1000μmの範囲内とし、深さは200μmから500μmの範囲内とするのがよい。
この溝部34は、従来公知の任意好適な加工手法、すなわちベース30の材料に応じたエッチング、切削等により形成することができる。
図1に示すように、ベース30の表面30a上に搭載されているセラミックパッケージ20は、放熱体50の搭載面50a上に搭載されている。この放熱体50は、従来公知のいわゆる放熱フィン等の構成を有するヒートシンクである。
放熱体50の搭載面50aとベース30の裏面30bとの間には、シリコン(シリコーン)グリス膜40が存在している。このシリコングリス膜40は、セラミックパッケージ20、すなわち半導体チップ28が発生する熱を放熱体50に、より効率的に伝導する機能を果たす。
シリコングリス膜40は、放熱体50の搭載面50aとベース30の裏面30bとの間隙を埋め込んでいる。この場合には、シリコングリス膜40の膜厚、すなわちチップ直下面30ba部分の膜厚はd2となる。
既に説明した従来の構成と比較すると、ベース30又は放熱体50に塗布されるシリコングリスの量が同量であるとすれば、溝部34を埋め込むか又は溝部34を通って、ベース30の輪郭外に排出されるシリコングリス量の分だけ膜厚d2、特にチップ直下面30ba部分の膜厚は従来の膜厚d1(図6参照)に比べて1/10程度まで薄くすることができる。従って、シリコングリス膜40によるベース30から放熱体50への熱伝導をより効率的に行うことができる。
セラミックパッケージ20が搭載されているベース30と放熱体50とは、固定部材60により、互いに固定されている。この例では固定部材60はねじとしてある。ねじ60は、その頭部で抉れ部32の端縁を圧してベース30と放熱体50とを固定している。このねじの締めトルクは、強ければ強いほどシリコングリス膜厚を薄くすることができる。従って、選択されたねじが許容する最大限の締めトルクにより締め込むのがよい。
この発明の半導体装置10が具えるベース30は裏面30b側に溝部34を具えているため、固定部材60を用いるベース30と放熱体50との固定時には、これらのいずれかに予め塗布されていたシリコングリスのうち、一部が溝部34内に誘導されてこれを埋め込み、また、ベース30の輪郭外に余剰のシリコングリスを押し出す。従って、より小さな押圧力で、固定部材60により発生するベース30のシリコングリス膜40の膜厚、特にチップ直下面30baの膜厚をより均一にかつより薄くすることができる。
〔第2の実施の形態〕
図3を参照して、この発明の半導体装置の別の構成例につき説明する。なお、この例の半導体装置は、セラミックパッケージ20及び放熱体50の構成自体並びに構成要素の配置関係については、既に説明した第1の実施の形態と何ら変わるところがなく、ベース30の溝部34の構成に特徴を有している。従って、ここではベース30以外の構成の詳細な説明は省略して、ベース30の構成についてのみ説明する。
図3(A)はベースの構成を説明するための側面図であり、図3(B)はベースを裏面側から見た平面図であり、図3(C)は図3(B)のII−II’で示した一点鎖線に沿って、ベースを切断した切断面を示す模式的な図である。
ベース30は、第1の実施の形態と同様に、銅タングステン合金(Cu−W)、銅モリブデン(Cu−Mo)、銅(Cu)、特に無酸素銅等を素材とする薄板状金属部材である。ベース30は、この例では長軸及び短軸を有する全体として長方形の輪郭を有しており、長軸方向の両端部には固定部材60を嵌め込んで固定するための抉れ部32を有している。
この発明の半導体装置が具えるベース30は、溝部34を有していることを特徴としている。溝部34は、ベース30の短軸方向に沿って複数本が互いに平行に設けられている。また、溝部34は、好ましくはベース30の短軸方向の一方の端縁から他方の端縁にまで至って、両端縁に開口する形状とするのがよい。このとき、溝部34は、好ましくは直線状とするのがよい。
溝部34の本数及びこれらの間隔は、この発明の目的を損なわない範囲で任意好適なものとすることができる。溝部34は、好ましくは2本以上設けるのがよい。
溝部34は、放熱効率を考慮して、好ましくはチップ搭載パッド23aの直下にあたるベース30のチップ直下面30baには非形成とするのがよい。
溝部34の幅w1及び幅d3は任意好適なものとできるが、好ましくは、幅は200μmから1000μmの範囲内とし、深さは200μmから500μmの範囲内とするのがよい。
図3(C)に示すように、この例の溝部34は、その深さがベース30の短軸方向に変化する構成を有している。溝部34は、好ましくは例えばベース短軸長の中央点(線)C(ベース短軸長の二等分地点)が最も浅い深さであるd4であり、ベース短軸の両端(ベース30の短軸方向の端縁)に向かって深さが徐々に深くなっていき、ベース短軸の両端で溝部34が最も深い深さであるd5となる形状を有している。すなわち、溝部34の底面は、ベース短軸長の中央点Cからベース短軸長上にある両端縁2方向に向かって下る傾斜を有している。なお、深さd4は0(ゼロ)としてもよい。
この傾斜は任意好適な勾配を有する傾斜とすることができるが、好ましくは分数勾配(すなわち、溝部の最大深さ/ベース裏面を基準とした溝部の全長)で最大でも1/20程度とするのがよい。
この例の半導体装置10が具えるベース30は、既に説明したように底面が傾斜を有する溝部34を具えているため、第1の実施の形態の溝部と比較して、ベース30の輪郭外に余剰のシリコングリスをより効率的に押し出すことができる。従って、より小さな押圧力で、固定部材60により発生するベース30のシリコングリス膜40、特にチップ直下面30baの膜厚をより均一にかつより薄くすることができる。
〔第3の実施の形態〕
図4及び図5を参照して、この発明の半導体装置のさらに別の構成例につき説明する。
図4(A)はこの例の半導体装置を上面側から見た平面図であり、図4(B)は図4(A)のI−I’で示した一点鎖線に沿って、半導体装置を切断した切断面を示す模式的な図である。なお、図4(A)において、パッケージ内部の構成を説明するために実際には存在する蓋部26の図示は省略してある。
図5(A)は放熱体の構成を説明するための側面図であり、図5(B)は放熱体を表面側から見た平面図であり、図5(C)は図5(B)のII−II’で示した一点鎖線に沿って、放熱体を切断した切断面を示す模式的な図である。
なお、セラミックパッケージ20の構成自体は、既に説明した第1の実施の形態と何ら変わるところがないため、同一符号を付してその詳細な説明を省略する。
図4(A)及び(B)に示すように、半導体装置10は、セラミックパッケージ20を含んでいる。
セラミックパッケージ20は、ベース30の平坦面である表面30a上に搭載されている。なお、この例ではベース30の裏面30bは平坦面である。
ベース30の表面30a上に搭載されているセラミックパッケージ20は、放熱体50の搭載面50a上に搭載されている。搭載面50aは、この例では長軸及び短軸を有する全体として長方形の輪郭を有している。
図5に示すように、この発明の半導体装置が具える放熱体50は、溝部52を有していることを特徴としている。溝部52は、放熱体50の搭載面50aの短軸方向に沿って複数本が設けられている。この溝部52の全長は、その端縁がベース30から少なくとも露出する長さとすればよいが、好ましくは放熱体50の短軸方向の一方の端縁から他方の端縁にまで至って、両端縁に開口する形状とするのがよい。溝部52の延在形状は任意好適なものとすることができる。溝部52の延在形状は、例えば自動車用タイヤのいわゆるドレッドパターン(排水溝)のような曲線を組み合わせたこの発明の目的を損なわない任意の形状とすることができるが、加工のし易さといった観点から好ましくは直線状とするのがよい。
溝部52の本数及びこれらの間隔は、この発明の目的を損なわない範囲で任意好適なものとすることができる。溝部52は、好ましくは2本以上設けるのがよい。
溝部52は、放熱効率を考慮して、好ましくはチップ搭載パッド23aの直下にあたる搭載面50aのチップ直下面50aaには非形成とするのがよい。
この溝部52は、接続されるベース30の輪郭が存在する領域に設ければよい。
溝部52の幅w2及び深さd6は、任意好適なものとできるが、好ましくは、幅は200μmから1000μmの範囲内とし、深さは200μmから500μmの範囲内とするのがよい。
この溝部52は、放熱体の材料に対応した従来公知の任意好適な加工手法、すなわち エッチング、切削等により形成することができる。
このように、この発明の放熱体50の構成によれば、予め溝部を形成するので、生産性がより向上し、製造コストをより削減することができる。
図4に示すように、放熱体50の搭載面50aとベース30の裏面30bとの間には、シリコングリス膜40が存在している。
シリコングリス膜40は、放熱体50の搭載面50aとベース30の裏面30bとの間の間隙を埋め込んでいる。この場合にもシリコングリス膜40の膜厚はd2となる。
既に説明した従来の構成と比較すると、ベース30又は放熱体50に塗布されるシリコングリスの量が同量であるとすれば、溝部52を埋め込むか又は溝部52を通って、ベース30の輪郭外に排出されるシリコングリス量の分だけ膜厚d2、特にチップ直下面30ba部分の膜厚は従来の膜厚d1に比べて薄くなる。従って、シリコングリス膜40によるベース30から放熱体50への熱伝導をより効率的に行うことができる。
セラミックパッケージ20が搭載されているベース30と放熱体50とは、固定部材60により、互いに固定されている。
なお、この実施の形態の放熱体50は、既に説明した第1及び第2の実施の形態のいずれの半導体装置の構成例とも組み合わせることができる。
また、この実施の形態の放熱体50は、既に説明したセラミックパッケージとの組み合わせばかりでなく、例えばBGA、LGAといった外部端子を有する樹脂封止パッケージと組み合わせることもできる。
この例の半導体装置10が具える放熱体50は溝部52を具えているため、固定部材60を用いるベース30と放熱体50との固定時には、これらのいずれかに予め塗布されていたシリコングリスのうち、一部が溝部52内を埋込み、また、ベース30の輪郭外に余剰のシリコングリスを押し出す。従って、より小さな押圧力で、固定部材60により発生するベース30のシリコングリス膜40の膜厚、特にチップ直下面30bの膜厚をより均一にかつより薄くすることができる。
(A)は半導体装置を上面側から見た平面図であり、(B)は(A)のI−I’で示した一点鎖線に沿って、半導体装置を切断した切断面を示す模式的な図である。 (A)はベースの構成を説明するための側面図であり、(B)はベースを裏面側から見た平面図であり、(C)は(B)のII−II’で示した一点鎖線に沿って、ベースを切断した切断面を示す模式的な図である。 (A)はベースの構成を説明するための側面図であり、(B)はベースを裏面側から見た平面図であり、(C)は(B)のII−II’で示した一点鎖線に沿って、放熱体を切断した切断面を示す模式的な図である。 (A)は半導体装置を上面側から見た平面図であり、(B)は(A)のI−I’で示した一点鎖線に沿って、半導体装置を切断した切断面を示す模式的な図である。 (A)は放熱体の構成を説明するための側面図であり、(B)は放熱体を表面側から見た平面図であり、(C)は(B)のII−II’で示した一点鎖線に沿って、放熱体を切断した切断面を示す模式的な図である。 (A)は従来の半導体装置を上面側から見た平面図であり、(B)は(A)のI−I’で示した一点鎖線に沿って、半導体装置を切断した切断面を示す模式的な図である。
符号の説明
10、100:半導体装置
20、120:セラミックパッケージ
21、121:半導体チップ格納部
22、122:セラミック筐体
23、123:半導体チップ搭載面
23a、123a:チップ搭載パッド
24、124:リード
26、126:蓋部
28、128:半導体チップ
30、130:ベース
30a、130a:表面
30b、130b:裏面
30ba、50aa:チップ直下面
32、132:抉れ部
34、52:溝部
40、140:シリコングリス膜
50、150:放熱体
50a、150a:搭載面
60、160:固定部材(ねじ)

Claims (4)

  1. チップ搭載パッドを有するセラミック筐体、当該セラミック筐体の上端部に接着されている蓋部、前記チップ搭載パッドに搭載されている半導体チップ、及び当該半導体チップと電気的に接続されているリードを有するセラミックパッケージと、
    一表面に溝部を有する板状体のベースと、
    前記ベースが搭載される搭載面を有している放熱体と、
    前記放熱体の前記搭載面と前記ベースの前記一表面との間に、前記溝部を埋め込んで設けられているシリコングリス膜と
    を具え、
    前記溝部は、前記ベースの短軸長の中央が最も浅い深さであり、当該ベースの短軸の両端に向かって深さが徐々に深くなっていき、前記ベースの短軸の両端で最も深い深さとなる傾斜を有する形状を有している
    ことを特徴とする半導体装置。
  2. 前記ベースは前記セラミックパッケージが搭載されている平坦面である表面、及び前記溝部が設けられている裏面を有し、かつ長軸及び短軸を有する全体として長方形の輪郭を有しており、前記溝部は、前記チップ搭載パッドの直下にあたる領域を除いた領域に、前記短軸方向に沿って複数本が互いに平行に設けられている溝部であることを特徴とする請求項1に記載の半導体装置。
  3. 前記溝部の幅は、200μmから1000μmの範囲内であり、深さは、200μmから500μmの範囲内であることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記傾斜は、分数勾配で最大でも1/20であることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
JP2006124599A 2006-04-28 2006-04-28 半導体装置 Expired - Fee Related JP5092274B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006124599A JP5092274B2 (ja) 2006-04-28 2006-04-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006124599A JP5092274B2 (ja) 2006-04-28 2006-04-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2007299817A JP2007299817A (ja) 2007-11-15
JP5092274B2 true JP5092274B2 (ja) 2012-12-05

Family

ID=38769096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006124599A Expired - Fee Related JP5092274B2 (ja) 2006-04-28 2006-04-28 半導体装置

Country Status (1)

Country Link
JP (1) JP5092274B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4658017B2 (ja) * 2006-11-02 2011-03-23 三菱電機株式会社 半導体装置
JP5126201B2 (ja) * 2009-10-23 2013-01-23 株式会社デンソー 半導体モジュールおよびその製造方法
JP5790531B2 (ja) * 2012-02-13 2015-10-07 トヨタ自動車株式会社 放熱構造
JP2017220568A (ja) * 2016-06-08 2017-12-14 日本精工株式会社 電子部品を実装した基板を配置するための熱伝導材料を誘導するための溝を備えたケース

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058727A (ja) * 1998-08-12 2000-02-25 Hitachi Ltd 電力用半導体モジュール
JP2001267443A (ja) * 2000-03-14 2001-09-28 Kyocera Corp 半導体素子収納用パッケージ
JP2004327533A (ja) * 2003-04-22 2004-11-18 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2005101259A (ja) * 2003-09-25 2005-04-14 Toyota Motor Corp パワーモジュールの組み付け構造及び組み付け方法

Also Published As

Publication number Publication date
JP2007299817A (ja) 2007-11-15

Similar Documents

Publication Publication Date Title
JP4045241B2 (ja) 冷却能力を効率化したヒートシンク及び該ヒートシンクを具備する半導体装置
US7518219B2 (en) Integrated heat spreader lid
US6650006B2 (en) Semiconductor package with stacked chips
US7892882B2 (en) Methods and apparatus for a semiconductor device package with improved thermal performance
US7772692B2 (en) Semiconductor device with cooling member
JP6195689B1 (ja) パワーモジュール
KR200448519Y1 (ko) 돌출형 ⅰc 패키지용 방열판
CN109637983B (zh) 芯片封装
JP6150866B2 (ja) 電力半導体装置
JP2008251671A (ja) 放熱基板およびその製造方法および電子部品モジュール
JP5092274B2 (ja) 半導体装置
CN111615746A (zh) 电力电子模块及制造电力电子模块的方法
JP4367376B2 (ja) 電力半導体装置
CN110098153B (zh) 电力电子模块及制造电力电子模块的方法
JP3650689B2 (ja) 半導体装置
US20190013261A1 (en) Semiconductor module
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP4062157B2 (ja) 半導体モジュール実装構造
JP2007227762A (ja) 半導体装置及びこれを備えた半導体モジュール
JP2001168255A (ja) 冷却器付半導体集積回路装置及びその製造方法
JP2008211168A (ja) 半導体装置および半導体モジュール
JP7306294B2 (ja) 半導体モジュール
TW201916279A (zh) 晶片封裝
JP2006128571A (ja) 半導体装置
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090710

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R150 Certificate of patent or registration of utility model

Ref document number: 5092274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees