JP2001267443A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2001267443A
JP2001267443A JP2000070314A JP2000070314A JP2001267443A JP 2001267443 A JP2001267443 A JP 2001267443A JP 2000070314 A JP2000070314 A JP 2000070314A JP 2000070314 A JP2000070314 A JP 2000070314A JP 2001267443 A JP2001267443 A JP 2001267443A
Authority
JP
Japan
Prior art keywords
semiconductor element
glass
filler
copper
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000070314A
Other languages
English (en)
Inventor
Hiroshige Ikegami
裕成 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000070314A priority Critical patent/JP2001267443A/ja
Publication of JP2001267443A publication Critical patent/JP2001267443A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】半導体素子を収容する容器と放熱体の熱膨張係
数の相違に起因して放熱体が剥離したり、容器に割れや
欠けが発生する。 【解決手段】絶縁基体1と蓋体2とからなり、内部に半
導体素子3を収納する容器4と、該容器4に取着された
放熱体8とで形成された半導体素子収納用パッケージで
あって、前記放熱体8は、銅もしくは銅を主成分とする
金属で形成され、かつ前記絶縁基体1は、BaOを5〜
60重量%含有するガラス20〜80体積%と、40〜
400℃における熱膨張係数が6ppm/℃以上である
フィラー80〜20体積%とから成り、前記ガラス及び
/又はフィラー中にZr化合物をZrO2換算で0.1
〜30重量%含有しているガラスセラミック焼結体で形
成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路素
子などの半導体素子を収容するための半導体素子収納用
パッケージに関するものである。
【0002】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、酸化アルミニウム質焼結体
やムライト質焼結体、窒化アルミニウム質焼結体等の電
気絶縁材料から成り、上面に半導体素子を収容するため
の凹部を有し、下面に銅から成る放熱体が取着されてい
る絶縁基体と、該絶縁基体の凹部周辺から外周縁にかけ
て被着導出されたタングステン、モリブデン、マンガン
等の高融点金属粉末から成る複数個のメタライズ配線層
と、内部に収容する半導体素子を外部電気回路に接続す
るために前記メタライズ配線層に銀ロウ等のロウ材を介
し取着された外部リード端子と、蓋体とから構成されて
おり、絶縁基体の凹部底面に半導体素子をガラス、樹
脂、ロウ材等の接着剤を介して接着固定するとともに該
半導体素子の各電極をボンディングワイヤを介してメタ
ライズ配線層に電気的に接続し、しかる後、絶縁基体と
蓋体とから成る容器内部に半導体素子を気密に収容する
ことによって製品としての半導体装置となる。
【0003】なお、上述の半導体素子収納用パッケージ
においては、絶縁基体の下面に取着されている放熱体が
銅で形成されており、該銅は熱伝導性において優れてい
ることから放熱体は半導体素子の作動時に発する熱を良
好に吸収するとともに大気中に良好に放散させることが
でき、これによって半導体素子を常に適温とし半導体素
子に熱破壊が発生したり、特性に熱劣化が発生したりす
るのを有効に防止している。
【0004】また前記絶縁基体に配されたメタライズ配
線層は、その露出表面にニッケル、金等のめっき層が所
定厚みに被着形成されており、該ニッケル、金等のめっ
き層によってメタライズ配線層は酸化腐蝕を受けるのが
有効に防止され、同時にメタライズ配線層に対するボン
ディングワイヤや外部リード端子の接続が良好なものと
なっている。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージでは、放熱体が銅で形
成されており、該銅はその熱膨張係数が約17ppm/
℃で絶縁基体を構成する酸化アルミニウム質焼結体やム
ライト質焼結体等の熱膨張係数(酸化アルミニウム質焼
結体の熱膨張係数は約7ppm/℃、ムライト質焼結体
および窒化アルミニウム質焼結体の熱膨張係数は約4p
pm/℃)と大きく相異することから、容器内部に半導
体素子を気密に収容し、半導体装置となした後、絶縁基
体と放熱体の各々に半導体素子が作動時に発生する熱等
が印加された場合、放熱体と絶縁基体との間に両者の熱
膨張係数の相異に起因する大きな熱応力が発生し、該熱
応力によって放熱体が絶縁基体より剥がれ、半導体素子
の作動時に発する熱を大気中に良好に放散させることが
不可となったり、絶縁基体に割れやクラックが発生し、
容器の気密封止が破れて容器内部に収容する半導体素子
を長期間にわたり、正常、かつ安定に作動させることが
できないという欠点を有していた。
【0006】特に、近時、半導体素子の高集積化、高機
能化にともない半導体素子の発熱量が増大しているた
め、上記熱応力による放熱体の剥がれや絶縁基体の割
れ、クラック等が発生する危険性は顕著なものとなって
いる。
【0007】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体素子を常に適温と
して正常、かつ安定に作動させることができる、高信頼
性かつ安価な半導体素子収納用パッケージを提供するこ
とにある。
【0008】
【課題を解決するための手段】本発明は、絶縁基体と蓋
体とからなり、内部に半導体素子を収納する容器と、該
容器に取着された放熱体とで形成された半導体素子収納
用パッケージであって、前記放熱体は、銅もしくは銅を
主成分とする金属で形成され、かつ前記絶縁基体は、B
aOを5〜60重量%含有するガラス20〜80体積%
と、40〜400℃における熱膨張係数が6ppm/℃
以上であるフィラー80〜20体積%とから成り、前記
ガラス及び/又はフィラー中にZr化合物をZrO2
算で0.1〜30重量%含有しているガラスセラミック
焼結体で形成されていることを特徴とするものである。
【0009】本発明の半導体素子収納用パッケージによ
れば、半導体素子を収納する容器の絶縁基体を、5〜6
0重量%のBaOを含有するガラス20〜80体積%
と、40〜400℃における熱膨張係数が6ppm/℃
以上であるフィラー80〜20体積%とから成り、前記
ガラス及び/又はフィラー中にZr化合物をZrO2
算で0.1〜30重量%含有しているガラスセラミック
焼結体で形成したことから絶縁基体の40〜400℃に
おける熱膨張係数を8.5〜18.5ppm/℃として
銅もしくは銅を主成分とする金属から成る放熱体の熱膨
張係数(銅:17ppm/℃)に近似させることがで
き、その結果、絶縁基体と放熱体の各々に半導体素子が
作動時に発生する熱等が印加されたとしても絶縁基体と
放熱体との間には大きな熱応力が発生することはなく、
これによって放熱体の絶縁基体からの剥離、絶縁基体で
の割れやクラック等の発生が有効に防止されて容器内部
の半導体素子を確実に気密封止することができるととも
に容器内部に収容する半導体素子の熱を外部に良好に放
散し、半導体素子を常に適温として半導体素子を安定、
かつ正常に作動させることが可能となる。
【0010】また同時に、前記ガラスセラミック焼結体
は、BaOを5〜60重量%含有するガラスのヤング率
が50〜80GPaと低いため絶縁基体のヤング率も約
50〜80GPaと低いものとなっている。そのため絶
縁基体と放熱体との間に両者の熱膨張係数の相異に起因
して若干の熱応力が発生したとしても該熱応力は絶縁基
体を適度に変形させることによって効果的に吸収、緩和
され、絶縁基体に割れやクラック等が発生するのが有効
に防止されて、半導体素子収納用パッケージとしての信
頼性がより一層優れたものとなる。
【0011】更に本発明の半導体素子収納用パッケージ
によれば、前記ガラスセラミック焼結体のガラス及び/
又はフィラー中にZr化合物をZrO2換算で0.1〜
30重量%含有させたことからガラスセラミック焼結体
の耐薬品性を大きく向上させることができ、その結果、
絶縁基体に設けたメタライズ配線層にニッケル、金等の
めっき層を被着させる際、絶縁基体を酸性、アルカリ性
等の薬液に浸漬したとしても絶縁基体に酸化、腐食等が
生じることもほとんどなく、半導体素子収納用パッケー
ジとしての信頼性を高いものとなすことができる。
【0012】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図1は本発明の半導体素子収納用パッケ
ージの一実施例を示し、1は絶縁基体、2は蓋体であ
る。この絶縁基体1と蓋体2とで半導体素子3を収容す
る容器4が構成される。
【0013】前記絶縁基体1はその上面に半導体素子3
を収容するための空所を形成する凹部1aが設けてあ
り、該凹部1a底面には半導体素子3が載置され、ガラ
ス、樹脂、ロウ材等の接着材を介して接着固定される。
【0014】前記絶縁基体1は、BaOを5〜60重量
%含有するガラス20〜80体積%と、40〜400℃
における熱膨張係数が6ppm/℃以上であるフィラー
80〜20体積%とから成り、前記ガラス及び/又はフ
ィラー中にZr化合物をZrO2換算で0.1〜30重
量%含有しているガラスセラミック焼結体で形成されて
おり、例えば、BaO含有ガラス、フィラー、Zr化合
物等の原料粉末に適当な有機バインダー、溶剤等を添加
混合して泥漿物を作るとともに、該泥漿物をドクターブ
レード法やカレンダーロール法を採用することによって
グリーンシート(生シート)と成し、しかる後、前記グ
リーンシートに適当な打ち抜き加工を施すとともにこれ
を複数枚積層し、約850〜1300℃の温度で焼成す
ることによって製作される。
【0015】また前記絶縁基体1は凹部1a周辺から外
周縁にかけて複数個のメタライズ配線層5が被着形成さ
れており、該メタライズ配線層5の凹部1a周辺部には
半導体素子3の各電極がボンディングワイヤ6を介して
電気的に接続され、また絶縁基体1の上面外周縁に導出
された部位には外部電気回路と接続される外部リード端
子7がロウ材を介してロウ付け取着されている。
【0016】前記メタライズ配線層5は半導体素子3の
各電極を外部電気回路に接続する際の導電路として作用
し、銅、銀、ニッケル、パラジウム等の金属材料により
形成されている。
【0017】前記メタライズ配線層5は銅、銀、ニッケ
ル等の金属粉末に適当な有機バインダー、溶剤等を添加
混合して得た金属ペーストを絶縁基体1となるグリーン
シートに予め従来周知のスクリーン印刷法により所定パ
ターンに印刷塗布しておくことによって絶縁基体1の凹
部1a周辺から外周縁にかけて被着形成される。
【0018】また前記メタライズ配線層5はその露出す
る表面にニッケル、金等の耐蝕性に優れ、かつロウ材と
の濡れ性に優れる金属を1μm〜20μmの厚みにめっ
き法により被着させておくと、メタライズ配線層5の酸
化腐蝕を有効に防止することができるとともにメタライ
ズ配線層5への外部リード端子7のロウ付けを強固とな
すことができる。従って、前記メタライズ配線層5は、
その露出する表面にニッケル、金等の耐蝕性に優れ、か
つロウ材との濡れ性に優れる金属を1μm〜20μmの
厚みに被着させておくことが好ましい。
【0019】なお、前記メタライズ配線層5は、銅、銀
等の低電気抵抗の金属で形成しておくとメタライズ配線
層5を伝搬する電気信号に減衰が生じず、半導体素子3
に電気信号を確実、かつ正確に入力することができる。
従って、前記メタライズ配線層5は銅、銀等の低電気抵
抗の金属で形成しておくことが好ましい。
【0020】更に前記メタライズ配線層5には外部リー
ド端子7が低融点ロウ材等のロウ材を介してロウ付け取
着されており、該外部リード端子7は容器4内部に収容
する半導体素子3の各電極を外部電気回路に電気的に接
続する作用をなし、外部リード端子7を外部電気回路に
接続することによって容器4内部に収容される半導体素
子3はメタライズ配線層5及び外部リード端子7を介し
て外部電気回路に接続されることとなる。
【0021】前記外部リード端子7は鉄−ニッケルーコ
バルト合金や鉄−ニッケル合金等の金属材料から成り、
例えば、鉄−ニッケルーコバルト合金等の金属から成る
インゴット(塊)に圧延加工法や打ち抜き加工法等、従
来周知の金属加工法を施すことによって所定の形状に形
成される。
【0022】前記外部リード端子7が被着された絶縁基
体1はまたその下面に熱伝導率が高い銅または銅を主成
分とする金属材料からなる放熱体8がロウ材等から成る
接着剤を介して取着されており、該放熱体8は半導体素
子3が作動時に発する熱を良好に吸収するとともに大気
中に効率良く放散させて半導体素子3を常に適温とな
し、これによって半導体素子3は常に正常に作動するこ
とが可能となる。
【0023】前記銅または銅を主成分とする金属材料か
らなる放熱体8は、銅または銅を主成分とする金属材料
に圧延加工法や打ち抜き加工法等、従来周知の金属加工
法を施すことによって所定の形状に形成される。
【0024】かくして上述の半導体素子収納用パッケー
ジによれば、絶縁基体1の凹部1a底面に半導体素子3
をガラス、樹脂、ロウ材等から成る接着剤を介して接着
固定するとともに該半導体素子3の各電極をボンディン
グワイヤ6を介して所定のメタライズ配線層5に接続さ
せ、しかる後、前記絶縁基体1の上面に、鉄−ニッケル
−コバルト合金等の金属材料を従来周知の加工法により
所定の板状等の形状に加工してなる蓋体2をガラス、樹
脂、ロウ材等から成る封止材を介して接合させ、絶縁基
体1と蓋体2とから成る容器4内部に半導体素子3を気
密に収容することによって製品としての半導体装置とな
る。
【0025】本発明においては、絶縁基体1を、酸化バ
リウム(BaO)を5〜60重量%含有するガラス20
〜80体積%と、40〜400℃における熱膨張係数が
6ppm/℃以上であるフィラー80〜20体積%とか
ら成り、かつ前記酸化バリウム含有ガラス及び/又はフ
ィラー中にZr化合物をZrO2換算で0.1〜30重
量%含有しているガラスセラミック焼結体で形成してお
くことが重要である。
【0026】前記絶縁基体1を、上述のガラスセラミッ
ク焼結体で形成すると絶縁基体1の40〜400℃にお
ける熱膨張係数が8.5〜18.5ppm/℃となつて
銅もしくは銅を主成分とする金属から成る放熱体8の熱
膨張係数(銅:17ppm/℃)に近似し、その結果、
絶縁基体1と放熱体8の各々に半導体素子3が作動時に
発生する熱等が印加されたとしても絶縁基体1と放熱体
8との間には大きな熱応力が発生することはなく、これ
によって放熱体8の絶縁基体1からの剥離、絶縁基体1
での割れやクラック等の発生が有効に防止されて容器4
内部の半導体素子3を確実に気密封止することができる
とともに容器4内部に収容する半導体素子3の熱を外部
に良好に放散し、半導体素子3を常に適温として半導体
素子3を安定、かつ正常に作動させることが可能とな
る。
【0027】また前記絶縁基体1を構成するガラスセラ
ミック焼結体に酸化バリウム(BaO)を5〜60重量
%含有するガラスを用いるのは該酸化バリウム含有ガラ
スは低軟化点であり、比較的高い熱膨張係数を有してい
るためにガラス量を少なく、かつ高熱膨張のフィラーを
多く添加することが可能であり、銅や銅を主成分とする
金属材料からなる放熱体8の熱膨張係数に近似する高い
熱膨張係数を有するガラスセラミック焼結体が容易に得
られるためであり、酸化バリウムの量を5〜60重量%
の範囲とするのは、5重量%より少ないとガラスの低軟
化点化が困難となり、60重量%より多いとガラス化が
困難で特性が不安定となりやすく、また耐薬品性が著し
く低下してしまうためである。特に酸化バリウムの量は
20〜40重量%が望ましい。
【0028】前記酸化バリウム含有ガラスとしては、例
えば、 SiO2−BaO−B23−Al23−CaO SiO2−BaO−B23−Al23−TiO2−SrO SiO2−BaO−B23−CaO−Al23−MgO
−ZrO2 SiO2−BaO−B23−CaO−Al23−MgO 等の組成物も好適に使用される。
【0029】なお、このような酸化バリウム含有ガラス
は、そのヤング率が50〜80GPaと低いため、ガラ
スセラミック焼結体からなる絶縁基体1のヤング率も約
50〜80GPaと低い変形がしやすいものとなってい
る。そのため絶縁基体1と放熱体8との間に両者の熱膨
張係数の相異に起因して若干の熱応力が発生したとして
も該熱応力は絶縁基体1を適度に変形させることによっ
て効果的に吸収、緩和され、絶縁基体1に割れやクラッ
ク等が発生するのが有効に防止されて、半導体素子収納
用パッケージとしての信頼性がより一層優れたものとな
る。
【0030】また、前記酸化バリウム含有ガラスの屈伏
点は、400〜800℃、特に400〜700℃である
ことが望ましい。これは酸化バリウム含有ガラスおよび
フィラーからなる混合物を成形する場合、有機樹脂等の
成形用バインダーを添加するが、このバインダーを効率
的に除去するとともに絶縁基体1と同時に焼成されるメ
タライズ配線層5との焼成条件のマッチングを図るため
必要であり、屈伏点が400℃より低いとガラスが低い
温度で焼結が開始されるために、例えば、銀(Ag)、
銅(Cu)等の焼結開始温度が600〜800℃のメタ
ライズ配線層5との同時焼成ができず、また成形体の緻
密化が低温で開始するためにバインダーは分解揮散でき
なくなりバインダー成分が残留し特性に影響を及ぼす結
果になるためである。また屈伏点が800℃より高いと
ガラス量を多くしないと焼結しにくくなるため、高価な
ガラスを大量に必要とするために焼結体のコストを高め
ることになる。
【0031】一方、前記ガラスと組み合わせるフィラー
としては、ガラスセラミック焼結体の熱膨張係数を銅や
銅を主成分とする金属材料からなる放熱体8に近似させ
るために40〜400℃における熱膨張係数が6ppm
/℃以上のものとしておくことが重要である。熱膨張係
数が6ppm/℃以上のフィラーを含有させないとガラ
スセラミック焼結体の熱膨張係数は8.5ppm/℃以
上に高めることができない。
【0032】このような熱膨張係数が6ppm/℃以上
のフィラーとしては、クリストバライト(SiO2)、
クオーツ(SiO2)、トリジマイト(SiO2)、フォ
ルステライト(2MgO・SiO2)、スピネル(2M
gO・Al23)、ウオラスナイト(CaO・Si
2)、モンティセラナイト(CaO・MgO・Si
2)、ネフエリン(Na2O・Al23・SiO2)、
ジオプサイト(CaO・MgO・2SiO2)、メルビ
ナイト(3CaO・MgO・2SiO2)、アケルマイ
ト(2CaO・MgO・2SiO2)、マグネシア(M
gO)、アルミナ(Al23)、カーネギアイト(Na
2O・Al23・2SiO2)、エンスタタイト(MgO
・SiO2)、ホウ酸マグネシウム(MgO・B
23)、セルシアン(BaO・Al23・2Si
2)、B23・2MgO・2SiO2、ガーナイト(Z
nO・Al23)の群から選ばれる少なくとも一種以上
が挙げられる。これらの中でも、クリストバライト、ク
オーツ、トリジマイト等のSiO2系材料やフォルステ
ライト、エンスタタイトの群から選ばれる一種が高熱膨
張化を図る上で望ましい。
【0033】前記ガラスとフィラーは、焼成温度や最終
的に得られるガラスセラミック焼結体の熱膨張特性など
の目的に応じて適当な比率で混合される。前記酸化バリ
ウム含有ガラスは、フィラー無添加では収縮開始温度は
700℃以下で、850℃以上では溶融してしまい、メ
タライズ配線層5等を配設することができない。しか
し、フィラーを混合することにより焼成過程において結
晶の析出が起こり、フィラーを液相焼結させるための液
相を適切な温度で形成させることができる。また、成形
体全体の収縮開始温度を上昇させることができるため、
このフィラーの含有量の調整によりメタライズ配線層5
との同時焼成条件のマッチングを図ることができる。
【0034】前記ガラスセラミック焼結体の酸化バリウ
ム含有ガラスとフィラーの比率は、酸化バリウム含有ガ
ラスが20〜80体積%、フイラーが80〜20体積%
に特定される。この酸化バリウム含有ガラスとフイラー
の量を上記の範囲とするのは酸化バリウム含有ガラスの
量が20体積%より少ない、言い換えればフィラーが8
0体積%より多いと液相焼結することができずに高温で
焼成する必要があり、その場合に、例えば銅を主成分と
するメタライズ配線層5を絶縁基体1と同時焼成によっ
て絶縁基体1の所定位置に被着形成させることができな
くなる危険性があり、また酸化バリウム含有ガラスが8
0体積%より多い、言い換えるとフィラーが20体積%
より少ないとガラスセラミック焼結体の焼結開始温度が
低くなるためにメタライズ配線層5と同時焼成ができな
くなる危険性があるためである。
【0035】また、フィラーの量は、酸化バリウムの屈
伏点に応じ、その量を適宜調整することが望ましい。す
なわち、ガラスの屈伏点が400〜700℃と低い場
合、低温での焼結性が高まるためフィラーの含有量は4
0〜80体積%と比較的多く配合できる。これに対し
て、ガラスの屈伏点が700〜800℃と高い場合、焼
結性が低下するためフィラーの含有量は20〜50体積
%と比較的少なく配合することが望ましい。
【0036】更に前記ガラスセラミック焼結体は、前記
フィラー中および/またはガラス中にジルコニウム化合
物(Zr化合物)を酸化ジルコニウム(ZrO2)換算
で0.1〜30重量%の割合で含有させておくことが重
要である。
【0037】前記Zr化合物の含有はガラスセラミック
焼結体の耐酸化性を高めるためであり、メタライズ配線
層5の露出表面にニッケル、金等のめっき層を被着させ
るためのめっき前処理液、めっき液等の酸性、アルカリ
性の液に絶縁基体1が接触したとしても絶縁基体1が酸
化、腐食するのを有効に防止することができ、これによ
って半導体素子収納用パッケージの信頼性を確保するこ
とができる。
【0038】前記Zr化合物としては、例えば、ZrO
2、ZrSiO2、CaO・ZrO2、ZrB2、ZrP2
7、ZrBの群から選ばれる少なくとも一種が挙げら
れる。
【0039】このZr化合物は化合物粉末としてフィラ
ー中の一成分として混合する。この場合、添加時のZr
化合物、特にZrO2のBET比表面積によって、ガラ
スセラミック焼結体の耐薬品性が変化する傾向にあり、
BET比表面積が25m2/g以上であることが望まし
く、BET比表面積が25m2/gよりも小さいと耐薬
品性の改善効果が小さくなる傾向にある。また他の配合
形態としては、ガラス粉末として酸化バリウム(Ba
O)以外の成分として酸化ジルコニウム(ZrO 2)を
含有するガラスを用いてもよい。
【0040】なお、前記Zr化合物は酸化バリウム含有
ガラス及び/又はフィラーへの添加量がZrO2換算で
0.1重量%未満であると、ガラスセラミック焼結体の
耐薬品性を改善する効果が不十分となり、絶縁基体1が
ニッケル、金等のめっき液や、フッ酸等のめっき前処理
液等で酸化腐食され、外観不良やメタライズ配線層5の
被着強度の劣化が生じてしまい、30重量%を超える
と、ガラスセラミック焼結体の熱膨張係数が8.5pp
m/℃よりも低くなり、絶縁基体1と放熱体8との熱膨
張係数の差が大きくなり、この熱膨張係数差に起因して
生じる熱応力によって絶縁基体1に、短期間で、機械的
な破壊を生じたり、絶縁基体1から放熱体8が剥離して
しまう。従って、Zr化合物の酸化バリウム含有ガラス
及び/又はフィラーへの添加量はZrO2換算で0.1
〜30重量%の範囲に特定され、0.2〜10重量%の
範囲がより一層好ましい。
【0041】前記ガラスセラミック焼結体は、所定の量
に秤量された酸化バリウム含有ガラス、フィラー、Zr
化合物に、適当な成形の有機樹脂バインダーを添加した
後、ドクターブレード法や圧延法、金型プレス法等の成
形手段により任意の形状、例えば、シート状に成形し、
しかる後、焼成することによって製作される。
【0042】また、前記ガラスセラミック焼結体からな
る絶縁基体1へのメタライズ配線層5の被着は、前記シ
ート状成形体に対して、銅(Cu)や銀(Ag)等の金
属粉末に有機バインダー、可塑剤、溶剤を添加混合して
得た金属ペーストを予めスクリーン印刷法により所定パ
ターンに印刷塗布しておくことによって行われる。
【0043】更に焼成に当たっては、まず、成形のため
に添加した有機樹脂バインダーを除去する。有機樹脂バ
インダーの除去は、700℃前後の大気雰囲気中で行な
われるが、メタライズ配線層5として銅を主成分とする
金属を用いる場合には、水蒸気を含有する100〜70
0℃の窒素雰囲気中で行われる。
【0044】焼成は、850℃〜1300℃の酸化雰囲
気中で行われ、これにより相対密度90%以上まで緻密
化される。この時の焼成温度が850℃より低いと緻密
化することができず、1300℃を超えるとメタライズ
配線層5の同時焼成でメタライズ配線層5が溶融してし
まう。ただし、メタライズ配線層5として銅を主成分と
する金属を用いる場合には、850〜1050℃の非酸
化性雰囲気中で行われる。
【0045】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、図2に示すような半
導体素子が搭載される搭載部を有する銅もしくは銅を主
成分とする金属材料からなる放熱体12上に、該半導体
素子搭載部を囲繞するようにして枠状の絶縁基体11を
取着した半導体素子収納用パッケージにも適用可能であ
る。この場合、枠状の絶縁基体11を、BaOを5〜6
0重量%含有するガラス20〜80体積%と、40〜4
00℃における熱膨張係数が6ppm/℃以上であるフ
ィラー80〜20体積%とから成り、前記ガラス及び/
又はフィラー中にZr化合物をZrO2換算で0.1〜
30重量%含有しているガラスセラミック焼結体で形成
しておけば絶縁基体11の熱膨張係数が銅もしくは銅を
主成分とする金属材料からなる放熱体12の熱膨張係数
に近似し、絶縁基体11と放熱体12の各々に半導体素
子13が作動時に発生する熱等が印加されたとしても、
絶縁基体11と放熱体12との間には大きな熱応力が発
生することはなく、これによって放熱体12の絶縁基体
11からの剥離、絶縁基体11での割れやクラック等の
発生が有効に防止されて容器内部の半導体素子13を確
実に気密封止することができるとともに容器内部に収容
する半導体素子13の熱を外部に良好に放散し、半導体
素子13を常に適温として半導体素子13を安定、かつ
正常に作動させることが可能となる。
【0046】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、半導体素子を収納する容器の絶縁基体を、5〜
60重量%のBaOを含有するガラス20〜80体積%
と、40〜400℃における熱膨張係数が6ppm/℃
以上であるフィラー80〜20体積%とから成り、前記
ガラス及び/又はフィラー中にZr化合物をZrO2
算で0.1〜30重量%含有しているガラスセラミック
焼結体で形成したことから絶縁基体の40〜400℃に
おける熱膨張係数を8.5〜18.5ppm/℃として
銅もしくは銅を主成分とする金属から成る放熱体の熱膨
張係数(銅:17ppm/℃)に近似させることがで
き、その結果、絶縁基体と放熱体の各々に半導体素子が
作動時に発生する熱等が印加されたとしても絶縁基体と
放熱体との間には大きな熱応力が発生することはなく、
これによって放熱体の絶縁基体からの剥離、絶縁基体で
の割れやクラック等の発生が有効に防止されて容器内部
の半導体素子を確実に気密封止することができるととも
に容器内部に収容する半導体素子の熱を外部に良好に放
散し、半導体素子を常に適温として半導体素子を安定、
かつ正常に作動させることが可能となる。
【0047】また同時に、前記ガラスセラミック焼結体
は、BaOを5〜60重量%含有するガラスのヤング率
が50〜80GPaと低いため絶縁基体のヤング率も約
50〜80GPaと低いものとなっている。そのため絶
縁基体と放熱体との間に両者の熱膨張係数の相異に起因
して若干の熱応力が発生したとしても該熱応力は絶縁基
体を適度に変形させることによって効果的に吸収、緩和
され、絶縁基体に割れやクラック等が発生するのが有効
に防止されて、半導体素子収納用パッケージとしての信
頼性がより一層優れたものとなる。
【0048】更に本発明の半導体素子収納用パッケージ
によれば、前記ガラスセラミック焼結体のガラス及び/
又はフィラー中にZr化合物をZrO2換算で0.1〜
30重量%含有させたことからガラスセラミック焼結体
の耐薬品性を大きく向上させることができ、その結果、
絶縁基体に設けたメタライズ配線層にニッケル、金等の
めっき層を被着させる際、絶縁基体を酸性、アルカリ性
等の薬液に浸漬したとしても絶縁基体に酸化、腐食等が
生じることもほとんどなく、半導体素子収納用パッケー
ジとしての信頼性を高いものとなすことができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態の構成を示す概略的な断
面図である。
【図2】本発明の実施の他の形態の概略的な断面図であ
る。
【符号の説明】
1・・・・・絶縁基体 2・・・・・蓋体 3・・・・・半導体素子 4・・・・・容器 5・・・・・メタライズ配線層 6・・・・・ボンディングワイヤ 7・・・・・外部リード端子 8・・・・・放熱体

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】絶縁基体と蓋体とからなり、内部に半導体
    素子を収納する容器と、該容器に取着された放熱体とで
    形成された半導体素子収納用パッケージであって、前記
    放熱体は、銅もしくは銅を主成分とする金属で形成さ
    れ、かつ前記絶縁基体は、BaOを5〜60重量%含有
    するガラス20〜80体積%と、40〜400℃におけ
    る熱膨張係数が6ppm/℃以上であるフィラー80〜
    20体積%とから成り、前記ガラス及び/又はフィラー
    中にZr化合物をZrO2換算で0.1〜30重量%含
    有しているガラスセラミック焼結体で形成されているこ
    とを特徴とする半導体素子収納用パッケージ。
JP2000070314A 2000-03-14 2000-03-14 半導体素子収納用パッケージ Pending JP2001267443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000070314A JP2001267443A (ja) 2000-03-14 2000-03-14 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000070314A JP2001267443A (ja) 2000-03-14 2000-03-14 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2001267443A true JP2001267443A (ja) 2001-09-28

Family

ID=18589068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000070314A Pending JP2001267443A (ja) 2000-03-14 2000-03-14 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2001267443A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299817A (ja) * 2006-04-28 2007-11-15 Oki Electric Ind Co Ltd 半導体装置
WO2011122406A1 (ja) * 2010-03-30 2011-10-06 株式会社村田製作所 金属ベース基板およびその製造方法
WO2015163095A1 (ja) * 2014-04-23 2015-10-29 京セラ株式会社 電子素子実装用基板および電子装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299817A (ja) * 2006-04-28 2007-11-15 Oki Electric Ind Co Ltd 半導体装置
WO2011122406A1 (ja) * 2010-03-30 2011-10-06 株式会社村田製作所 金属ベース基板およびその製造方法
CN102822112A (zh) * 2010-03-30 2012-12-12 株式会社村田制作所 金属基基板及其制造方法
CN102822112B (zh) * 2010-03-30 2014-06-18 株式会社村田制作所 金属基基板及其制造方法
US8980028B2 (en) 2010-03-30 2015-03-17 Murata Manufacturing Co., Ltd. Metal base substrate and manufacturing method thereof
WO2015163095A1 (ja) * 2014-04-23 2015-10-29 京セラ株式会社 電子素子実装用基板および電子装置
JP6068649B2 (ja) * 2014-04-23 2017-01-25 京セラ株式会社 電子素子実装用基板および電子装置

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP2001267443A (ja) 半導体素子収納用パッケージ
JP3798969B2 (ja) 水晶デバイス
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP2001267444A (ja) 半導体素子収納用パッケージ
JPH06334077A (ja) 半導体素子収納用パッケージ
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2003124376A (ja) 半導体素子収納用パッケージ
JP2724075B2 (ja) 窒化アルミニウム質焼結体への金属層の被着方法
JP2813072B2 (ja) 半導体素子収納用パッケージ
JPH06244295A (ja) 半導体素子収納用パッケージ
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3752447B2 (ja) 半導体素子収納用パッケージ
JP3305579B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3748399B2 (ja) 半導体素子収納用パッケージ
JP2931481B2 (ja) 半導体素子収納用パッケージ
JP2001244408A (ja) 半導体装置
JPH06236936A (ja) 半導体素子収納用パッケージ
JP2001257287A (ja) 半導体装置
JP2004259804A (ja) 電子部品収納用容器
JPH1070214A (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JPH0917904A (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP2003068904A (ja) 半導体素子収納用パッケージ
JP2001257281A (ja) 電子部品収納用容器

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070213

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20090123

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602