JPH06244295A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH06244295A
JPH06244295A JP50A JP2686793A JPH06244295A JP H06244295 A JPH06244295 A JP H06244295A JP 50 A JP50 A JP 50A JP 2686793 A JP2686793 A JP 2686793A JP H06244295 A JPH06244295 A JP H06244295A
Authority
JP
Japan
Prior art keywords
semiconductor element
lid
volume
package
sintered body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50A
Other languages
English (en)
Inventor
Atsushi Tanaka
淳 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP50A priority Critical patent/JPH06244295A/ja
Publication of JPH06244295A publication Critical patent/JPH06244295A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

(57)【要約】 【目的】メタライズ配線層の信号伝播速度を高速とし高
速駆動の半導体素子を収容することが可能になるととも
に半導体素子の発する熱を大気中に良好に放散させ、半
導体素子を長期間にわたり正常、且つ安定に作動させる
ことができる半導体素子収納用パッケージを提供するこ
とにある。 【構成】絶縁基体１と蓋体２から成り、内部に半導体素
子３を収容するための空所を有する半導体素子収納用パ
ッケージあって、前記絶縁基体１はコージェライト、ム
ライトの少なくとも１種から成る結晶が50.0乃至90.0体
積％、アルミナ、スピネル、アノーサイト、フォルステ
ライトの少なくとも１種から成る結晶が10.0乃至50.0体
積％含有されたガラスセラミックス焼結体で形成され、
且つ蓋体２が窒化アルミニウム質焼結体で形成されてい
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子を内部に収容
するための半導体素子収納用パッケージに関するもので
ある。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは一般に、酸化アルミニウム質
焼結体から成り、その上面の略中央部に半導体素子を収
容する空所を形成するための凹部を有し、且つ該凹部周
辺から外周縁にかけて導出されたタングステン、モリブ
デン等の高融点金属粉末から成る複数個のメタライズ配
線層を有する絶縁基体と、半導体素子を外部電気回路に
電気的に接続するために前記メタライズ配線層に銀ロウ
等のロウ材を介し取着された外部リード端子と、酸化ア
ルミニウム質焼結体等の電気絶縁材料から成る蓋体とか
ら構成されており、絶縁基体の凹部底面に半導体素子を
ガラス、樹脂、ロウ材等の接着剤を介して接着固定し、
半導体素子の各電極とメタライズ配線層とをボンディン
グワイヤを介して電気的に接続するとともに絶縁基体の
上面に蓋体をガラス、樹脂、ロウ材等から成る封止材に
より接合させ、絶縁基体と蓋体とから成る容器の内部に
半導体素子を気密に封止することによって製品としての
半導体装置となる。
【０００３】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子の大型化、信号の伝播速度の高速化が急激に
進み、該半導体素子を上記従来の半導体素子収納用パッ
ケージに収容した場合、以下に述べる欠点を有したもの
となる。
【０００４】即ち、 (1) 半導体素子を構成するシリコンとパッケージの絶縁
基体を構成する酸化アルミニウム質焼結体の熱膨張係数
がそれぞれ3.0 〜3.5 ×10-6/ ℃、6.0 〜7.5 ×10-6/
℃であり、大きく相違することから両者に半導体素子を
作動させた際等に発生する熱が印加されると両者間に大
きな熱応力が発生し、該熱応力によって半導体素子が破
損したり、絶縁基体より剥離して半導体装置としての機
能を喪失させてしまう。
【０００５】(2) パッケージの絶縁基体を構成する酸化
アルミニウム質焼結体はその誘電率が9 〜10( 室温1MH
z) と高いため、絶縁基体に設けたメタライズ配線層を
伝わる信号の伝播速度が遅く、そのため信号の高速伝播
を要求する半導体素子はその収容が不可となる。
【０００６】(3) パッケージの絶縁基体及び蓋体を構成
する酸化アルミニウム質焼結体はその熱伝導率が20W/m
・K と低いため半導体素子が作動時に多量の熱を発生す
ると該熱が大気中に放散されずに半導体素子内に蓄積さ
れてしまい、その結果、半導体素子が高温となり、半導
体素子に熱破壊を起こさせたり、特性に熱変化を与え、
誤動作を生じさせたりする。
【０００７】等の欠点を有していた。
【０００８】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的はメタライズ配線層の信号伝播速度を高速
とし高速駆動の半導体素子を収容することが可能になる
とともに半導体素子の発する熱を大気中に良好に放散さ
せ、半導体素子を長期間にわたり正常、且つ安定に作動
させることができる半導体素子収納用パッケージを提供
することにある。
【０００９】
【課題を解決するための手段】本発明は絶縁基体と蓋体
から成り、内部に半導体素子を収容するための空所を有
する半導体素子収納用パッケージあって、前記絶縁基体
はコージェライト、ムライトの少なくとも１種から成る
結晶が50.0乃至90.0体積％、アルミナ、スピネル、アノ
ーサイト、フォルステライトの少なくとも１種から成る
結晶が10.0乃至50.0体積％含有されたガラスセラミック
ス焼結体で形成され、且つ蓋体が窒化アルミニウム質焼
結体で形成されていることを特徴とするものである。
【００１０】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体をコージェライト、ムライトの少なくとも
１種から成る結晶が50.0乃至90.0体積％、アルミナ、ス
ピネル、アノーサイト、フォルステライトの少なくとも
１種から成る結晶が10.0乃至50.0体積％含有されるガラ
スセラミックス焼結体で形成したことから絶縁基体の熱
膨張係数を半導体素子を構成するシリコンに近似させた
値となすことができ、その結果、絶縁基体と半導体素子
の両者に半導体素子を作動させた際等に発生する熱が印
加されても両者間には大きな熱応力が発生することはな
く、該熱応力によって半導体素子が破損したり、絶縁基
体より剥離したりすることは皆無となる。
【００１１】また絶縁基体をコージェライト、ムライト
の少なくとも１種から成る結晶が50.0乃至90.0体積％、
アルミナ、スピネル、アノーサイト、フォルステライト
の少なくとも１種から成る結晶が10.0乃至50.0体積％含
有されるガラスセラミックス焼結体で形成したことから
絶縁基体の熱膨張係数を蓋体の熱膨張係数に近似させる
ことができ、その結果、絶縁基体と蓋体の両者に半導体
素子を作動させた際等に発生する熱が印加されても両者
間には大きな熱応力が発生することはなく、該熱応力に
よって蓋体が絶縁基体より外れることはなく、絶縁基体
と蓋体とから成る容器の気密封止を完全とし、内部に収
容する半導体素子を長期間にわたり正常、且つ安定に作
動させることができる。
【００１２】更にコージェライト、ムライトの少なくと
も１種から成る結晶を50.0乃至90.0体積％、アルミナ、
スピネル、アノーサイト、フォルステライトの少なくと
も１種から成る結晶を10.0乃至50.0体積％含有させたガ
ラスセラミックス焼結体から成る絶縁基体はその誘電率
が約6 〜7(室温1MHz) と低いため絶縁基体に設けたメタ
ライズ配線層を伝わる信号の伝播速度を速いものとなす
ことができ、その結果、信号が高速で出し入れされる高
速駆動の半導体素子の収容が可能となる。
【００１３】また更に蓋体を熱伝導率が50W/m ・K 以上
の窒化アルミニウム質焼結体で形成したことから半導体
素子が作動時に発生した熱は蓋体を介して大気中に良好
に放散され、その結果、半導体素子は常に低温となり、
半導体素子を長期間にわたり正常、且つ安定に作動させ
ることが可能となる。
【００１４】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、１は絶縁基体、２は蓋体であ。この絶縁基
体１と蓋体２とで半導体素子３を収容するための容器４
が構成される。
【００１５】前記絶縁基体１はその上面中央部に半導体
素子3 が載置される載置部を有し、該半導体素子載置部
には半導体素子3 が半田等を介して載置固定される。
【００１６】前記絶縁基体１はコージェライト、ムライ
トの少なくとも１種から成る結晶が50.0乃至90.0体積
％、アルミナ、スピネル、アノーサイト、フォルステラ
イトの少なくとも１種から成る結晶が10.0乃至50.0体積
％含有されたガラスセラミックス焼結体から成り、酸化
アルミニウム( Al2 O 3 ) 、酸化珪素(SiO2 ) 、酸化ホ
ウ素(B2 O 3 ) 、酸化マグネシウム(MgO) 等の成分から
成るガラス粉末にフィラーとして所定量のコージェライ
ト(2MgO ・2Al 2 O 3 ・5SiO2 ) 、ムライト(3Al2 O 3
・2SiO2 ) 、アルミナ(Al 2 O 3 ) 、スピネル(MgO・Al
2 O 3 ) 、アノーサイト(Al 2 O 3 ・CaO ・2SiO2 ) 、
フォルステライト(2MgO ・SiO 2 ) 等と適当な有機溶
剤、バインダーを添加混合して泥漿状となすとともにこ
れを従来周知のトクターブレード法やカンレンダーロー
ル法によりシート状に成形してセラミックグリーンシー
ト( セラミック生シート) を得、しかる後、前記セラミ
ックグリーンシートに適当な打ち抜き加工を施すととも
に複数枚積層し、約1000℃で焼成することによって製作
される。
【００１７】前記コージェライト、ムライトの少なくと
も１種から成る結晶を50.0乃至90.0体積％、アルミナ、
スピネル、アノーサイト、フォルステライトの少なくと
も１種から成る結晶を10.0乃至50.0体積％含有させたガ
ラスセラミックス焼結体から成る絶縁基体1 はその熱膨
張係数が4.0 〜5.0 ×10-6/ ℃であり、半導体素子3を
構成するシリコンの熱膨張係数( 3.0 〜3.5 ×10-6/
℃) と近似することから絶縁基体1 と半導体素子3 の両
者に半導体素子3 を作動させた際等に発生する熱が印加
されても両者間には大きな熱応力が発生することはな
く、該熱応力によって半導体素子3 が破損したり、絶縁
基体1 より剥離したりすることは皆無となる。
【００１８】尚、前記絶縁基体1 はガラスセラミックス
焼結体中に含有されるコージェライト、ムライトの結晶
及びアルミナ、スピネル、アノーサイト、フォルステラ
イトの結晶は絶縁基体1 の誘電率を低くして、且つ熱膨
張係数を半導体素子3 及び後述する蓋体2 の熱膨張係数
に近似させる作用を為し、コージェライト、ムライト結
晶の含有量が50.0体積％未満で、且つアルミナ、スピネ
ル、アノーサイト、フォルステライト結晶の含有量が5
0.0体積％を越えた時、或いはコージェライト、ムライ
ト結晶の含有量が90.0体積％を越え、且つアルミナ、ス
ピネル、アノーサイト、フォルステライト結晶の含有量
が10.0体積％未満の時、絶縁基体1 の熱膨張係数が半導
体素子3 等の熱膨張係数に対し大きく相違して絶縁基体
1 に半導体素子3 を強固に載置固定することが不可とな
ってしまう。従って、前記絶縁基体1 はガラスセラミッ
クス焼結体中に含有されるコージェライト、ムライトの
少なくとも１種から成る結晶の量は50.0乃至90.0体積％
の範囲に、アルミナ、スピネル、アノーサイト、フォル
ステライトの少なくとも１種から成る結晶の量は10.0乃
至50.0体積％の範囲に各々、特定される。
【００１９】また前記絶縁基体1 はその上面の半導体素
子3 が載置される載置部から下面にかけて複数個のメタ
ライズ配線層5 が被着形成されており、該メタライズ配
線層5 の半導体素子載置部には半導体素子3 の電極が半
田等のロウ材を介して接合され、また絶縁基体1 の下面
に導出させた部位には外部リード端子6 が金ー錫合金等
のロウ材を介しロウ付けされている。
【００２０】前記メタライズ配線層5 は半導体素子3 の
電極を外部電気回路に接続される外部リード端子6 に電
気的に接続する作用を為し、該メタライズ配線層5 は
金、銀、銅等の低抵抗金属粉末から成り、銅等の金属粉
末に適当な有機溶剤、バインダーを添加混合して得た金
属ペーストを予め絶縁基体1 と成るセラミックグリーン
シートに従来周知のスクリーン印刷法により所定パター
ンに印刷塗布しておくことによって絶縁基体1 の上面か
ら下面にかけて被着形成される。
【００２１】前記メタライズ配線層5 はまた絶縁基体1
がコージェライト、ムライトの少なくとも１種から成る
結晶を50.0乃至90.0体積％、アルミナ、スピネル、アノ
ーサイト、フォルステライトの少なくとも１種から成る
結晶を10.0乃至50.0体積％含有させたガラスセラミック
ス焼結体から成り、その誘電率が約6 〜7(室温1MHz)と
低いことからそれを伝わる電気信号の伝播速度を極めて
速いものとなすことができ、これによってパッケージ内
に信号の伝播速度が速い高速駆動を行う半導体素子3 を
収容することも可能となる。
【００２２】尚、前記メタライズ配線層5 はその露出表
面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ
性が良い金属をメッキ法により1.0 乃至20.0μm の厚み
に層着させておくとメタライズ配線層5 の酸化腐食が有
効に防止されるとともにメタライズ配線層5 と半導体素
子3 の電極との接合及びメタライズ配線層5 と外部リー
ド端子6 とのロウ付けが極めて強固となる。従って、前
記メタライズ配線層5の酸化腐食を有効に防止し、且つ
メタライズ配線層5 と半導体素子3 の電極との接合及び
メタライズ配線層5 と外部リード端子6 とのロウ付けを
強固とするにはメタライズ配線層5 の露出表面にニッケ
ル、金等を1.0 乃至20.0μm の厚みに層着させておくこ
とが好ましい。
【００２３】また前記メタライズ配線層5 には外部リー
ド端子6 が金ー錫合金等のロウ材を介してロウ付けされ
ており、該外部リード端子6 は内部に収容する半導体素
子3を外部電気回路に接続する作用を為し、外部リード
端子6 を外部電気回路に接続することによって内部に収
容される半導体素子3 はメタライズ配線層5 及び外部リ
ード端子6 を介し外部電気回路と電気的に接続されるこ
ととなる。
【００２４】前記外部リード端子6 はコバール金属( 鉄
ーニッケルーコバルト合金) や42アロイ( 鉄ーニッケル
合金) 等の金属材料から成り、例えばコバール金属等の
インゴット( 塊) を圧延加工法や打ち抜き加工法等、従
来周知の金属加工法を採用することによって所定の形状
に形成される。
【００２５】前記外部リード端子6 はまたその露出表面
にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性
が良い金属をメッキ法により1.0 乃至20.0μm の厚みに
層着させておくと外部リード端子6 が酸化腐食するのを
有効に防止して、且つ外部リード端子6 を外部電気回路
に強固に電気的接続することができる。従って、前記外
部リード端子5 はその露出表面にニッケル、金等を0.1
乃至20.0μm の厚みに層着させておくことが好ましい。
【００２６】更に前記絶縁基体1 はその上面外周部に碗
状の蓋体2 がガラス、樹脂等の封止材を介し接合され、
これによって絶縁基体1 と蓋体2 とから成る容器4 内部
に半導体素子3 が気密に封止される。
【００２７】前記蓋体2 は窒化アルミニウム質焼結体か
ら成り、該窒化アルミニウム質焼結体はその熱伝導率が
50W/m ・K 以上と熱を極めて伝え易い材料であることか
ら半導体素子が作動時に多量の熱を発生したとしてもそ
の熱は蓋体2 を介して大気中に良好に放散され、その結
果、半導体素子3 は常に低温となり、半導体素子3 に熱
破壊や特性に熱変化が生じるのを皆無として長期間にわ
たり正常、且つ安定に作動させることが可能となる。
【００２８】また前記窒化アルミニウム質焼結体から成
る蓋体2 はその熱膨張係数が4.7 ×10-6/ ℃であり、コ
ージェライト、ムライトの少なくとも１種から成る結晶
を50.0乃至90.0体積％、アルミナ、スピネル、アノーサ
イト、フォルステライトの少なくとも１種から成る結晶
を10.0乃至50.0体積％含有させたガラスセラミックス焼
結体から成る絶縁基体1 の熱膨張係数(4.0〜5.0 ×10-6
/ ℃) と近似することから絶縁基体1 に蓋体2 を接合さ
せた後、両者に半導体素子3 を作動させた際等に発生す
る熱が印加されても両者間には大きな熱応力が発生する
ことはなく、該熱応力によって蓋体2 が絶縁基体1 より
外れることはない。従って、絶縁基体1と蓋体2 とから
成る容器4 はその気密封止が完全となり、容器4 内部に
収容する半導体素子3 を長期間にわたり正常、且つ安定
に作動させることができる。
【００２９】尚、前記窒化アルミニウム質焼結体から成
る蓋体2 は例えば、主原料としての窒化アルミニウム
（AlN)粉末に焼結助剤としての酸化イットリウム、カル
シア等の粉末及び適当な有機溶剤、バインダーを添加混
合して原料粉末を調整し、次に前記原料粉末を所定金型
内に充填するとともに一定圧力で押圧して成形体を得、
最後に前記成形体を約1800℃の温度で焼成することによ
って碗状に製作される。
【００３０】また前記窒化アルミニウム質焼結体から成
る蓋体2 はその内面を半導体素子3の上面に当接するよ
うにして絶縁基体1 上に接合させれば半導体素子3 が作
動時に発する熱は蓋体2 に直接吸収されるとともに蓋体
2 を介して大気中に極めて良好に放散される。従って、
半導体素子3 が作動時に多量の熱を発生する場合にはそ
の熱を効率良く大気中に放散させるために蓋体2 を該蓋
体2 の内面が半導体素子3 の上面に当接するようにして
絶縁基体1 に接合させることが好ましい。
【００３１】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1 の上面に半導体素子3 をその電
極がメタライズ配線層5 に電気的に接続されるようにし
て載置固定し、しかる後、絶縁基体1 の上面外周部に碗
状の蓋体2 をガラス、樹脂等から成る封止材を介して接
合させ、絶縁基体1 と蓋体2 とから成る容器4 内部に半
導体素子3 を気密に収容することによって最終製品とし
ての半導体装置となる。
【００３２】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では絶縁基
体1に含有される結晶は酸化アルミニウム、酸化珪素、
酸化ホウ素、酸化マグネシウム等から成るガラス粉末中
に所定量のコージェライト、ムライト、アルミナ、スピ
ネル、アノーサイト、フォルステライト等のフィラーを
添加含有させたものを使用したが、これに代えて結晶中
にムライトやコージェライト等の結晶を含有する結晶化
ガラスを使用してもよい。
【００３３】尚、ムライトやコージェライト等の結晶を
含有する結晶化ガラスは、例えば酸化アルミニウム45重
量％、酸化珪素36重量％、酸化マグネシウム9 重量％、
酸化ホウ素10重量％から成る結晶化ガラス粉末を溶融結
晶化させることによって得られる。
【００３４】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体をコージェライト、ムライトの少なく
とも１種から成る結晶が50.0乃至90.0体積％、アルミ
ナ、スピネル、アノーサイト、フォルステライトの少な
くとも１種から成る結晶が10.0乃至50.0体積％含有され
たガラスセラミックス焼結体で形成したことから絶縁基
体の熱膨張係数を半導体素子を構成するシリコンに近似
させた値となすことができ、その結果、絶縁基体と半導
体素子の両者に半導体素子を作動させた際等に発生する
熱が印加されても両者間には大きな熱応力が発生するこ
とはなく、該熱応力によって半導体素子が破損したり、
絶縁基体より剥離したりすることは皆無となる。
【００３５】また同時に絶縁基体をコージェライト、ム
ライトの少なくとも１種から成る結晶が50.0乃至90.0体
積％、アルミナ、スピネル、アノーサイト、フォルステ
ライトの少なくとも１種から成る結晶が10.0乃至50.0体
積％含有されたガラスセラミックス焼結体で形成したこ
とから絶縁基体の熱膨張係数を蓋体の熱膨張係数に近似
させることができ、その結果、絶縁基体と蓋体の両者に
半導体素子を作動させた際等に発生する熱が印加されて
も両者間には大きな熱応力が発生することはなく、該熱
応力によって蓋体が絶縁基体より外れることはなく、絶
縁基体と蓋体とから成る容器の気密封止を完全とし、内
部に収容する半導体素子を長期間にわたり正常、且つ安
定に作動させることができる。
【００３６】更にコージェライト、ムライトの少なくと
も１種から成る結晶が50.0乃至90.0体積％、アルミナ、
スピネル、アノーサイト、フォルステライトの少なくと
も１種から成る結晶が10.0乃至50.0体積％含有されたガ
ラスセラミックス焼結体から成る絶縁基体はその誘電率
が約6 〜7(室温1MHz) と低いため絶縁基体に設けたメタ
ライズ配線層を伝わる信号の伝播速度を速いものとなす
ことができ、その結果、信号が高速で出し入れされる高
速駆動の半導体素子の収容が可能となる。
【００３７】また更に蓋体を熱伝導率が50W/m ・K 以上
の窒化アルミニウム質焼結体で形成したことから半導体
素子が作動時に発生した熱は蓋体を介して大気中に良好
に放散され、その結果、半導体素子は常に低温となり、
半導体素子を長期間にわたり正常、且つ安定に作動させ
ることが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【符号の説明】
１・・・・絶縁基体 ２・・・・蓋体 ３・・・・半導体素子 ４・・・・容器 ５・・・・メタライズ配線層 ６・・・・外部リード端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】絶縁基体と蓋体から成り、内部に半導体素
    子を収容するための空所を有する半導体素子収納用パッ
    ケージあって、前記絶縁基体はコージェライト、ムライ
    トの少なくとも１種から成る結晶が50.0乃至90.0体積
    ％、アルミナ、スピネル、アノーサイト、フォルステラ
    イトの少なくとも１種から成る結晶が10.0乃至50.0体積
    ％含有されたガラスセラミックス焼結体で形成され、且
    つ蓋体が窒化アルミニウム質焼結体で形成されているこ
    とを特徴とする半導体素子収納用パッケージ。
JP50A 1993-02-16 1993-02-16 半導体素子収納用パッケージ Pending JPH06244295A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50A JPH06244295A (ja) 1993-02-16 1993-02-16 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06244295A (ja) 1993-02-16 1993-02-16 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH06244295A true JPH06244295A (ja) 1994-09-02

Family

ID=12205244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Pending JPH06244295A (ja) 1993-02-16 1993-02-16 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH06244295A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03167858A (ja) * 1989-11-27 1991-07-19 Kyocera Corp 半導体素子収納用パッケージ
JPH03167851A (ja) * 1989-11-27 1991-07-19 Kyocera Corp 半導体素子収納用パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03167858A (ja) * 1989-11-27 1991-07-19 Kyocera Corp 半導体素子収納用パッケージ
JPH03167851A (ja) * 1989-11-27 1991-07-19 Kyocera Corp 半導体素子収納用パッケージ

Similar Documents

Publication Publication Date Title
JPH06244295A (ja) 半導体素子収納用パッケージ
JP2735708B2 (ja) セラミック配線基板
JP2001267443A (ja) 半導体素子収納用パッケージ
JPH06334077A (ja) 半導体素子収納用パッケージ
JP2740608B2 (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JPH06236936A (ja) 半導体素子収納用パッケージ
JPH10209336A (ja) 半導体素子収納用パッケージ
JP2710893B2 (ja) リード付き電子部品
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2873105B2 (ja) 半導体素子収納用パッケージ
JP2514911Y2 (ja) 半導体素子収納用パッケージ
JP2813073B2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ
JP2515671Y2 (ja) 半導体素子収納用パッケージ
JP2931481B2 (ja) 半導体素子収納用パッケージ
JP2724075B2 (ja) 窒化アルミニウム質焼結体への金属層の被着方法
JPH06112375A (ja) 半導体素子収納用パッケージ
JP3792561B2 (ja) 半導体素子収納用パッケージ
JP2784094B2 (ja) 半導体素子収納用パッケージ
JPH06188341A (ja) 半導体素子収納用パッケージ
JPH06188340A (ja) 半導体素子収納用パッケージ
JPH08204047A (ja) 電子部品収納用パッケージ
JPH09162337A (ja) 半導体素子収納用パッケージ
JP2003124376A (ja) 半導体素子収納用パッケージ