JPH06188341A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH06188341A
JPH06188341A JP4337419A JP33741992A JPH06188341A JP H06188341 A JPH06188341 A JP H06188341A JP 4337419 A JP4337419 A JP 4337419A JP 33741992 A JP33741992 A JP 33741992A JP H06188341 A JPH06188341 A JP H06188341A
Authority
JP
Japan
Prior art keywords
semiconductor element
heat dissipation
package
heat
dissipation member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4337419A
Other languages
English (en)
Inventor
Motohide Arayama
元秀 荒山
Hiroshi Toki
博司 土岐
Hisao Sakota
久夫 迫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4337419A priority Critical patent/JPH06188341A/ja
Publication of JPH06188341A publication Critical patent/JPH06188341A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】内部に収容する半導体素子を長期間にわたり正
常、且つ安定に作動させることができる半導体素子収納
用パッケージを提供することにある。 【構成】上面に半導体素子が載置される載置部1aを有
する放熱部材1と、該放熱部材1上に接着剤を介して取
着され、半導体素子が載置される載置部を囲繞する枠部
材2とから成る半導体素子収納用パッケージであって、
前記放熱部材1が50W/m ・K 以上の熱伝導率を有し、且
つ電気絶縁性である無機質焼結体で形成されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を収容する半
導体素子収納用パッケージの改良に関するものである。
【0002】
【従来技術】従来、半導体素子を収容するための半導体
素子収納用パッケージは通常、酸化アルミニウム質焼結
体等の電気絶縁材料から成り、その上面の略中央部に半
導体素子を収容するための凹部及び該凹部周辺から外周
縁にかけて導出されたタングステン、モリブデン、マン
ガン等の高融点金属粉末から成る複数個のメタライズ配
線層を有する絶縁基体と、半導体素子を外部電気回路に
電気的に接続するために前記メタライズ配線層に銀ロウ
等のロウ材を介して取着された外部リード端子と、前記
絶縁基体の凹部を塞ぐ蓋体とで構成されており、絶縁基
体の凹部底面に半導体素子をガラス、樹脂、ロウ材等の
接着剤を介して接着固定するとともに半導体素子の各電
極をボンディングワイヤを介してメタライズ配線層に電
気的に接続させ、しかる後、前記絶縁基体の上面に蓋体
をガラス、樹脂等の封止材を介して接合させ、絶縁基体
と蓋体とから成る容器内部に半導体素子を気密に封止す
ることによって製品としての半導体装置となる。
【0003】また前記半導体素子収納用パッケージの絶
縁基体は一般に酸化アルミニウム、酸化珪素、酸化カル
シウム、酸化マグネシウム等の原料粉末に適当な有機溶
剤、溶媒を添加混合して泥漿状となすとともにこれを従
来周知のドクターブレード法やカレンダーロール法によ
りシート状に成形してセラミックグリーンシート(セラ
ミック生シート)を得、次に前記セラミックグリーンシ
ートに適当な打ち抜き加工を施すとともに複数枚積層
し、最後に前記積層された各セラミックグリーンシート
を約1600℃の温度で焼成し、原料粉末を焼結一体化させ
ることによって製作されている。
【0004】しかしながら、近時、半導体素子は高密度
化、高集積化、高速化が急激に進み、該半導体素子を上
記従来の半導体素子収納用パッケージに収容した場合、
以下に述べる欠点を有したものとなる。
【0005】即ち、 (1) 半導体素子収納用パッケージの絶縁基体を構成する
酸化アルミニウム質焼結体の熱伝導率が約20W/m ・K と
低いため、絶縁基体が半導体素子の作動時に発生する熱
を大気中に良好に放散させることができず、半導体素子
が該素子自身の発する熱によって高温となり、半導体素
子に熱破壊を起こさせたり、特性に熱変化を与え、誤動
作を生じさせたりする。
【0006】(2) 半導体素子収納用パッケージの絶縁基
体は複数枚のセラミックグリーンシートを積層するとと
もにこれを焼成することによって製作されており、焼成
時、各セラミックグリーンシートの焼成収縮の相違によ
って絶縁基体の半導体素子を収容する凹部底面に反りが
発生し、凹部底面に半導体素子を強固に取着することが
できない。
【0007】等の欠点を有していた。
【0008】そこで上記欠点を解消するために半導体素
子収納用パッケージを銅ータングステン合金から成り、
上面に半導体素子が載置される載置部を有する放熱部材
と該放熱部材上に前記半導体素子載置部を囲繞するよう
にして取着された枠部材とで構成することが提案されて
いる。
【0009】かかる半導体素子収納用パッケージによれ
ば半導体素子の載置される放熱部材が熱伝導率の高い銅
ータングステン合金で形成されていることから半導体素
子が作動時に多量の熱を発したとしてもその熱は放熱部
材を介して大気中に良好に放散され、半導体素子を熱破
壊等を起こすような高温となすのが有効に防止される。
また放熱部材は枠部材と別体であることから両者を取着
する前に放熱部材の上面を平面研磨等の加工により平坦
となしておけば、放熱部材の半導体素子載置部に半導体
素子を強固に取着することもできる。
【0010】
【発明が解決しようとする課題】しかしながら、この半
導体素子収納用パッケージは放熱部材が銅ータングステ
ン合金から成り導電性であることから半導体素子収納用
パッケージに半導体素子を収容し、半導体装置となした
成した後、半導体装置を外部電気回路基板に実装する際
等において放熱部材が外部電気回路基板の配線導体や実
装されている他の電子部品に接触すると放熱部材を介し
て内部に収容する半導体素子に不要な電気が流れ、その
結果、半導体素子に破壊が発生したり、特性に変化を来
し誤動作したりするという欠点が誘発される。
【0011】
【発明の目的】本発明は上記諸欠点に鑑み案出されたも
ので、その目的は内部に収容する半導体素子を長期間に
わたり正常、且つ安定に作動させることができる半導体
素子収納用パッケージを提供することにある。
【0012】
【課題を解決するための手段】本発明は上面に半導体素
子が載置される載置部を有する放熱部材と、該放熱部材
上に接着剤を介して取着され、半導体素子が載置される
載置部を囲繞する枠部材とから成る半導体素子収納用パ
ッケージであって、前記放熱部材が50W/m ・K以上の熱
伝導率を有し、且つ電気絶縁性である無機質焼結体で形
成されていることを特徴とするものである。
【0013】
【作用】本発明の半導体素子収納用パッケージによれ
ば、放熱部材を熱伝導率が高い電気絶縁性の無機質焼結
体で形成したことから半導体素子の作動時に発する熱は
放熱部材を介して大気中に良好に放散されるとともに放
熱部材が外部電気回路基板の配線導体や他の電子部品に
接触したとしても内部に収容する半導体素子には不要な
電気が流れることは一切なく、その結果、内部に収容す
る半導体素子を長期間にわたり正常、且つ安定に作動さ
せることが可能となる。
【0014】
【実施例】次に本発明を実施例に基づき詳細に説明す
る。図1 は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は放熱部材、2 は枠部材である。
【0015】前記放熱部材1 はその上面に半導体素子3
が載置される凸状の載置部1aが設けてあり、該凸状載置
部1a上には半導体素子3 が樹脂、ガラス、ロウ材等の接
着剤を介し載置固定される。
【0016】前記放熱部材1 は窒化アルミニウム質焼結
体や炭化珪素質焼結体等の熱伝導率が50W/m ・K 以上の
電気絶縁性の無機質焼結体から成り、該窒化アルミニウ
ム質焼結体や炭化珪素質焼結体等の無機質焼結体はその
熱伝導率が50W/m ・K 以上と高く、熱を伝導し易いこと
から放熱部材1 上に半導体素子3 を載置固定した場合、
放熱部材1 は半導体素子3 が作動時に発生する熱を吸収
するとともに該吸収した熱を大気中に良好に放散させる
ことができ、その結果、半導体素子3 を常に低温とな
し、半導体素子3 を長期間にわたり正常、且つ安定に作
動させることが可能となる。
【0017】また前記放熱部材1 は電気絶縁性の無機質
焼結体で形成されていることから放熱部材1が外部電気
回路基板の回路配線や他の電子部品に接触したとしても
放熱部材1 の凸状載置部1aに載置固定されている半導体
素子3 に放熱部材1 を介して不要な電流が流れることは
一切なく、その結果、半導体素子3 に破壊や特性に変化
を招来することも皆無となる。
【0018】更に前記無機質焼結体から成る放熱部材1
は窒化アルミニウム質焼結体や炭化珪素質焼結体で形成
しておくと該窒化アルミニウム質焼結体や炭化珪素質焼
結体の熱膨張係数は3.0 〜5.0 ×10-6/ ℃であり、半導
体素子3 を構成するシリコンの熱膨張係数(3.0〜3.5 ×
10-6/ ℃) に近似することから放熱部材1 上に半導体素
子3 を載置固定した後、放熱部材1 と半導体素子3 に熱
が印加されても両者間には両者の熱膨張係数の相違に起
因する大きな熱応力が発生することはなく、該熱応力に
よって半導体素子3 が放熱部材1 より剥離することもな
くなる。
【0019】また更に、前記無機質焼結体から成る放熱
部材1 は枠部材2 とは別体であることから放熱部材1 の
上面に後述する枠部材2 を取着する前、放熱部材1 の凸
状載置部1a上面を平面研磨等の機械加工により平坦に加
工することができ、その結果、放熱部材1 の凸状載置部
1a上に半導体素子3 を極めて強固に固定することもでき
る。
【0020】尚、前記放熱部材1 は例えば、窒化アルミ
ニウム質焼結体からなる場合、主原料としての窒化アル
ミニウム粉末(AlN) に焼結助剤としてのイットリア(Y2
0 3) 、カルシア(CaO) 、マグネシア(MgO) 及び適当な
有機溶剤、溶媒を添加混合して原料粉末を調整し、次に
前記原料粉末を所定の金型内に充填するとともにこれを
一定の圧力で押圧して成形し、しかる後、前記成形体を
約1800℃の温度で焼成することによって製作される。
【0021】また前記放熱部材1 はその下面にフィン部
1bが形成され、該フィン部1bによって放熱部材1 の表面
積が極めて広いものとなっており、放熱部材1 における
熱の放散がより効率的に行えるようになっている。
【0022】前記放熱部材1 のフィン部1bは放熱部材1
の下面を研削加工したり、平板状の板材に突起片を接合
させることによって放熱部材1 の下面に形成される。
【0023】前記放熱部材1 の下面に形成されるフィン
部材1bは放熱部材1 の全表面積がフィン部材1bの形成し
ていない時の全表面積に対し1.2 倍以上となるように形
成しておくと放熱部材1 の熱放散が極めて良好となり、
半導体素子3 をより低温としてより正常、且つ安定に作
動させることが可能となる。従って、前記フィン部1bは
放熱部材1 の全表面積がフィン部材1bの形成していない
時の全表面積に対し1.2 倍以上となるように形成してお
くことが好ましい。
【0024】また前記上面に凸状載置部1a、下面にフィ
ン部1bを有する放熱部材1 はその上面に、該放熱部材1
の凸状載置部1aを囲繞するようにして枠部材2 が取着さ
れており、放熱部材1 と枠部材2 とで半導体素子3 を収
容するための空所が内部に形成されている。
【0025】前記放熱部材1 上への枠部材2 の取着は放
熱部材1 の上面にメタライズ金属層1cを枠部材2 の下面
にメタライズ金属層2aを各々、被着させておき、両メタ
ライズ金属層1c、2aを銀ロウ等のロウ材を介しロウ付け
することによって行われる。
【0026】前記放熱部材1 に取着される枠部材2 は窒
化アルミニウム質焼結体、炭化珪素質焼結体、酸化アル
ミニウム質焼結体、ムライト質焼結体等の電気絶縁材料
から成り、例えば窒化アルミニウム質焼結体から成る場
合、主原料としての窒化アルミニウム粉末(AlN) に焼結
助剤としてのイットリア(Y2 0 3 ) 、カルシア(CaO)、
マグネシア(MgO) 及び適当な有機溶剤、溶媒を添加混合
して泥漿状となすとともにこれを従来周知のドクターブ
レード法やカンダーロール法を採用し、シート状に成形
することによってセラミックグリーンシート( セラミッ
ク生シート) を得、しかる後、前記セラミックグリーン
シートに適当な打ち抜き加工を施すとともに複数枚積層
し、高温( 約1800℃) で焼成することによって製作され
る。
【0027】尚、前記枠部材2 はその熱膨張係数が放熱
部材1 の熱膨張係数に対し1.5 ×10-6/ ℃以下の差とな
る材質で製作しておけば放熱部材1 上に枠部材2 を銀ロ
ウ等のロウ材を介して取着する際、両者間に両者の熱膨
張係数の相違に起因する大きな熱応力が発生することは
なく、その結果、放熱部材1 に枠部材2 を極めて強固に
ロウ付け取着することが可能となる。従って、前記枠部
材2 はその熱膨張係数が放熱部材1 の熱膨張係数に対し
1.5 ×10-6/ ℃以下の差となる材質で製作しておくこと
が好ましい。
【0028】また前記枠部材2 はその内部に複数個のメ
タライズ配線層4 が埋設してあり、該メタライズ配線層
4 は半導体素子3 の電極を外部リード端子5 に接続する
作用を為し、その一端に外部リード端子5 が、また他端
には半導体素子3 の電極に接続されたボンディングワイ
ヤ6 が取着される。
【0029】前記メタライズ配線層4 はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、該
高融点金属粉末に適当な有機溶剤、溶媒を添加混合して
得た金属ペーストを枠部材2 と成るセラミックグリーン
シートに予め従来周知のスクリーン印刷法により所定パ
ターンに印刷塗布しておくことによって枠部材2 の内部
に形成される。
【0030】また前記枠部材2 に埋設したメタライズ配
線層4 に取着される外部リード端子5 は内部に収容する
半導体素子3 を外部電気回路に接続する作用を為し、コ
バール金属( 鉄ーニッケルーコバルト合金) や42アロイ
(鉄ーニッケル合金)等の金属をピン状に成したものが
使用される。
【0031】尚、前記外部リード端子5 はその外表面に
ニッケル、金等の耐蝕性に優れ、良導電性で、且つロウ
材との濡れ性(反応性)が良い金属をメッキ法より1.0
乃至20.0μm の厚みに層着させておくと、外部リード端
子5 の酸化腐食が有効に防止されるとともに外部リード
端子5 と外部電気回路との電気的接続を良好となすこと
ができる。従って、前記外部リード端子5 はその外表面
にニッケル、金等の金属をメッキ法より1.0 乃至20.0μ
m の厚みに層着させておくことが好ましい。
【0032】かくして本発明の半導体素子収納用パッケ
ージによれば枠部材2 が取着された放熱部材1 の凸状載
置部1a上に半導体素子3 をガラス、樹脂、ロウ材等の接
着剤を介して載置固定し、半導体素子3 の各電極をボン
ディングワイヤ6 を介してメタライズ配線層4 に接続す
るとともに蓋体7 を枠部材2 の上面に封止材を介して接
合させることによって製品としての半導体装置となる。
【0033】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【0034】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、放熱部材を熱伝導率が高い電気絶縁性の無機質
焼結体で形成したことから半導体素子の作動時に発する
熱は放熱部材を介して大気中に良好に放散され、その結
果、半導体素子が該素子自身の発する熱によって高温と
なることはなく、半導体素子は常に低温とし、半導体素
子を長期間にわたり正常、且つ安定に作動させることが
可能となる。
【0035】また放熱部材は電気絶縁性であることから
放熱部材が外部電気回路基板の配線導体や他の電子部品
に接触したとしても放熱部材を介して内部に収容する半
導体素子に不要な電気が流れることも一切なく、その結
果、内部に収容する半導体素子に破損や特性に変化を招
来するのが皆無となり、半導体素子を長期間にわたり正
常、且つ安定に作動させることが可能となる。
【0036】更に前記放熱部材は枠部材とは別体である
ことから放熱部材の上面に枠部材を取着する前に放熱部
材の凸状載置部上面を平面研磨等の機械加工により平坦
に加工することができ、その結果、放熱部材の凸状載置
部上面に半導体素子を極めて強固に固定することもでき
る。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【符号の説明】
1・・・・・放熱部材 1a・・・・半導体素子載置部 1b・・・・フィン部 2・・・・・枠部材 3・・・・・半導体素子 4・・・・・メタライズ配線層 5・・・・・外部リード端子 7・・・・・蓋体

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】上面に半導体素子が載置される載置部を有
    する放熱部材と、該放熱部材上に接着剤を介して取着さ
    れ、半導体素子が載置される載置部を囲繞する枠部材と
    から成る半導体素子収納用パッケージであって、前記放
    熱部材が50W/m ・K 以上の熱伝導率を有し、且つ電気絶
    縁性である無機質焼結体で形成されていることを特徴と
    する半導体素子収納用パッケージ。
  2. 【請求項2】前記放熱部材の熱膨張係数と枠部材の熱膨
    張係数の差が1.5 ×10-6/ ℃以下であることを特徴とす
    る請求項1に記載の半導体素子収納用パッケージ。
  3. 【請求項3】前記放熱部材の熱膨張係数が半導体素子を
    構成するシリコンの熱膨張係数に近似することを特徴と
    する請求項1に記載の半導体素子収納用パッケージ。
  4. 【請求項4】前記放熱部材の無機質焼結体が窒化アルミ
    ニウム質焼結体もしくは炭化珪素質焼結体であることを
    特徴とする請求項1に記載の半導体素子収納用パッケー
    ジ。
JP4337419A 1992-12-17 1992-12-17 半導体素子収納用パッケージ Pending JPH06188341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4337419A JPH06188341A (ja) 1992-12-17 1992-12-17 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4337419A JPH06188341A (ja) 1992-12-17 1992-12-17 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH06188341A true JPH06188341A (ja) 1994-07-08

Family

ID=18308459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4337419A Pending JPH06188341A (ja) 1992-12-17 1992-12-17 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH06188341A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392309B1 (en) * 1995-08-25 2002-05-21 Sony Corporation Semiconductor device including solid state imaging device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392309B1 (en) * 1995-08-25 2002-05-21 Sony Corporation Semiconductor device including solid state imaging device

Similar Documents

Publication Publication Date Title
JPH08335650A (ja) 半導体素子収納用パッケージ
JP3325477B2 (ja) 半導体素子収納用パッケージ
JPH06188341A (ja) 半導体素子収納用パッケージ
JP3659467B2 (ja) 半導体素子収納用パッケージ
JP2003037204A (ja) 半導体素子収納用パッケージ
JP3971592B2 (ja) 半導体素子収納用パッケージ
JP2958201B2 (ja) 半導体素子収納用パッケージ
JP3346655B2 (ja) 半導体素子収納用パッケージ
JP3659300B2 (ja) 半導体素子収納用パッケージ
JP3752447B2 (ja) 半導体素子収納用パッケージ
JP2514911Y2 (ja) 半導体素子収納用パッケージ
JP3752440B2 (ja) 半導体素子収納用パッケージ
JP3792561B2 (ja) 半導体素子収納用パッケージ
JPH09162324A (ja) 半導体素子収納用パッケージ
JP2000183215A (ja) 半導体素子収納用パッケージ
JPH09162337A (ja) 半導体素子収納用パッケージ
JP2784129B2 (ja) 半導体素子収納用パッケージ
JP2515672Y2 (ja) 半導体素子収納用パッケージ
JPH08316353A (ja) 半導体素子収納用パッケージ
JP2003100933A (ja) 半導体素子収納用パッケージ
JPH06188340A (ja) 半導体素子収納用パッケージ
JPH06163807A (ja) 半導体素子収納用パッケージ
JP2000133753A (ja) 半導体素子収納用パッケージ
JPH06181265A (ja) 半導体素子収納用パッケージ
JP2000150698A (ja) 半導体素子収納用パッケージ