JP3659467B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ Download PDF

Info

Publication number
JP3659467B2
JP3659467B2 JP33724098A JP33724098A JP3659467B2 JP 3659467 B2 JP3659467 B2 JP 3659467B2 JP 33724098 A JP33724098 A JP 33724098A JP 33724098 A JP33724098 A JP 33724098A JP 3659467 B2 JP3659467 B2 JP 3659467B2
Authority
JP
Japan
Prior art keywords
semiconductor element
heat sink
package
ceramic
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33724098A
Other languages
English (en)
Other versions
JP2000164776A (ja
Inventor
孝義 栂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP33724098A priority Critical patent/JP3659467B2/ja
Publication of JP2000164776A publication Critical patent/JP2000164776A/ja
Application granted granted Critical
Publication of JP3659467B2 publication Critical patent/JP3659467B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はLSI(大規模集積回路素子)等の半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、酸化アルミニウム質焼結体やムライト質焼結体、ガラスセラミックス焼結体等の電気絶縁材料から成り、上面に半導体素子を収容するための凹部を有し、下面に銅や銅ータングステン合金等の金属材料から成る放熱板が取着されている絶縁基体と、該絶縁基体の凹部周辺から外周縁にかけて被着導出されたタングステン、モリブデン、マンガン等の高融点金属粉末から成る複数個のメタライズ配線層と、内部に収容する半導体素子を外部電気回路に接続するために前記メタライズ配線層に銀ロウ等のロウ材を介し取着された外部リード端子と、蓋体とから構成されており、絶縁基体の凹部底面に半導体素子をガラス、樹脂、ロウ材等の接着剤を介して接着固定するとともに該半導体素子の各電極をボンディングワイヤを介してメタライズ配線層に電気的に接続し、しかる後、絶縁基体に蓋体をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、絶縁基体と蓋体とから成る容器内部に半導体素子を気密に収容することによって製品としての半導体装置となる。
【0003】
なお、上述の半導体素子収納用パッケージにおいては、絶縁基体の下面に取着されている放熱板が銅や銅ータングステン合金等の金属材料で形成されており、該銅や銅ータングステン合金等は熱伝導性に優れていることから放熱板は半導体素子の作動時に発する熱を良好に吸収するとともに大気中に良好に放散させることができ、これによって半導体素子を常に適温とし半導体素子に熱破壊が発生したり、特性に熱劣化が発生したりするのを有効に防止している。
【0004】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージでは、放熱板が銅で形成されている場合、該銅はその熱膨張係数が約18×10-6/℃で絶縁基体を構成する酸化アルミニウム質焼結体やムライト質焼結体、ガラスセラミックス焼結体等の熱膨張係数(酸化アルミニウム質焼結体の熱膨張係数は約7×10-6/℃、ムライト質焼結体の熱膨張係数は約4×10-6/℃、ガラスセラミックス焼結体の熱膨張係数は約4×10-6/℃)と大きく相違することから、容器内部に半導体素子を気密に収容し、半導体装置となした後、絶縁基体と放熱板の各々に半導体素子が作動時に発生する熱等が印加された場合、放熱板と絶縁基体との間に両者の熱膨張係数の相違に起因する大きな熱応力が発生し、該熱応力によって放熱板が絶縁基体より剥がれ、半導体素子の作動時に発する熱を大気中に良好に放散させることが不可となったり、絶縁基体に割れやクラックが発生し、容器の気密封止が破れて容器内部に収容する半導体素子を長期間にわたり、正常、且つ安定に作動させることができないという欠点を有していた。
【0005】
また放熱板が銅ータングステン合金で形成されている場合、該銅ータングステン合金は重いことから容器内部に半導体素子を気密に収容し、半導体装置となした際、半導体装置の重量が重くなり、近時の小型化、軽量化が進む電子装置にはその実装が困難となってしまう欠点を有していた。
【0006】
本発明は上記欠点に鑑み案出されたもので、その目的は内部に収容する半導体素子を常に適温として正常、かつ安定に作動させることができる軽量の半導体素子収納用パッケージを提供することにある。
【0007】
本発明は、半導体素子を収容する酸化アルミニウム質焼結体から成る絶縁容器の外表面に放熱板を取着して成る半導体素子収納用パッケージであって、前記放熱板は炭化珪素とアルミニウムのセラミックー金属複合材料で形成されており、前記放熱板と前記絶縁容器とがアルミニウムロウ材を介して接合されていることを特徴とするものである。
【0008】
また本発明は前記放熱板を形成するセラミックー金属複合材料が20重量%乃至45重量%の炭化珪素と55重量%乃至80重量%のアルミニウムから成ることを特徴とするものである。
【0009】
本発明の半導体素子収納用パッケージによれば、半導体素子が収容される絶縁容器の外表面に、例えば、20重量%乃至45重量%の炭化珪素と55重量%乃至80重量%のアルミニウムのセラミックー金属複合材料から成る熱伝導率が200W/m・K以上の放熱板を取着させたことから半導体素子が作動時に発した熱は放熱板に良好に吸収されるとともに該放熱板を介して大気中に効率良く放散され、その結果、半導体素子は常に適温となり、半導体素子を長期間にわたり正常、かつ安定に作動させることが可能となる。
【0010】
また前記セラミックー金属複合材料はその熱膨張係数が6×10-6/℃〜9×10-6/℃であり、半導体素子を収容する絶縁容器の熱膨張係数(絶縁容器が酸化アルミニウム質焼結体で形成されている場合は約7×10-6/℃、ムライト質焼結体で形成されている場合は約4×10-6/℃、ガラスセラミックス焼結体で形成されている場合は約4×10-6/℃)に近似することから絶縁容器の外表面に放熱板を取着させた後、絶縁容器と放熱板に半導体素子が作動時に発する熱等が印加されたとしても両者間には両者の熱膨張係数の相違に起因する熱応力が発生することはなく、その結果、絶縁容器の外表面に放熱板を常に強固に取着し、半導体素子が作動時に発した熱を放熱板を介して大気中に常に良好に放散させることが可能となる。
【0011】
更に前記セラミックー金属複合材料はその重量が銅ータングステン合金に比べて1/5程度であり、極めて軽量なものであることから半導体素子収納用パッケージ内に半導体素子を収容し、半導体装置となした場合、半導体装置の重量は極めて軽量なものとなり、その結果、近時の小型化、軽量化が進む電子装置への実装も可能となる。
【0012】
【発明の実施の形態】
次に本発明を添付図面に基づき詳細に説明する。
図1は本発明の半導体素子収納用パッケージの一実施例を示し、1は絶縁基体、2は蓋体である。この絶縁基体1と蓋体2とで半導体素子3を収容する絶縁容器4が構成される。
【0013】
前記絶縁基体1はその上面に半導体素子3を収容するための空所を形成する凹部1aが設けてあり、該凹部1a底面には半導体素子3が載置され、ガラス、樹脂、ロウ材等の接着剤を介して接着固定される。
【0014】
前記絶縁基体1は酸化アルミニウム質焼結体の電気絶縁材料から成り、例えば、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、溶剤等を添加混合して泥漿物を作るとともに、該泥漿物をドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)と成し、しかる後、前記セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約1600℃の温度で焼成することによって製作される。
【0015】
また前記絶縁基体1は凹部1a周辺から外周縁にかけて複数個のメタライズ配線層5が被着形成されており、該メタライズ配線層5の凹部1a周辺部には半導体素子3の各電極がボンディングワイヤ6を介して電気的に接続され、また絶縁基体1の上面外周縁に導出された部位には外部電気回路と接続される外部リード端子7が銀ロウ等のロウ材を介してロウ付け取着されている。
【0016】
前記メタライズ配線層5は半導体素子3の各電極を外部電気回路に接続する際の導電路として作用し、タングステン、モリブデン、マンガン等の高融点金属粉末により形成されている。
【0017】
前記メタライズ配線層5はタングステン、モリブデン、マンガン等の高融点金属粉末に適当な有機バインダー、溶剤等を添加混合して得た金属ペーストを絶縁基体1となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンにに印刷塗布しておくことによって絶縁基体1の凹部1a周辺から外周縁にかけて被着形成される。
【0018】
また前記メタライズ配線層5はその露出する表面にニッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に優れる金属を1μm〜20μmの厚みにメッキ法により被着させておくと、メタライズ配線層5の酸化腐蝕を有効に防止することができるとともにメタライズ配線層5への外部リード端子7のロウ付けを強固となすことができる。従って、前記メタライズ配線層5は、その露出する表面にニッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に優れる金属を1μm〜20μmの厚みに被着させておくことが好ましい。
【0019】
更に前記メタライズ配線層5には外部リード端子7が銀ロウ等のロウ材を介してロウ付け取着されており、該外部リード端子7は容器4内部に収容する半導体素子3の各電極を外部電気回路に電気的に接続する作用をなし、外部リード端子7を外部電気回路に接続することによって容器4内部に収容される半導体素子3はメタライズ配線層5及び外部リード端子7を介して外部電気回路に接続されることとなる。
【0020】
前記外部リード端子7は鉄ーニッケルーコバルト合金や鉄ーニッケル合金等の金属材料から成り、例えば、鉄ーニッケルーコバルト合金等の金属から成るインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定の形状に形成される。
【0021】
前記外部リード端子7が被着された絶縁基体1はまたその下面に放熱板8がロウ材等から成る接着剤を介して取着されており、該放熱板8は半導体素子3が作動時に発する熱を良好に吸収するとともに大気中に効率良く放散させて半導体素子3を常に適温となし、これによって半導体素子3は常に正常に作動することが可能となる。
【0022】
前記放熱板8は炭化珪素とアルミニウムのセラミックー金属複合材料で形成されており、該セラミックー金属複合材料は、例えば、炭化珪素粉末(粒径約10μm)を1000kgf/cm2 の圧力で加圧成形するとともにこれを非酸化雰囲気中、約1500℃の温度で焼成して多孔質の炭化珪素焼結体を得、次に700℃の温度で加熱溶融させたアルミニウムを炭化珪素焼結体の多孔部分及び表面に毛管現象等を利用して含浸させることによって製作される。
【0023】
前記放熱板8を形成するセラミックー金属複合材料はその熱伝導率が200W/m・K以上であり、熱を極めて伝え易い材料であることから絶縁基体1の下面に取着させた場合、半導体素子3の作動時に発する熱は絶縁基体1を介して放熱板8に良好に吸収され、かつ放熱体8を介して大気中に効率良く放散されることとなる。
【0024】
また前記放熱板8を形成するセラミックー金属複合材料はその熱膨張係数が6×10-6/℃〜9×10-6/℃であり、絶縁基体1の熱膨張係数(約7×10-6)に近似することから絶縁基体1の下面に放熱板8を取着させた後、絶縁基体1と放熱板8に半導体素子3が作動時に発する熱等が印加されたとしても両者間には両者の熱膨張係数の相違に起因する熱応力が発生することはなく、その結果、絶縁基体1の下面に放熱板8を常に強固に取着し、半導体素子3が作動時に発した熱を放熱板8を介して大気中に常に良好に放散させることが可能となる。
【0025】
更に前記一方向性複合材料から成る放熱板8はその弾性率が30GPa以下であり、軟質であることから放熱板8と絶縁基体1との間に両者の熱膨張係数の相違に起因する熱応力が多少発生したとしてもその熱応力は放熱板8を適度に変形させることによって吸収され、その結果、絶縁基体1と放熱板8とは極めて強固に接合し、半導体素子3が発する熱を常に大気中へ効率良く放散させることができる。
【0026】
更に前記放熱板8はその重量が銅ータングステン合金に比較して1/5程度であり、軽いことからこの放熱板8が取着された半導体素子収納用パッケージに半導体素子3を収容して半導体装置を形成した場合、該半導体装置の重量も極めて軽量なものとなり、近時の小型化、軽量化が進む電子装置にも実装が可能となる。
【0027】
なお、前記セラミックー金属複合材料から成る放熱板8の絶縁基体1下面への取着は、ロウ材等の接着剤を使用することによって行われ、ロウ材を使用して取着する場合は、絶縁基体1の下面に前述のメタライズ配線層5と同様の方法によってタングステンやモリブデン、マンガン等の高融点金属粉末から成るメタライズ金属層9を予め被着させておき、次にこの金属層9上に放熱板8を間にアルミニウムロウ材から成る箔を挟んで載置し、しかる後、前記アルミニウムロウ材を約600℃の温度で加熱溶融させることによって行われる。
【0028】
また前記セラミックー金属複合材料から成る放熱板8は、炭化珪素の量が20重量%未満、アルミニウムの量が80重量%を超える、或いは炭化珪素の量が45重量%を超え、アルミニウムの量が55重量%未満となると放熱板8の熱膨張係数が絶縁基体1の熱膨張係数に対して相違し、放熱板8を絶縁基体1の下面に強固に取着させることが困難となってしまう。従って、前記セラミックー金属複合材料から成る放熱板8は、20重量%乃至45重量%の炭化珪素と55重量%乃至80重量%のアルミニウムで形成しておくことが好ましい。
【0029】
かくして上述の半導体素子収納用パッケージによれば、絶縁基体1の凹部1a底面に半導体素子3をガラス、樹脂、ロウ材等から成る接着剤を介して接着固定するとともに該半導体素子3の各電極をボンディングワイヤ6を介して所定のメタライズ配線層5に接続させ、しかる後、前記絶縁基体1の上面に蓋体2をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、絶縁基体1と蓋体2とから成る容器4内部に半導体素子3を気密に収容することによって製品としての半導体装置となる。
【0030】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0031】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、半導体素子が収容される絶縁容器の外表面に、例えば、20重量%乃至45重量%の炭化珪素と55重量%乃至80重量%のアルミニウムのセラミックー金属複合材料から成る熱伝導率が200W/m・K以上の放熱板を取着させたことから半導体素子が作動時に発した熱は放熱板に良好に吸収されるとともに該放熱板を介して大気中に効率良く放散され、その結果、半導体素子は常に適温となり、半導体素子を長期間にわたり正常、かつ安定に作動させることが可能となる。
【0032】
また前記セラミックー金属複合材料はその熱膨張係数が6×10-6/℃〜9×10-6/℃であり、半導体素子を収容する絶縁容器の熱膨張係数(絶縁容器が酸化アルミニウム質焼結体で形成されている場合は約7×10-6/℃、ムライト質焼結体で形成されている場合は約4×10-6/℃、ガラスセラミックス焼結体で形成されている場合は約4×10-6/℃)に近似することから絶縁容器の外表面に放熱板を取着させた後、絶縁容器と放熱板に半導体素子が作動時に発する熱等が印加されたとしても両者間には両者の熱膨張係数の相違に起因する熱応力が発生することはなく、その結果、絶縁容器の外表面に放熱板を常に強固に取着し、半導体素子が作動時に発した熱を放熱板を介して大気中に常に良好に放散させることが可能となる。
【0033】
更に前記セラミックー金属複合材料はその重量が銅ータングステン合金に比べて1/5程度であり、極めて軽量なものであることから半導体素子収納用パッケージ内に半導体素子を収容し、半導体装置となした場合、半導体装置の重量は極めて軽量なものとなり、その結果、近時の小型化、軽量化が進む電子装置への実装も可能となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【符号の説明】
1・・・・・・・・絶縁基体
2・・・・・・・・蓋体
3・・・・・・・・半導体素子
4・・・・・・・・絶縁容器
5・・・・・・・・メタライズ配線層
7・・・・・・・・外部リード端子
8・・・・・・・・放熱板

Claims (2)

  1. 半導体素子を収容する酸化アルミニウム質焼結体から成る絶縁容器の外表面に放熱板を取着して成る半導体素子収納用パッケージであって、前記放熱板は炭化珪素とアルミニウムのセラミックー金属複合材料で形成されており、前記放熱板と前記絶縁容器とがアルミニウムロウ材を介して接合されていることを特徴とする半導体素子収納用パッケージ。
  2. 前記放熱板を形成するセラミックー金属複合材料が20重量%乃至45重量%の炭化珪素と55重量%乃至80重量%のアルミニウムから成ることを特徴とする請求項1に記載の半導体素子収納用パッケージ。
JP33724098A 1998-11-27 1998-11-27 半導体素子収納用パッケージ Expired - Fee Related JP3659467B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33724098A JP3659467B2 (ja) 1998-11-27 1998-11-27 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33724098A JP3659467B2 (ja) 1998-11-27 1998-11-27 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2000164776A JP2000164776A (ja) 2000-06-16
JP3659467B2 true JP3659467B2 (ja) 2005-06-15

Family

ID=18306770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33724098A Expired - Fee Related JP3659467B2 (ja) 1998-11-27 1998-11-27 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3659467B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007890A (ja) * 2001-06-26 2003-01-10 Kyocera Corp 半導体素子収納用パッケージ

Also Published As

Publication number Publication date
JP2000164776A (ja) 2000-06-16

Similar Documents

Publication Publication Date Title
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP3659467B2 (ja) 半導体素子収納用パッケージ
JP3659306B2 (ja) 半導体素子収納用パッケージ
JP3325477B2 (ja) 半導体素子収納用パッケージ
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP3659300B2 (ja) 半導体素子収納用パッケージ
JP4360568B2 (ja) 半導体素子収納用パッケージ
JP3559458B2 (ja) ロウ材
JP3559457B2 (ja) ロウ材
JP4360567B2 (ja) 半導体素子収納用パッケージ
JP3659304B2 (ja) 半導体素子収納用パッケージ
JP2003037204A (ja) 半導体素子収納用パッケージ
JP3752440B2 (ja) 半導体素子収納用パッケージ
JP3752447B2 (ja) 半導体素子収納用パッケージ
JP3659305B2 (ja) 半導体素子収納用パッケージ
JP3659297B2 (ja) 半導体素子収納用パッケージ
JP3971592B2 (ja) 半導体素子収納用パッケージ
JP3792561B2 (ja) 半導体素子収納用パッケージ
JP3659298B2 (ja) 半導体素子収納用パッケージ
JP4548978B2 (ja) 半導体素子収納用パッケージ
JP2515660Y2 (ja) 半導体素子収納用パッケージ
JP3659301B2 (ja) 半導体素子収納用パッケージ
JP3659299B2 (ja) 半導体素子収納用パッケージ
JPH08316353A (ja) 半導体素子収納用パッケージ
JPH09162337A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20041214

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050308

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050310

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090325

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees