JPH08316353A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH08316353A
JPH08316353A JP11431495A JP11431495A JPH08316353A JP H08316353 A JPH08316353 A JP H08316353A JP 11431495 A JP11431495 A JP 11431495A JP 11431495 A JP11431495 A JP 11431495A JP H08316353 A JPH08316353 A JP H08316353A
Authority
JP
Japan
Prior art keywords
semiconductor element
metal plate
metal
package
ceramic frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11431495A
Other languages
English (en)
Inventor
Hiroshi Mizushima
弘 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP11431495A priority Critical patent/JPH08316353A/ja
Publication of JPH08316353A publication Critical patent/JPH08316353A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】内部に収容する半導体素子の作動時に発生する
熱を外部に良好に放出させ、半導体素子を常に適温とし
て長期間にわたり正常、且つ安定に作動させることがで
きる高信頼性の半導体素子収納用パッケージを提供する
ことにある。 【構成】上面に半導体素子3が載置される載置部1aを
有する鉄ーニッケル系合金から成る金属板1に、前記載
置部1aを囲繞するようにしてセラミックス枠体2を取
着させた半導体素子収納用パッケージであって、前記金
属板1の厚み方向に複数個の貫通孔4を形成するととも
に該貫通孔4内に熱伝導率が100(W/m・k)以上
の金属材5を充填させた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSI(大規模集積回
路素子)等の半導体素子を収容するための半導体素子収
納用パッケージに関するものである。
【0002】
【従来の技術】近年、情報処理装置の高性能化に伴いそ
れを構成する半導体素子も高密度化、高集積化が急激に
進んでいる。そのため半導体素子は作動時に発生する単
位面積、単位体積当たりの発熱量が増大し、半導体素子
を正常、且つ安定に作動させるためにはその熱をいかに
効率的に除去するかが課題となっている。
【0003】従来、半導体素子の発生する熱の除去方法
としては一般に上面中央部に半導体素子が載置される載
置部を有する金属基体上に、前記載置部を囲繞するよう
にして酸化アルミニウム質焼結体やムライト質焼結体、
炭化珪素質焼結体、窒化アルミニウム質焼結体等から成
るセラミックス枠体を銀ロウ等のロウ材を介し取着した
構造の半導体素子収納用パッケージを準備し、金属基体
の半導体素子載置部に半導体素子を載置固定して半導体
素子から発生される熱を金属基体に吸収させるとともに
該吸収した熱を大気中に放出することによって行われて
いる。
【0004】尚、前記セラミックス枠体は複数個のメタ
ライズ配線層が埋設されており、該メタライズ配線層を
介して内部に収容する半導体素子の各電極を外部電気回
路に電気的に接続し得るようになっている。
【0005】また前記セラミックス枠体はその下面にメ
タライズ金属層が被着されており、該メタライズ金属層
を金属基体に銀ロウ等のロウ材を介しロウ付けすること
によってセラミックス枠体は金属基体上の所定位置に取
着される。
【0006】更に前記金属基体は鉄ーニッケルーコバル
ト合金や鉄ーニッケル合金等の鉄ーニッケル合金系から
成り、金属基体の熱膨張係数をセラミックス枠体に近似
させることによって金属基体とセラミックス枠体間に大
きな熱応力が発生しないようにしている。
【0007】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては金属基体を
構成する鉄ーニッケルーコバルト合金や鉄ーニッケル合
金等の熱伝導率が15(W/m・k)程度であり、半導
体素子が作動時により多くの熱を発生すると該半導体素
子の発生した熱を金属基体を介して外部に良好に放出す
ることができず、その結果、半導体素子が高温となり、
半導体素子に熱破壊や特性に熱変化を招来させるという
欠点を有していた。
【0008】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体素子の作動時に発
生する熱を外部に良好に放出させ、半導体素子を常に適
温として長期間にわたり正常、且つ安定に作動させるこ
とができる高信頼性の半導体素子収納用パッケージを提
供することにある。
【0009】
【課題を解決するための手段】本発明は上面に半導体素
子が載置される載置部を有する鉄ーニッケル系合金から
成る金属板に、前記載置部を囲繞するようにしてセラミ
ックス枠体を取着させた半導体素子収納用パッケージで
あって、前記金属板の厚み方向に複数個の貫通孔を形成
するとともに該貫通孔内に熱伝導率が100(W/m・
k)以上の金属材を充填させたことを特徴とするもので
ある。
【0010】また本発明は前記貫通孔内に充填される金
属材の硬度がビッカース硬度(Hv)でHv≦20であ
ることを特徴とするものである。
【0011】
【作用】本発明の半導体素子収納用パッケージによれ
ば、半導体素子が載置される金属板の厚み方向に複数個
の貫通孔を設けるとともに該貫通孔内に熱伝導率が10
0(W/m・k)以上の金属材を充填させたことから半
導体素子が作動時に発生する熱は金属板の貫通孔内に充
填させた良熱伝導性の金属材を介して外部に良好に放出
されることとなり、その結果、半導体素子は常に適温と
なり、半導体素子を長期間にわたり正常、且つ安定に作
動させることが可能となる。
【0012】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1は本発明の半導体素子収納用パッケージの一実
施例を示し、1は金属板、2はセラミックス枠体であ
る。
【0013】前記金属板1はその上面中央部に半導体素
子3が載置される載置部1aが設けてあり、該載置部1
a上には半導体素子3が接着剤を介し載置固定される。
【0014】前記金属板1は半導体素子3を支持する支
持部材として作用し、鉄ーニッケルーコバルト合金や鉄
ーニッケル合金等の鉄ーニッケル合金系の金属材料で形
成されている。
【0015】尚、前記金属板1は例えば、鉄ーニッケル
ーコバルト合金等のインゴット(塊)を従来周知の圧延
加工法により平板状となすことによって製作される。
【0016】また前記金属板1はその厚み方向に複数個
の貫通孔4が設けられており、該貫通孔4内には熱伝導
率が100(W/m・k)以上の金属材5が充填されて
いる。
【0017】前記貫通孔4は金属板1に熱伝導率が10
0(W/m・k)以上の金属材5を介在させる作用を為
し、従来周知のドリル孔あけ加工法等の金属加工法を採
用することによって金属板1の厚み方向に所定の形状に
複数個形成される。
【0018】更に前記貫通孔4には金属材5が充填され
ており、該金属材5は銀ロウ(銀ー銅合金)、金ー錫合
金、金ーゲルマニウム合金、銅、銀、モリブデン等から
成り、該銀ロウ(銀ー銅合金)等の金属を加熱溶融さ
せ、これを貫通孔4内に流し込むことによって、或いは
銅等の金属のインゴット(塊)を貫通孔4内に圧入させ
ることによって金属板1に設けた貫通孔4内に充填され
る。
【0019】前記金属板1に設けた貫通孔4内に充填さ
れる金属材5はその熱伝導率が100(W/m・k)以
上と極めて熱を伝達し易い材料であることから金属板1
上に載置された半導体素子3が作動時に極めて多くの熱
を発生したとしてもその熱は金属材5を介して外部に良
好に放出され、その結果、半導体素子3は常に適温とな
り半導体素子3を長期間にわたり正常、且つ安定に作動
させることができる。
【0020】尚、前記金属板1に設けた貫通孔4内に充
填される金属材5はその硬度をビッカース硬度(Hv)
でHv≦20としておくと金属板1と金属材5の両者に
熱が作用し、両者間に両者の熱膨張係数の相違に起因す
る熱応力が発生したとしてもその熱応力は金属材5を変
形させることによって吸収され、その結果、金属板1に
金属板1と金属材5の熱膨張係数の相違に起因する熱応
力によって大きな反り等が発生することはなく、金属板
1上に半導体素子3を割れやクラック等を招来させるこ
となく強固に固定することができる。従って、前記金属
材5はその硬度をビッカース硬度(Hv)でHv≦20
としておくことが好ましい。
【0021】更に前記金属板1はその上面外周部に該金
属板1の上面に設けた半導体素子3の載置部1aを囲繞
するようにしてセラミックス枠体2がロウ付け取着され
ており、金属板1とセラミックス枠体2とで半導体素子
3を収容するための空所が内部に形成されている。
【0022】前記金属板1に取着されるセラミックス枠
体2は酸化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、窒化アルミニウム質焼結体、ガラス
セラミックス焼結体等から成り、例えば酸化アルミニウ
ム質焼結体から成る場合には、酸化アルミニウム、酸化
珪素、酸化マグネウシム、酸化カルシウム等のセラミッ
クス原料粉末に適当な有機溶剤、溶媒を添加混合して泥
漿状となすとともにこれをドクターブレード法やカンダ
ーロール法を採用することによってセラミックグリーン
シート(セラミック生シート)を形成し、しかる後、前
記セラミックグリーンシートに適当な打ち抜き加工を施
すとともに複数枚積層し、約1600℃の高温で焼成す
ることによって製作される。
【0023】また前記セラミックス枠体2はその下面に
タングステン、モリブデン等の高融点金属粉末から成る
メタライズ金属層6が被着形成されており、該メタライ
ズ金属層6と金属板1の上面とをロウ材7を介しロウ付
けすることによって金属板1上に取着される。
【0024】前記メタライズ金属層6はセラミックス枠
体2を金属板1にロウ付けする際の下地金属層として作
用し、タングステンやモリブデン等の高融点金属粉末に
適当な有機溶剤、溶媒を添加混合して得た金属ペースト
をセラミックス枠体2となるセラミックグリーンシート
に予め従来周知のスクリーン印刷法等により印刷塗布し
ておくことによってセラミックス枠体2の下面に所定パ
ターンに被着形成される。
【0025】更に前記金属板1上に取着されたセラミッ
クス枠体2は金属板1が鉄ーニッケル合金系の金属材料
で形成されており、金属板1の熱膨張係数がセラミック
ス枠体2の熱膨張係数に近似した値になっていることか
ら金属板1上にセラミックス枠体2を取着した後、両者
に熱が印加されても両者間に熱応力が発生することはな
く、これによって金属板1とセラミックス枠体2とを長
期間にわたり強固に取着させておくことが可能となる。
【0026】また前記金属板1にロウ材7を介してロウ
付け取着されたセラミックス枠体2は更にその内部にモ
リブデン、タングステン等の高融点金属粉末から成るメ
タライズ配線層8が両端を露出させた状態で埋設してあ
り、該メタライズ配線層8の一端側には半導体素子3の
各電極がボンディングワイヤ10を介して電気的に接続
され、また他端側には外部電気回路と接続される外部リ
ード端子9が銀ロウ等のロウ材を介して取着されてい
る。
【0027】前記メタライズ配線層8はタングステンや
モリブデン等の高融点金属から成り、前述のメタライズ
金属層6と同様の方法によってセラミックス枠体2の内
部に所定パターンに埋設される。
【0028】尚、前記メタライズ配線層8はその露出す
る表面にニッケル、金等の耐蝕性に優れ、且つロウ材と
の濡れ性に優れる金属を1.0乃至20.0μmの厚み
にメッキ法により層着させておくと、メタライズ配線層
8の酸化腐食を有効に防止することができるとともにメ
タライズ配線層8とボンディングワイヤ10との接続及
びメタライズ配線層8への外部リード端子9のロウ付け
を強固となすことができる。従って、前記メタライズ配
線層8はその露出する表面にニッケル、金等の耐蝕性に
優れ、且つロウ材との濡れ性に優れる金属を1.0乃至
20.0μmの厚みに層着させておくこが好ましい。
【0029】また前記メタライズ配線層8には外部リー
ド端子9が銀ロウ等のロウ材を介してロウ付け取着され
ており、該外部リード端子9は半導体素子3の各電極を
外部電気回路に電気的に接続する作用を為し、外部リー
ド端子9を外部電気回路に接続することによって半導体
素子3の各電極はボンディングワイヤ10、メタライズ
配線層8及び外部リード端子9を介して外部電気回路に
接続されることとなる。
【0030】前記外部リード端子9は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金等の金属材料から成り、
例えば鉄ーニッケルーコバルト合金のインゴット(塊)
に圧延加工法や打ち抜き加工法等、従来周知の金属加工
法を施すことによって所定の板状に形成される。
【0031】かくして本発明の半導体素子収納用パッケ
ージによれば、セラミックス枠体2が取着された金属板
1の半導体素子載置部1a上に半導体素子3を接着剤を
介して載置固定し、半導体素子3の各電極をボンディン
グワイヤ10を介してメタライズ配線層8に接続すると
ともに蓋体11をセラミックス枠体2の上面に封止材を
介して接合させ、金属板1、セラミックス枠体2及び蓋
体11とから成る容器内部に半導体素子3を気密に収容
することによって最終製品としての半導体装置となる。
【0032】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、半導体素子が載置される金属板の厚み方向に複
数個の貫通孔を設けるとともに該貫通孔内に熱伝導率が
100(W/m・k)以上の金属材を充填させたことか
ら半導体素子が作動時に発生する熱は金属板の貫通孔内
に充填させた良熱伝導性の金属材を介して外部に良好に
放出されることとなり、その結果、半導体素子は常に適
温となり、半導体素子を長期間にわたり正常、且つ安定
に作動させることが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【符号の説明】
1・・・・・・・・・・・・・金属板 1a・・・・・・・・・・・・半導体素子載置部 2・・・・・・・・・・・・・セラミックス枠体 3・・・・・・・・・・・・・半導体素子 4・・・・・・・・・・・・・貫通孔 5・・・・・・・・・・・・・金属材

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】上面に半導体素子が載置される載置部を有
    する鉄ーニッケル系合金から成る金属板に、前記載置部
    を囲繞するようにしてセラミックス枠体を取着させた半
    導体素子収納用パッケージであって、前記金属板の厚み
    方向に複数個の貫通孔を形成するとともに該貫通孔内に
    熱伝導率が100(W/m・k)以上の金属材を充填さ
    せたことを特徴とする半導体素子収納用パッケージ。
  2. 【請求項2】前記貫通孔内に充填される金属材の硬度が
    ビッカース硬度(Hv)でHv≦20であることを特徴
    とする請求項1に記載の半導体素子収納用パッケージ。
JP11431495A 1995-05-12 1995-05-12 半導体素子収納用パッケージ Pending JPH08316353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11431495A JPH08316353A (ja) 1995-05-12 1995-05-12 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11431495A JPH08316353A (ja) 1995-05-12 1995-05-12 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH08316353A true JPH08316353A (ja) 1996-11-29

Family

ID=14634762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11431495A Pending JPH08316353A (ja) 1995-05-12 1995-05-12 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH08316353A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068954A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 半導体素子収納用パッケージ
JP2011114219A (ja) * 2009-11-27 2011-06-09 Kyocera Corp 素子搭載用部品、実装基体および電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068954A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 半導体素子収納用パッケージ
JP2011114219A (ja) * 2009-11-27 2011-06-09 Kyocera Corp 素子搭載用部品、実装基体および電子装置

Similar Documents

Publication Publication Date Title
JPH08316353A (ja) 半導体素子収納用パッケージ
JPH083009Y2 (ja) 半導体素子収納用パッケージ
JP3659306B2 (ja) 半導体素子収納用パッケージ
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP3659467B2 (ja) 半導体素子収納用パッケージ
JP2764340B2 (ja) 半導体素子収納用パッケージ
JP3527902B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JPH06334077A (ja) 半導体素子収納用パッケージ
JP2515660Y2 (ja) 半導体素子収納用パッケージ
JP3752440B2 (ja) 半導体素子収納用パッケージ
JP2849869B2 (ja) 半導体素子収納用パッケージ
JP2003037204A (ja) 半導体素子収納用パッケージ
JP4548978B2 (ja) 半導体素子収納用パッケージ
JP3559457B2 (ja) ロウ材
JP3346655B2 (ja) 半導体素子収納用パッケージ
JP3559458B2 (ja) ロウ材
JP4360568B2 (ja) 半導体素子収納用パッケージ
JPH09162324A (ja) 半導体素子収納用パッケージ
JP3971592B2 (ja) 半導体素子収納用パッケージ
JP3439844B2 (ja) 半導体素子収納用パッケージ
JP3792561B2 (ja) 半導体素子収納用パッケージ
JP3752447B2 (ja) 半導体素子収納用パッケージ
JPH09162337A (ja) 半導体素子収納用パッケージ
JP2543149Y2 (ja) 半導体素子収納用パッケージ
JPH0864713A (ja) 半導体素子収納用パッケージ