JP4360568B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP4360568B2 JP4360568B2 JP35505198A JP35505198A JP4360568B2 JP 4360568 B2 JP4360568 B2 JP 4360568B2 JP 35505198 A JP35505198 A JP 35505198A JP 35505198 A JP35505198 A JP 35505198A JP 4360568 B2 JP4360568 B2 JP 4360568B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- layer
- heat sink
- sintered body
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明はLSI(大規模集積回路素子)等の半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、一般に酸化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子を収容するための凹部を有する絶縁基体と、該絶縁基体の凹部周辺から外周縁にかけて被着導出されたタングステン、モリブデン、マンガン等の高融点金属粉末から成る複数個のメタライズ配線層と、内部に収容する半導体素子を外部電気回路に接続するために前記メタライズ配線層に銀ロウ等のロウ材を介し取着された外部リード端子と、蓋体とから構成されており、絶縁基体の凹部底面に半導体素子をガラス、樹脂、ロウ材等の接着剤を介して接着固定するとともに該半導体素子の各電極をボンディングワイヤを介してメタライズ配線層に電気的に接続し、しかる後、絶縁基体に蓋体をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、絶縁基体と蓋体とから成る容器内部に半導体素子を気密に収容することによって製品としての半導体装置となる。
【0003】
しかしながら、この従来の半導体素子収納用パッケージは、絶縁基体を構成する酸化アルミニウム質焼結体の熱伝導率が約20W/m・Kと低いため絶縁基体に収容される半導体素子が作動時に多量の熱を発した場合、その熱を大気中に良好に放散させることができず、その結果、半導体素子は該半導体素子の発する熱によって高温となり、半導体素子に熱破壊を起こさせたり、特性に熱変化を与え、誤動作を生じさせるという欠点を有していた。
【0004】
そこで上記欠点を解消するために絶縁基体の半導体素子が接着固定される凹部底面に貫通穴をあけておき、該貫通穴に銅や銅ータングステン合金等の金属材料から成る放熱板を挿着させるとともに該放熱板の上面に半導体素子を接着固定するようになした半導体素子収納用パッケージが提案されている。
【0005】
【発明が解決しようとする課題】
しかしながら、この半導体素子収納用パッケージは、放熱板が銅で形成されている場合、該銅はその熱膨張係数が約18×10-6/℃で絶縁基体を構成する酸化アルミニウム質焼結体の熱膨張係数(約7×10-6/℃)と大きく相違することから、容器内部に半導体素子を気密に収容し、半導体装置となした後、絶縁基体と放熱板の各々に半導体素子が作動時に発生する熱等が印加された際、放熱板と絶縁基体との間に両者の熱膨張係数の相違に起因する大きな熱応力が発生し、該熱応力によって絶縁基体に割れやクラックが発生し、容器の気密封止が破れて容器内部に収容する半導体素子を長期間にわたり、正常、且つ安定に作動させることができないという欠点を有していた。
【0006】
また放熱板が銅ータングステン合金で形成されている場合、該銅ータングステン合金は重いことから容器内部に半導体素子を気密に収容し、半導体装置となした際、半導体装置の重量が重くなり、近時の小型化、軽量化が進む電子装置にはその実装が困難となってしまう欠点を有していた。
【0007】
本発明は上述の諸欠点に鑑み案出されたもので、その目的は内部に収容する半導体素子を常に適温として正常、かつ安定に作動させることができ、軽量の半導体素子収納用パッケージを提供することにある。
【0008】
【課題を解決するための手段】
本実施形態にかかる半導体素子収納用パッケージは、枠状の基体と、該基体の穴部に挿着され、上面に半導体素子が載置される載置部を有する放熱板と、前記基体上面に取着され、前記載置部を囲繞する枠状の壁部材と、を具備し、前記放熱板は、厚み方向に配列した炭素繊維を炭素で結合した一方向性複合材料から成る芯体の上下両面にチタン、ジルコニウム、バナジウムもしくはこれらを主成分とする合金の少なくとも1種より成る接着層と、銅から成る中間層と、モリブデンから成る主層の3層構造を有する金属層を被着させたものからなり、接着層、中間層、主層の各々の厚みが同一厚みであることを特徴とする。
【0009】
本発明の半導体素子収納用パッケージによれば、半導体素子が接着固定される放熱板に厚み方向に配列された炭素繊維を炭素で結合した、上面から下面にかけての熱伝導率が300W/m・K以上、横方向の熱伝導率が30W/m・K以下の熱が一方向に選択的に伝達する一方向性複合材料を使用したことから半導体素子が作動時に発する熱は放熱板に選択的に吸収されるとともに放熱板を介して大気中に効率良く放散され、その結果、半導体素子は常に適温となり、半導体素子を長期間にわたり正常、かつ安定に作動させることが可能となる。
【0010】
また本発明の半導体素子収納用パッケージによれば、厚み方向に配列した炭素繊維を炭素で結合した一方向性複合材料から成る芯体の上下両面にチタン、ジルコニウム、バナジウムもしくはこれらを主成分とする合金の少なくとも1種より成る接着層と、銅から成る中間層と、モリブデンから成る主層の3層構造を有する金属層を被着させた放熱板は弾性率が30GPa以下で、軟質であり、かつ熱膨張係数が約7×10-6/℃〜9×10-6/℃と基体を形成する酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼結体、窒化珪素質焼結体等の熱膨張係数に近似することから、内部に半導体素子を気密に収容し、半導体装置となした後、基体と放熱板に半導体素子が作動時に発生する熱が印加されたとしても、基体と放熱板との間に両者の熱膨張係数の相異に起因する大きな熱応力が発生することはなく、また発生した小さな熱応力も放熱板が適度に変形することによって吸収され、その結果、放熱板と基体とは、基体に割れやクラックを発生させることなく強固に接合し、半導体素子の気密封止を完全として半導体素子を長期間にわたり、正常、且つ安定に作動させることができる。
【0011】
更に本発明の半導体素子収納用パッケージによれば、厚み方向に配列した炭素繊維を炭素で結合した一方向性複合材料から成る芯体の上下両面にチタン、ジルコニウム、バナジウムもしくはこれらを主成分とする合金の少なくとも1種より成る接着層と、銅から成る中間層と、モリブデンから成る主層の3層構造を有する金属層を被着させた放熱板はその重量が銅ータングステン合金に比べて1/5程度であり、極めて軽量なものであることから半導体素子収納用パッケージ内に半導体素子を収容し、半導体装置となした場合、半導体装置の重量は極めて軽量なものとなり、その結果、近時の小型化、軽量化が進む電子装置への実装も可能となる。
【0012】
【発明の実施の形態】
次に本発明を添付図面に基づき詳細に説明する。
図1及び図2は本発明の半導体素子収納用パッケージの一実施例を示し、1は枠状の基体、2は放熱板、3は壁部材、4は蓋体である。この枠状の基体1と放熱板2と壁部材3と蓋体4とで半導体素子5を収容する容器6が構成される。
【0013】
前記枠状の基体1は酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼結体、窒化珪素質焼結体から成り、その中央部に放熱板2が挿着される穴が形成されている。
【0014】
前記枠状の基体1は、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、溶剤等を添加混合して泥漿物を作るとともに、該泥漿物をドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)と成し、しかる後、前記セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約1600℃の温度で焼成することによって製作され製作される。
【0015】
前記基体1はまたその中央部に形成された穴内に放熱板2が挿着されており、該放熱板2はその上面に半導体素子5が載置される載置部2aを有し、該載置部2aに半導体素子5がロウ材、ガラス、樹脂等の接着剤を介して接着固定される。
【0016】
前記放熱板2は半導体素子5を支持する支持部材として作用するとともに半導体素子5が作動時に発する熱を大気中に放散する作用をなし、厚み方向に配列された炭素繊維を炭素で結合した一方向性複合材料から成る芯体11の上下両面にチタン、ジルコニウム、バナジウムもしくはこれらを主成分とする合金の少なくとも1種より成る接着層11aと、銅から成る中間層11bと、モリブデンから成る主層11cの3層構造を有する金属層12を被着させたもので形成されている。
【0017】
前記放熱板2の一方向性複合材料から成る芯体11は、例えば、一方向に配列した炭素繊維の束を、固体のピッチあるいはコークスなどの微粉末を分散させたフェノール樹脂などの熱硬化性樹脂の溶液中に含浸させ、次にこれを乾燥させて一方向に炭素繊維が配列している複数枚のシートを形成するとともに各々のシートを炭素繊維の方向が同一となるようにして複数枚積層し、次に前記積層された複数枚のシートに所定の圧力を加えるとともに加熱して熱硬化性樹脂部分を硬化させ、最後にこれを不活性雰囲気中、高温で焼成し、フェノール樹脂とピッチあるいはコークスの微粉末を炭化させる(炭素を形成する)とともに該炭素で各々の炭素繊維を結合させることによって製作される。
【0018】
また前記放熱板2の一方向性複合材料から成る芯体11の上下両面に被着されている金属層12は図2に示すようにチタン、ジルコニウム、バナジウムもしくはこれらを主成分とする合金の少なくとも1種より成る接着層11aと、銅から成る中間層11bと、モリブデンから成る主層11cの3つの層からなり、各々の層の厚みは略同一厚みとなっている。
【0019】
前記金属層12を略同一厚みのチタン、ジルコニウム、バナジウムもしくはこれらを主成分とする合金の少なくとも1種より成る接着層11aと、銅から成る中間層11bと、モリブデンから成る主層11cの3つの層で形成するのは一方向性複合材料からなる芯体11の熱膨張係数を基体1の熱膨張係数(約4×10-6/℃〜7×10-6/℃)に近似させるためであり、一方向性複合材料からなる芯体11の上下両面に略同一厚みのチタン、ジルコニウム、バナジウムもしくはこれらを主成分とする合金の少なくとも1種より成る接着層11aと、銅から成る中間層11bと、モリブデンから成る主層11cの3つの層からなる金属層12を被着させた放熱板2はその熱膨張係数が約7×10-6/℃〜9×10-6/℃となり、これによって放熱板2を基体1の穴内に挿着させた後、両者に半導体素子5が作動時に発生する熱等が印加されたとしても、放熱板2と基体1との間には両者の熱膨張係数の相違に起因する大きな熱応力が発生することはなく、その結果、放熱板2は基体1に割れやクラックを発生させることなく基体1に強固に接合し、かつ半導体素子5の作動時に発する熱を大気中に良好に放散させることを可能として、容器6内部に収容する半導体素子5を長期間にわたり、正常、且つ安定に作動させることができる。
【0020】
前記金属層12は一方向性複合材料からなる芯体11の上下両面に例えば、拡散接合させることによって被着されており、具体的には、一方向性複合材料からなる芯体11の上下両面に厚さ50μm以下のチタン、ジルコニウム、バナジウムもしくはこれらを主成分とする合金の少なくとも1種より成る箔と銅の箔とモリブデンの箔を順次、載置させ、次にこれを真空ホットプレスで5MPaの圧力をかけつつ1200℃の温度を1時間印加することによって行われる。
【0021】
前記金属層12のチタン、ジルコニウム、バナジウムもしくはこれらを主成分とする合金の少なくとも1種より成る接着層11aは、金属層12を一方向性複合材料からなる芯体11に強固に接合させる作用をなし、また銅から成る中間層11bは接着層11aとモリブデンから成る主層11cとを強固に接合させるとともに両者の相互拡散を有効に防止する作用をなし、更にモリブデンから成る主層11cは接着層11a及び中間層11bと相侯って放熱板2の熱膨張係数を約7×10-6/℃〜9×10-6/℃とする作用をなす。
【0022】
前記一方向性複合材料からなる芯体11の上下両主面に金属層12を被着させてなる放熱板2は、一方向性複合材料からなる芯体11の炭素繊維の方向、即ち、放熱板2の上面から下面にかけての方向の熱伝導率が300W/m・K以上、炭素繊維に対し直交する方向の熱伝導率が30W/m・K以下であり、放熱板2の上面側から下面側に向けて熱が一方向に選択的に効率良く伝達するようになっている。そのためこの一方向性複合材料からなる芯体11を用いた放熱板2の上面に半導体素子5を載置固定させた場合、半導体素子5が作動時に発した熱は放熱板2の上面から下面にかけて一方向に伝達し、放熱板2の下面を介して大気中に良好に放散されることとなる。
【0023】
また前記一方向性複合材料からなる芯体11を用いた放熱板2はその重量が銅ータングステン合金に比較して1/5程度であり、軽いことからこの放熱板2が取着された半導体素子収納用パッケージに半導体素子5を収容して半導体装置を形成した場合、該半導体装置の重量も極めて軽量なものとなり、近時の小型化、軽量化が進む電子装置にも実装が可能となる。
【0024】
更に前記一方向性複合材料からなる芯体11を用いた放熱板2はその弾性率が30GPa以下であり、軟質であることから放熱板2と基体1との間に若手の熱膨張係数差があったとしても両者間に発生する熱応力は放熱板2を適度に変形させることによって吸収され、その結果、基体1と放熱板2とは極めて強固に接合し、半導体素子5が発する熱を常に大気中へ効率良く放散させることができる。
【0025】
また更に前記一方向性複合材料からなる芯体11の上下両面に金属層12を被着させた放熱板2は、芯体11と上面金属層12との間及び芯体11と下面金属層12との間に両者の熱膨張係数の相違に起因する熱応力が発生するがその各々の熱応力は金属層12の芯体11に対する被着位置が異なることから互いに相殺され、その結果、放熱板2は芯体11と金属層12との間に発生する熱応力によって変形することはなく常に平坦となり、これによって放熱板2の上面に半導体素子5を強固に接合させることが可能となるとともに半導体素子5が作動時に発する熱を放熱板2を介して大気中に効率良く放散させことが可能となる。
【0026】
前記放熱板2の基体1に形成した穴内への挿着は、基体1の穴内に放熱板2を挿入するとともに基体1の穴の内壁面と放熱板2の外周面とをロウ材やガラス、樹脂等により接合させることによって行われる。
【0027】
前記放熱板2を基体1の穴内にロウ材を介して挿着する場合、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼結体、窒化珪素質焼結体から成る基体1の穴の内壁面に予めタングステンやモリブデン、マンガン等の高融点金属粉末から成るメタライズ金属層を被着させておくとともに放熱板2の側面に無電解メッキ法や電解メッキ法によりニッケルを1μm〜10μmの厚みに被着させておき、次に前記メタライズ金属層とニッケルメッキ層とを半田や銀ー銅合金、銀ー銅ーチタン合金等のロウ材を介しロウ付けすることによって行われる。
【0028】
前記放熱板2が挿着された基体1はまたその上面に放熱板2の半導体素子5が載置される載置部2aを囲繞するようにして枠状の壁部材3がロウ材やガラス、樹脂等の接着材を介して取着されており、壁部材3の内側には半導体素子5を収容するための空所が形成される。
【0029】
前記枠状の壁部材3は酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼結体、窒化珪素質焼結体等から成り、例えば、酸化アルミニウム質焼結体から成る場合には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、溶剤等を添加混合して泥漿物を作るとともに、該泥漿物をドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)と成し、しかる後、前記セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約1600℃の温度で焼成することによって製作される。
【0030】
また前記枠状の壁部材3にはその内周部から外周縁にかけて導出する複数個のメタライズ配線層7が被着形成されており、壁部材3の内周部に露出するメタライズ配線層7の一端には半導体素子5の各電極がボンディングワイヤ8を介して電気的に接続され、また壁部材3の外周縁に導出する部位には外部電気回路と接続される外部リード端子9が銀ロウ等のロウ材を介してロウ付け取着されている。
【0031】
前記メタライズ配線層7は半導体素子5の各電極を外部電気回路に接続する際の導電路として作用し、タングステン、モリブデン、マンガン等の高融点金属粉末により形成されている。
【0032】
前記メタライズ配線層7はタングステン、モリブデン、マンガン等の高融点金属粉末に適当な有機バインダー、溶剤等を添加混合して得た金属ペーストを壁部材3となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって壁部材3の内周部から外周縁にかけて被着形成される。
【0033】
また前記メタライズ配線層7はその露出する表面にニッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に優れる金属を1μm〜20μmの厚みにメッキ法により被着させておくと、メタライズ配線層7の酸化腐蝕を有効に防止することができるとともにメタライズ配線層7への外部リード端子9のロウ付けを強固となすことができる。従って、前記メタライズ配線層7は、その露出する表面にニッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に優れる金属を1μm〜20μmの厚みに被着させておくことが好ましい。
【0034】
更に前記メタライズ配線層7には外部リード端子9が銀ロウ等のロウ材を介してロウ付け取着されており、該外部リード端子9は容器6内部に収容する半導体素子5の各電極を外部電気回路に電気的に接続する作用をなし、外部リード端子9を外部電気回路に接続することによって容器6内部に収容される半導体素子5はメタライズ配線層7及び外部リード端子9を介して外部電気回路に接続されることとなる。
【0035】
前記外部リード端子9は鉄ーニッケルーコバルト合金や鉄ーニッケル合金等の金属材料から成り、例えば、鉄ーニッケルーコバルト合金等の金属から成るインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定の形状に形成される。
【0036】
かくして上述の半導体素子収納用パッケージによれば、放熱板2の半導体素子載置部2a上に半導体素子5をガラス、樹脂、ロウ材等から成る接着剤を介して接着固定するとともに該半導体素子5の各電極をボンディングワイヤ8を介して所定のメタライズ配線層7に接続させ、しかる後、前記枠状の壁部材3の上面に蓋体4をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、基体1と放熱板2と壁部材3と蓋体4とから成る容器6内部に半導体素子5を気密に収容することによって製品としての半導体装置となる。
【0037】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の実施例では基体1と壁部材3とを各々別個に準備する旨、説明したが、両部材を同一の材料で形成し、一体的に形成しておいてもよい。
【0038】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、半導体素子が接着固定される放熱板に厚み方向に配列された炭素繊維を炭素で結合した、上面から下面にかけての熱伝導率が300W/m・K以上、横方向の熱伝導率が30W/m・K以下の熱が一方向に選択的に伝達する一方向性複合材料を使用したことから半導体素子が作動時に発する熱は放熱板に選択的に吸収されるとともに放熱板を介して大気中に効率良く放散され、その結果、半導体素子は常に適温となり、半導体素子を長期間にわたり正常、かつ安定に作動させることが可能となる。
【0039】
また本発明の半導体素子収納用パッケージによれば、厚み方向に配列した炭素繊維を炭素で結合した一方向性複合材料から成る芯体の上下両面にチタン、ジルコニウム、バナジウムもしくはこれらを主成分とする合金の少なくとも1種より成る接着層と、銅から成る中間層と、モリブデンから成る主層の3層構造を有する金属層を被着させた放熱板は弾性率が30GPa以下で、軟質であり、かつ熱膨張係数が約7×10-6/℃〜9×10-6/℃と基体を形成する酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼結体、窒化珪素質焼結体等の熱膨張係数に近似することから、内部に半導体素子を気密に収容し、半導体装置となした後、基体と放熱板に半導体素子が作動時に発生する熱が印加されたとしても、基体と放熱板との間に両者の熱膨張係数の相違に起因する大きな熱応力が発生することはなく、また発生した小さな熱応力も放熱板が適度に変形することによって吸収され、その結果、放熱板と基体とは、基体に割れやクラックを発生させることなく強固に接合し、半導体素子の気密封止を完全として半導体素子を長期間にわたり、正常、且つ安定に作動させることができる。
【0040】
更に本発明の半導体素子収納用パッケージによれば、厚み方向に配列した炭素繊維を炭素で結合した一方向性複合材料から成る芯体の上下両面にチタン、ジルコニウム、バナジウムもしくはこれらを主成分とする合金の少なくとも1種より成る接着層と、銅から成る中間層と、モリブデンから成る主層の3層構造を有する金属層を被着させた放熱板はその重量が銅ータングステン合金に比べて1/5程度であり、極めて軽量なものであることから半導体素子収納用パッケージ内に半導体素子を収容し、半導体装置となした場合、半導体装置の重量は極めて軽量なものとなり、その結果、近時の小型化、軽量化が進む電子装置への実装も可能となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【図2】図1に示すパッケージの要部拡大断面図である。
【符号の説明】
1・・・・・・・・基体
2・・・・・・・・放熱板
2a・・・・・・・半導体素子載置部
3・・・・・・・・壁部材
4・・・・・・・・蓋体
5・・・・・・・・半導体素子
7・・・・・・・・メタライズ配線層
9・・・・・・・・外部リード端子
10・・・・・・・・被覆層
11・・・・・・・・芯体
11a・・・・・・・接着層
11b・・・・・・・中間層
11c・・・・・・・主層
12・・・・・・・・金属層
Claims (3)
- 枠状の基体と、
該基体の穴部に挿着され、上面に半導体素子が載置される載置部を有する放熱板と、
前記基体上面に取着され、前記載置部を囲繞する枠状の壁部材と、
を具備し、
前記放熱板は、厚み方向に配列した炭素繊維を炭素で結合した一方向性複合材料から成る芯体の上下両面に
チタン、ジルコニウム、バナジウムもしくはこれらを主成分とする合金の少なくとも1種より成る接着層と、銅から成る中間層と、モリブデンから成る主層の3層構造を有する金属層を被着させたものからなり、
接着層、中間層、主層の各々の厚みが同一厚みであることを特徴とする半導体素子収納用パッケージ。 - 前記基体は、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、窒化珪素質焼結体で形成されていることを特徴とする請求項1に記載の半導体素子収納用パッケージ。
- 請求項1又は請求項2に記載の半導体素子収納用パッケージと、
前記放熱板に搭載された半導体素子と、
を具備した半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35505198A JP4360568B2 (ja) | 1998-12-14 | 1998-12-14 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35505198A JP4360568B2 (ja) | 1998-12-14 | 1998-12-14 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000183199A JP2000183199A (ja) | 2000-06-30 |
JP4360568B2 true JP4360568B2 (ja) | 2009-11-11 |
Family
ID=18441651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35505198A Expired - Fee Related JP4360568B2 (ja) | 1998-12-14 | 1998-12-14 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4360568B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288379A (ja) * | 2007-05-17 | 2008-11-27 | Toshiba Corp | 半導体パッケージ |
-
1998
- 1998-12-14 JP JP35505198A patent/JP4360568B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000183199A (ja) | 2000-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001313345A (ja) | 半導体素子収納用パッケージ | |
JP3659336B2 (ja) | 半導体素子収納用パッケージ | |
JP3659306B2 (ja) | 半導体素子収納用パッケージ | |
JP4360568B2 (ja) | 半導体素子収納用パッケージ | |
JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
JP3659300B2 (ja) | 半導体素子収納用パッケージ | |
JP2000183253A (ja) | 半導体素子収納用パッケージ | |
JP4360567B2 (ja) | 半導体素子収納用パッケージ | |
JP3659304B2 (ja) | 半導体素子収納用パッケージ | |
JP3659299B2 (ja) | 半導体素子収納用パッケージ | |
JP3659305B2 (ja) | 半導体素子収納用パッケージ | |
JP3532114B2 (ja) | 光半導体素子収納用パッケージ | |
JP3659467B2 (ja) | 半導体素子収納用パッケージ | |
JP3659301B2 (ja) | 半導体素子収納用パッケージ | |
JP3659298B2 (ja) | 半導体素子収納用パッケージ | |
JP3659297B2 (ja) | 半導体素子収納用パッケージ | |
JP3522132B2 (ja) | 光半導体素子収納用パッケージ | |
JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
JP3752440B2 (ja) | 半導体素子収納用パッケージ | |
JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
JP3709095B2 (ja) | 光半導体素子収納用パッケージ | |
JP2002222887A (ja) | 半導体素子収納用パッケージ | |
JP3981256B2 (ja) | 光半導体素子収納用パッケージ | |
JP3971592B2 (ja) | 半導体素子収納用パッケージ | |
JP2000150745A (ja) | 光半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |