JP3659304B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ Download PDF

Info

Publication number
JP3659304B2
JP3659304B2 JP32858998A JP32858998A JP3659304B2 JP 3659304 B2 JP3659304 B2 JP 3659304B2 JP 32858998 A JP32858998 A JP 32858998A JP 32858998 A JP32858998 A JP 32858998A JP 3659304 B2 JP3659304 B2 JP 3659304B2
Authority
JP
Japan
Prior art keywords
iron
nickel
layer
metal
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32858998A
Other languages
English (en)
Other versions
JP2000150698A (ja
Inventor
和弘 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP32858998A priority Critical patent/JP3659304B2/ja
Publication of JP2000150698A publication Critical patent/JP2000150698A/ja
Application granted granted Critical
Publication of JP3659304B2 publication Critical patent/JP3659304B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Description

【0001】
【発明の属する技術分野】
本発明はLSI(大規模集積回路素子)等の半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する鉄ーニッケルーコバルト合金、鉄ーニッケル合金等の金属材料からなる金属基体と、該金属基体の上面に前記載置部を囲繞するようにして取着された鉄ーニッケルーコバルト合金や鉄ーニッケル合金等の金属材料からなる金属製枠体と、該金属製枠体の一部に形成された切欠部に挿着され、金属製枠体の内側から外側にかけて導出するタングステン、モリブデン、マンガン等の高融点金属粉末からなる複数個のメタライズ配線層が埋設されている酸化アルミニウム等のセラミックスから成るセラミック端子体と、前記金属製枠体の上面に取着され、枠体の内側を塞ぐ蓋体とから構成されており、金属基体の半導体素子載置部に半導体素子をガラス、樹脂、ロウ材等の接着剤を介して接着固定するとともに該半導体素子の各電極をボンディングワイヤを介してセラミック端子体のメタライズ配線層に電気的に接続し、しかる後、金属製枠体に蓋体を該枠体の内側を塞ぐようにしてガラス、樹脂、ロウ材等から成る封止材を介して接合させ、金属基体と金属製枠体と蓋体とから成る容器内部に半導体素子を気密に収容することによって製品としての半導体装置となる。
【0003】
なお、上述の半導体素子収納用パッケージにおいては、半導体素子が載置される金属基体が鉄ーニッケルーコバルト合金や鉄ーニッケル合金等の金属材料で形成されており、該鉄ーニッケルーコバルト合金や鉄ーニッケル合金等等は熱伝導性がよいことから金属基体は半導体素子の作動時に発する熱を良好に吸収するとともに大気中に良好に放散させることができ、これによって半導体素子を常に適温とし半導体素子に熱破壊が発生したり、特性に熱劣化が発生したりするのを有効に防止している。
【0004】
【発明が解決しようとする課題】
しかしながら、近時、半導体素子は高密度化、高集積化が急激に進み、これに伴って半導体素子の作動時に発する熱量が従来に比し極めて大きなものとなってきた。そのためこの半導体素子を従来の半導体素子収納用パッケージに収容し、半導体装置となした場合、半導体素子が載置される金属基体は鉄ーニッケルーコバルト合金や鉄ーニッケル合金等から成り、その熱伝導率は15〜17W/m・kで多少熱伝導性が良いものの、近時の半導体素子が発する多量の熱は完全に吸収することができず、その結果、半導体素子は該半導体素子が作動時に発する熱によって高温となり、半導体素子に熱破壊を起こさせたり、特性に熱変化を招来させ半導体素子を誤動作させるという欠点を有していた。
【0005】
本発明は上記欠点に鑑み案出されたもので、その目的は半導体素子が作動時に発する熱を外部に効率よく放散させて半導体素子を常に適温とし、半導体素子を長期間にわたり正常、かつ安定に作動させることができる半導体素子収納用パッケージを提供することにある。
【0006】
【課題を解決するための手段】
本発明は、枠状の金属基体と、該金属基体の穴部に挿着され、上面に半導体素子が載置される載置部を有する放熱板と、前記金属基体上面に前記載置部を囲繞するようにして取着され、かつ一部に切欠部を有する金属製枠体と、該金属製枠体の切欠部に挿着されたセラミック端子体とから成る半導体素子収納用パッケージであって、前記金属基体および金属製枠体は鉄ーニッケルーコバルト合金もしくは鉄ーニッケル合金から成り、かつ前記放熱板は厚み方向に配列した炭素繊維を炭素で結合した一方向性複合材料から成る芯体の上下両面にクロムー鉄合金層、銅層、鉄ーニッケル合金層の3層構造を有する金属層が拡散接合により被着されて形成されており、前記クロムー鉄合金層、銅層、鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層の各々の厚みが略同一厚みであることを特徴とするものである。
【0007】
本発明の半導体素子収納用パッケージによれば、上面に半導体素子が載置される放熱板として、放熱板の上面側から下面側にかけての熱伝導率が300W/m・K以上である部材、即ち、厚み方向に配列した炭素繊維を炭素で結合した一方向性複合材料から成る芯体の上下両面にクロムー鉄合金層、銅層、鉄ーニッケル合金層(特に、鉄58Wt%、ニッケル42Wt%の合金が好ましい)もしくは鉄ーニッケルーコバルト合金層の3層構造を有する金属層を拡散接合させたものを使用したことから半導体素子が作動時に発した熱は放熱板の上面側から下面側にかけて選択的に伝達されるとともに放熱板の下面側から大気中に効率良く放散されることとなり、その結果、半導体素子は常に適温となり、半導体素子を長期間にわたり正常、かつ安定に作動させることが可能となる。
【0008】
また本発明の半導体素子収納用パッケージによれば、一方向性複合材料から成る芯体の上下両面にクロムー鉄合金層、銅層、鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層の3層構造を有する金属層を拡散接合させた放熱板及び鉄ーニッケルーコバルト合金もしくは鉄ーニッケル合金から成る金属基体、金属製枠体はそれぞれが約10×10-6/℃〜13×10-6/℃(室温〜800℃)の熱膨張係数を有し、近似していることから放熱板と金属基体、金属基体と金属製枠体とを各々接合させた後、各々に熱が印加されても各々の接合部に熱膨張係数の相異に起因する大きな熱応力が発生することはなく、その結果、金属基体と放熱板と金属製枠体とは強固に接合し、これによって容器の気密封止が完全となり、容器内部に収容する半導体素子を長期間にわたり正常、かつ安定に作動させることが可能となる。
【0009】
更に本発明の半導体素子収納用パッケージによれば、厚み方向に配列した炭素繊維を炭素で結合した一方向性複合材料から成る芯体の上下両面にクロムー鉄合金層、銅層、鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層の3層構造を有する金属層を拡散接合させた放熱板はその重量が極めて軽量なものであり、半導体素子収納用パッケージ内に半導体素子を収容し、半導体装置となした場合、半導体装置の重量も極めて軽量なものとなって近時の小型化、軽量化が進む電子装置への実装も可能となる。
【0010】
【発明の実施の形態】
次に本発明を添付図面に基づき詳細に説明する。
図1乃至図2は本発明の半導体素子収納用パッケージの一実施例を示し、1は枠状の金属基体、2は放熱板、3は金属製枠体、4は蓋体である。この金属基体1と放熱板2と金属製枠体3と蓋体4とで半導体素子5を収容する容器6が構成される。
【0011】
前記金属基体1は、鉄ーニッケルーコバルト合金または鉄ーニッケル合金からなり、例えば、鉄ーニッケルーコバルト合金のインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定の枠状に形成される。
【0012】
前記金属基体1はまたその中央部に形成された穴内に放熱板2が挿着されており、該放熱板2はその上面に半導体素子5が載置される載置部2aを有し、該載置部2aに半導体素子5がロウ材、ガラス、樹脂等の接着剤を介して接着固定される。
【0013】
前記放熱板2は半導体素子5を支持する支持部材として作用するとともに半導体素子5が作動時に発する熱を大気中に放散する作用をなし、図2に示すように、厚み方向に配列した炭素繊維を炭素で結合した一方向性複合材料から成る芯体2bの上下両面にクロムー鉄合金層7a、銅層7b、鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層7cの3層構造を有する金属層7を拡散接合により被着させたものから成り、枠状をなす金属基体1の穴内に放熱板2を挿入するとともに金属基体1の穴の内壁面と放熱板2の外周面とをロウ材やガラス、樹脂等から成る接着剤を介し接着することによって金属基体1の穴内に挿着される。
【0014】
前記放熱板2の一方向性複合材料から成る芯体2bは、例えば、一方向に配列した炭素繊維の束を、固体のピッチあるいはコークスなどの微粉末を分散させたフェノール樹脂などの熱硬化性樹脂の溶液中に含浸させ、次にこれを乾燥させて一方向に炭素繊維が配列している複数枚のシー卜を形成するとともに各々のシー卜を炭素繊維の方向が同一となるようにして複数枚積層し、次に前記積層された複数枚のシー卜に所定の圧力を加えるとともに加熱して熱硬化性樹脂部分を硬化させ、最後にこれを不活性雰囲気中、高温で焼成し、フェノール樹脂とピッチあるいはコークスの微粉末を炭化させる(炭素を形成する)とともに該炭素で各々の炭素繊維を結合させることによって製作されている。
【0015】
また前記放熱板2の一方向性複合材料からなる芯体2bはその上下両面にクロムー鉄合金層7aと銅層7bと鉄ーニッケル合金層(特に、58Wt%の鉄と42Wt%のニッケルの合金が好ましい)もしくは鉄ーニッケルーコバルト合金層7cとの3つの層からなる金属層7が被着されており、該金属層7のクロムー鉄合金層7aと銅層7bと鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層7cの各々はその厚みが略同一厚みとなっている。
【0016】
前記金属層7を略同一厚みのクロムー鉄合金層7aと銅層7bと鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層7cの3つの層で形成するのは一方向性複合材料からなる芯体2bの熱膨張係数を鉄ーニッケルーコバルト合金または鉄ーニッケル合金から成る金属基体1の熱膨張係数に近似する約10×10-6/℃〜13×10-6/℃(室温〜800℃)にするためであり、一方向性複合材料からなる芯体2bの上下両面に略同一厚みのクロムー鉄合金層7aと銅層7bと鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層7cの3つの層からなる金属層7を被着させた放熱板2はその熱膨張係数が約10×10-6/℃〜13×10-6/℃(室温〜800℃)となり、これによって放熱板2を金属基体1の穴内に挿着させた後、両者に半導体素子5が作動時に発生する熱等が印加されたとしても、金属基体1と放熱板2との間には両者の熱膨張係数の相異に起因する大きな熱応力が発生することはなく、その結果、放熱板2は金属基体1に強固に接合し、かつ半導体素子5の作動時に発する熱を大気中に良好に放散させることを可能として、容器6内部に収容する半導体素子5を長期間にわたり、正常、旦つ安定に作動させることができる。
【0017】
なお、前記金属層7は一方向性複合材料からなる芯体2bの上下両面に拡散接合させることによって被着されており、具体的には、一方向性複合材料からなる芯体2bの上下両面に厚さ50μm以下のクロムー鉄合金の箔と銅の箔と鉄ーニッケル合金もしくは鉄ーニッケルーコバルト合金の箔を順次、載置させ、次にこれを真空ホットプレスで5MPaの圧力をかけつつ1200℃の温度を1時間印加することによって行われる。
【0018】
また前記金属層7のクロムー鉄合金層7aは、金属層7を一方向性複合材料からなる芯体2bに強固に接合させる作用をなし、また銅層7bはクロムー鉄合金層7aと鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層7cとを強固に接合させるとともに両者の相互拡散を有効に防止する作用をなし、更に鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層7cはクロムー鉄合金層7a及び銅層7bと相まって放熱板2の熱膨張係数を約10×10-6/℃〜13×10-6/℃とする作用をなす。
【0019】
前記一方向性複合材料からなる芯体2bの上下両主面に金属層7を被着させてなる放熱板2は、一方向性複合材料からなる芯体2bの炭素繊維の方向、即ち、放熱板2の上面から下面にかけての方向の熱伝導率が300W/m・K以上、炭素繊維に対し直交する方向の熱伝導率が30W/m・K以下であり、放熱板2の上面側から下面側に向けて熱が一方向に選択的に効率良く伝達するようになっている。そのためこの一方向性複合材料から成る芯体2bを用いた放熱板2の上面に半導体素子5を載置固定させた場合、半導体素子5の作動時に発する熱は放熱板2の上面から下面にかけて一方向に伝達し、放熱板2の下面から大気中に効率良く放散されることとなる。
【0020】
前記一方向性複合材料から成る芯体2bを用いた放熱板2はまたその重量が軽いことからこの放熱板2を使用した半導体素子収納用パッケージに半導体素子5を収容して半導体装置を形成した際、該半導体装置の重量も極めて軽量なものとなり、近時の小型化、軽量化が進む電子装置にも実装が可能となる。
【0021】
更に前記一方向性複合材料からなる芯体2bを用いた放熱板2はその弾性率が30GPa以下であり、軟質であることから放熱板2と金属基体1との間に若干の熱膨張係数差があったとしても両者間に発生する熱応力は放熱板2を適度に変形させることによって吸収され、その結果、金属基体1と放熱板2とは極めて強固に接合し、半導体素子5が発する熱を常に大気中へ効率良く放散させることができる。
【0022】
また更に前記一方向性複合材料からなる芯体2bの上下両面に金属層7を被着させた放熱板2は、芯体2bと上面金属層7との間及び芯体2bと下面金属層7との間に両者の熱膨張係数の相違に起因する熱応力が発生するがその各々の熱応力は金属層7の芯体2bに対する被着位置が異なることから互いに相殺され、その結果、放熱板2は芯体2bと金属層7との間に発生する熱応力によって変形することはなく常に平坦となり、これによって放熱板2上に半導体素子5を強固に接着させることが可能となるとともに半導体素子5が作動時に発する熱を放熱板2を介して大気中に効率良く放散させることが可能となる。
【0023】
前記放熱板2が挿着された金属基体1はまたその上面に放熱板2の半導体素子5が載置される載置部2aを囲繞するようにして金属製枠体3がロウ材やガラス、樹脂等の接着剤を介して取着されており、金属製枠体2の内側には半導体素子5を収容するための空所が形成される。
【0024】
前記金属製枠体3は鉄ーニッケルーコバルト合金や鉄ーニッケル合金から成り、例えば、鉄ーニッケルーコバルト合金のインゴット(塊)に従来周知のプレス成形法等の金属加工法を採用し、所定の枠状に成形することによって製作される。
【0025】
前記鉄ーニッケルーコバルト合金または鉄ーニッケル合金から成る金属製枠体3はその熱膨張係数が約10×10-6/℃〜13×10-6/℃(室温〜800℃)であり、金属基体1の熱膨張係数(約10×10-6/℃〜13×10-6/℃:室温〜800℃)に近似することから、両者間に両者の熱膨張係数の相異に起因する大きな熱応力が発生することはない。
【0026】
また前記金属製枠体3はその側部の一部に切欠部3aが形成されており、該切欠部3aには、金属製枠体3の内側から外側にかけて導出する複数個のメタライズ配線層9が埋設されたセラミック端子体8が挿着されている。
【0027】
前記セラミック端子体8はメタライズ配線層9を金属製枠体3に対し電気的絶縁をもって金属製枠体3の内側から外側にかけて配設する作用をなし、酸化アルミニウム質焼結体等の電気絶縁材料から成り、側面に予めメタライズ金属層を被着させておくとともに該メタライズ金属層を金属製枠体3の切欠部3a内壁面に銀ロウ等のロウ材を介し取着することによって金属製枠体3の切欠部3aに挿着される。
【0028】
前記セラミック端子体8は、例えば、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、溶剤等を添加混合して泥漿物を作るとともに、該泥漿物をドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)と成し、しかる後、前記セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約1600℃の温度で焼成することによって製作される。
【0029】
また前記セラミック端子体8には金属製枠体3の内側から外側にかけて導出する複数個のメタライズ配線層9が埋設されており、該メタライズ配線層9の金属製枠体3の内側に位置する領域には半導体素子5の各電極がボンディングワイヤ10を介して電気的に接続され、また金属製枠体3の外側に位置する領域には外部電気回路と接続される外部リード端子11が銀ロウ等のロウ材を介し取着されている。
【0030】
前記メタライズ配線層9は半導体素子5の各電極を外部電気回路に接続する際の導電路として作用し、タングステン、モリブデン、マンガン等の高融点金属粉末により形成されている。
【0031】
前記メタライズ配線層9はタングステン、モリブデン、マンガン等の高融点金属粉末に適当な有機バインダー、溶剤等を添加混合して得た金属ペーストをセラミック端子体8となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンにに印刷塗布しておくことによってセラミック端子体8に形成される。
【0032】
なお、前記メタライズ配線層9はその露出する表面にニッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に優れる金属を1μm〜20μmの厚みにメッキ法により被着させておくと、メタライズ配線層9の酸化腐蝕を有効に防止することができるとともにメタライズ配線層9への外部リード端子11のロウ付けを強固となすことができる。従って、前記メタライズ配線層9は、その露出する表面にニッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に優れる金属を1μm〜20μmの厚みに被着させておくことが好ましい。
【0033】
また前記メタライズ配線層9には外部リード端子11が銀ロウ等のロウ材を介してロウ付け取着されており、該外部リード端子11は容器6内部に収容する半導体素子5の各電極を外部電気回路に電気的に接続する作用をなし、外部リード端子11を外部電気回路に接続することによって容器6内部に収容される半導体素子5はメタライズ配線層9及び外部リード端子11を介して外部電気回路に接続されることとなる。
【0034】
前記外部リード端子11は鉄ーニッケルーコバルト合金や鉄ーニッケル合金等の金属材料から成り、例えば、鉄ーニッケルーコバルト合金等の金属から成るインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定の形状に形成される。
【0035】
かくして上述の半導体素子収納用パッケージによれば、放熱板2の半導体素子載置部2a上に半導体素子5をガラス、樹脂、ロウ材等の接着剤を介して接着固定するとともに該半導体素子5の各電極をボンディングワイヤ10を介して所定のメタライズ配線層9に接続させ、しかる後、前記金属製枠体3の上面に蓋体4をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、金属基体1、放熱板2、金属製枠体3及び蓋体4とから成る容器6内部に半導体素子5を気密に収容することによって製品としての半導体装置となる。
【0036】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0037】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、上面に半導体素子が載置される放熱板として、放熱板の上面側から下面側にかけての熱伝導率が300W/m・k以上である部材、即ち、厚み方向に配列した炭素繊維を炭素で結合した一方向性複合材料から成る芯体の上下両面にクロムー鉄合金層、銅層、鉄ーニッケル合金層(特に、鉄58Wt%、ニッケル42Wt%の合金が好ましい)もしくは鉄ーニッケルーコバルト合金層の3層構造を有する金属層を拡散接合させたものを使用したことから半導体素子が作動時に発した熱は放熱板の上面側から下面側にかけて選択的に伝達されるとともに放熱板の下面側から大気中に効率良く放散されることとなり、その結果、半導体素子は常に適温となり、半導体素子を長期間にわたり正常、かつ安定に作動させることが可能となる。
【0038】
また本発明の半導体素子収納用パッケージによれば、一方向性複合材料から成る芯体の上下両面にクロムー鉄合金層、銅層、鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層の3層構造を有する金属層を拡散接合させた放熱板及び鉄ーニッケルーコバルト合金もしくは鉄ーニッケル合金から成る金属基体、金属製枠体はそれぞれが約10×10-6/℃〜13×10-6/℃(室温〜800℃)の熱膨張係数を有し、近似していることから放熱板と金属基体、金属基体と金属製枠体とを各々接合させた後、各々に熱が印加されても各々の接合部に熱膨張係数の相異に起因する大きな熱応力が発生することはなく、その結果、金属基体と放熱板と金属製枠体とは強固に接合し、これによって容器の気密封止が完全となり、容器内部に収容する半導体素子を長期間にわたり正常、かつ安定に作動させることが可能となる。
【0039】
更に本発明の半導体素子収納用パッケージによれば、厚み方向に配列した炭素繊維を炭素で結合した一方向性複合材料から成る芯体の上下両面にクロムー鉄合金層、銅層、鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層の3層構造を有する金属層を拡散接合させた放熱板はその重量が極めて軽量なものであり、半導体素子収納用パッケージ内に半導体素子を収容し、半導体装置となした場合、半導体装置の重量も極めて軽量なものとなって近時の小型化、軽量化が進む電子装置への実装も可能となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【図2】図1に示す半導体素子収納用パッケージの要部拡大断面図である。
【符号の説明】
1・・・・金属基体
2・・・・放熱板
2a・・・半導体素子の載置部
2b・・・芯体
3・・・・金属製枠体
4・・・・蓋体
5・・・・半導体素子
7・・・・金属層
7a・・・クロムー鉄合金層
7b・・・銅層
7c・・・鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層
8・・・・セラミック端子体
9・・・・メタライズ配線層
11・・・・外部リード端子

Claims (1)

  1. 枠状の金属基体と、該金属基体の穴部に挿着され、上面に半導体素子が載置される載置部を有する放熱板と、前記金属基体上面に前記載置部を囲繞するようにして取着され、かつ一部に切欠部を有する金属製枠体と、該金属製枠体の切欠部に挿着されたセラミック端子体とから成る半導体素子収納用パッケージであって、前記金属基体および金属製枠体は鉄ーニッケルーコバルト合金もしくは鉄ーニッケル合金から成り、かつ前記放熱板は厚み方向に配列した炭素繊維を炭素で結合した一方向性複合材料から成る芯体の上下両面にクロムー鉄合金層、銅層、鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層の3層構造を有する金属層が拡散接合により被着されて形成されており、前記クロムー鉄合金層、銅層、鉄ーニッケル合金層もしくは鉄ーニッケルーコバルト合金層の各々の厚みが略同一厚みであることを特徴とする半導体素子収納用パッケージ。
JP32858998A 1998-11-18 1998-11-18 半導体素子収納用パッケージ Expired - Fee Related JP3659304B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32858998A JP3659304B2 (ja) 1998-11-18 1998-11-18 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32858998A JP3659304B2 (ja) 1998-11-18 1998-11-18 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2000150698A JP2000150698A (ja) 2000-05-30
JP3659304B2 true JP3659304B2 (ja) 2005-06-15

Family

ID=18211970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32858998A Expired - Fee Related JP3659304B2 (ja) 1998-11-18 1998-11-18 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3659304B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435323C (zh) * 2006-01-23 2008-11-19 旭宏科技有限公司 用于晶片封装的散热片及其制造方法

Also Published As

Publication number Publication date
JP2000150698A (ja) 2000-05-30

Similar Documents

Publication Publication Date Title
JP3659336B2 (ja) 半導体素子収納用パッケージ
JP3659304B2 (ja) 半導体素子収納用パッケージ
JP3659306B2 (ja) 半導体素子収納用パッケージ
JP4360567B2 (ja) 半導体素子収納用パッケージ
JP3659305B2 (ja) 半導体素子収納用パッケージ
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP2000183253A (ja) 半導体素子収納用パッケージ
JP4360568B2 (ja) 半導体素子収納用パッケージ
JP3659300B2 (ja) 半導体素子収納用パッケージ
JP4454164B2 (ja) 半導体素子収納用パッケージ
JP3659301B2 (ja) 半導体素子収納用パッケージ
JP3659298B2 (ja) 半導体素子収納用パッケージ
JP3659467B2 (ja) 半導体素子収納用パッケージ
JP3457898B2 (ja) 光半導体素子収納用パッケージ
JP3659299B2 (ja) 半導体素子収納用パッケージ
JP3659297B2 (ja) 半導体素子収納用パッケージ
JP2003037204A (ja) 半導体素子収納用パッケージ
JPH07211822A (ja) 半導体素子収納用パッケージ
JP3971592B2 (ja) 半導体素子収納用パッケージ
JP3752447B2 (ja) 半導体素子収納用パッケージ
JP3457901B2 (ja) 光半導体素子収納用パッケージ
JP3792561B2 (ja) 半導体素子収納用パッケージ
JP3981256B2 (ja) 光半導体素子収納用パッケージ
JP3752440B2 (ja) 半導体素子収納用パッケージ
JPH09162324A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040420

Free format text: JAPANESE INTERMEDIATE CODE: A971007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050301

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20050308

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100325

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees