TW201916279A - 晶片封裝 - Google Patents

晶片封裝 Download PDF

Info

Publication number
TW201916279A
TW201916279A TW106146106A TW106146106A TW201916279A TW 201916279 A TW201916279 A TW 201916279A TW 106146106 A TW106146106 A TW 106146106A TW 106146106 A TW106146106 A TW 106146106A TW 201916279 A TW201916279 A TW 201916279A
Authority
TW
Taiwan
Prior art keywords
interface material
thermal interface
material layer
wafer
layer
Prior art date
Application number
TW106146106A
Other languages
English (en)
Other versions
TWI660471B (zh
Inventor
高國書
張道智
陳文志
余泰君
邱柏凱
林彥廷
韓偉國
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to US15/976,886 priority Critical patent/US10622274B2/en
Priority to CN201810447022.0A priority patent/CN109637983B/zh
Priority to JP2018186907A priority patent/JP2019071412A/ja
Publication of TW201916279A publication Critical patent/TW201916279A/zh
Application granted granted Critical
Publication of TWI660471B publication Critical patent/TWI660471B/zh
Priority to US16/808,369 priority patent/US11387159B2/en
Priority to US17/839,500 priority patent/US11776867B2/en

Links

Abstract

一種晶片封裝,其包括導線架、第一晶片、散熱結構以及絕緣密封體。導線架包括晶片座與連接於晶片座的引腳。晶片座具有第一表面及相對於第一表面的第二表面。第一晶片設置於晶片座的第一表面上並與導線架的引腳電性連接。散熱結構設置於晶片座的第二表面上,包括貼附於晶片座的第二表面的熱介面材料層。熱介面材料層的熱傳導係數介於3W/mK至15W/mK之間,且厚度介於100µm至300µm之間。絕緣密封體包覆第一晶片、散熱結構及部分的導線架。第一晶片經由引腳電性連接至絕緣密封體之外。

Description

晶片封裝
本發明的實施例是有關於一種封裝結構,且特別是有關於一種晶片封裝。
傳統變頻家電中的壓縮機或馬達驅控系統的驅控系統晶片及功率模組晶片大多是採用離散式元件(Discrete type)的方式進行封裝,再將單一封裝元件組裝於系統板。為了提高功率元件的功率密度並達成低成本的需求,遂發展出一種整合型或智慧型功率模組(Intelligent Power Module,IPM),其特色在於將多個半導體元件結合在一個封裝結構中,藉此在小體積的封裝結構下提供高輸出功率,進而提高功率密度。對於此類的整合型功率模組而言,功率模組的散熱特性顯得非常重要。
目前的整合型功率模組大部分是採用覆銅陶瓷基板(Direct Bonded Cooper,DBC)或直接電鍍銅陶瓷基板(Direct Plated Copper,DPC)作為絕緣與散熱的途徑。然而,DBC/DPC基板中的陶瓷材料厚度約0.385mm~0.635mm,厚度較厚導致功率模組的熱阻值無法有效降低,進而影響功率模組的散熱效能。
本發明的實施例提供一種晶片封裝,其包括導線架、第一晶片、散熱結構以及絕緣密封體。導線架包括晶片座與連接於晶片座的引腳,其中晶片座具有第一表面及相對於第一表面的第二表面。第一晶片設置於晶片座的第一表面上並與導線架的引腳電性連接。散熱結構設置於晶片座的第二表面上,包括貼附於晶片座的第二表面的熱介面材料層。熱介面材料層的熱傳導係數介於3W/mK至15W/mK之間,且厚度介於100µm至300µm之間。絕緣密封體包覆第一晶片、散熱結構及部分的導線架,並暴露出導線架的引腳。第一晶片經由引腳電性連接至絕緣密封體之外。
本發明的另一實施例提供一種晶片封裝,其包括導線架、晶片、散熱堆疊結構以及絕緣密封體。導線架具有第一表面及相對於第一表面的第二表面。導線架包括引腳。晶片設置於導線架的第一表面上並電性連接於導線架。散熱堆疊結構設置於導線架的第二表面上。散熱堆疊結構包括第一熱介面材料層、第二熱介面材料層。第一熱介面材料層包括朝向晶片的頂表面。第二熱介面材料層位於導線架與第一熱介面材料層之間並覆蓋第一熱介面材料層的頂表面。第二熱介面材料層包括連接於導線架的第二表面的頂表面與相對於頂表面的底表面。第一熱介面材料層的頂表面的面積相等於第二熱介面材料層的底表面的面積,並大於第二熱介面材料層的頂表面的面積。絕緣密封體包覆晶片、散熱堆疊結構及導線架,其中導線架的引腳自絕緣密封體內延伸出。
本發明的又一實施例提供一種晶片封裝,其包括晶片、晶片承載板、散熱堆疊結構以及絕緣密封體。晶片承載板承載晶片並與晶片電性連接。散熱堆疊結構位於晶片承載板相對於承載晶片的一側。散熱堆疊結構包括第一熱介面材料層、第二熱介面材料層以及第三熱介面材料層。第二熱介面材料層堆疊於第一熱介面材料層上。第三熱介面材料層,堆疊於第二熱介面材料層上並位於晶片承載板與第二熱介面材料層之間。第二熱介面材料層的材料不同於第一熱介面材料層的材料與第三熱介面材料層的材料。絕緣密封體包覆晶片、散熱堆疊結構及晶片承載板,並暴露出晶片承載板的一部分。
本發明的又一實施例提供一種晶片封裝,其包括散熱件、熱介面材料層、圖案化線路層、晶片以及絕緣密封體。熱介面材料層配置於散熱件上。熱介面材料層的熱傳導係數介於3W/mK至15W/mK之間,且厚度介於100µm至300µm之間。圖案化線路層配置於熱介面材料層上。熱介面材料層位於圖案化線路層與散熱件之間。晶片配置於圖案化線路層上並與圖案化線路層電性連接。絕緣密封體覆蓋晶片、圖案化線路層以及熱介面材料層。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
第一實施例
圖1A是依照本發明的第一實施例的一種晶片封裝中導線架與晶片的平面示意圖,圖1B是依照本發明的第一實施例的一種晶片封裝的剖面示意圖。請參照圖1A與圖1B,本實施例的晶片封裝10可包括導線架100、第一晶片210、散熱結構300以及絕緣密封體400。可以理解的是,在圖1A的平面示意圖中,為顯示導線架與晶片的配置關係,因此並未繪出包覆導線架與晶片的絕緣密封體。絕緣密封體的配置請參照圖1B的剖面示意圖,圖1B例如是沿著圖1A的虛線A-A的剖面示意圖。導線架100包括晶片座110與連接於晶片座110的引腳120。導線架100的材料可包括鋁、銅等適合的金屬材料。在一些實施例中,導線架100也可為晶片承載板。導線架100的晶片座(die pad)110具有第一表面112及相對於第一表面112的第二表面114。第一晶片210設置於晶片座110的第一表面112上並與導線架100的引腳120電性連接。第一晶片210經由引腳120電性連接至絕緣密封體400之外。引腳120包括與內引腳部120a以及一端連接於內引腳部120a的外引腳部120b。舉例來說,外引腳部120b未連接於內引腳部120a的另一端可以朝絕緣密封體400的厚度方向上延伸並遠離內引腳部120a。絕緣密封體400包覆導線架100的晶片座110及連接於晶片座110的內引腳部120a,並暴露出外引腳部120b。在一些實施例中,導線架100可以具有多個引腳120環繞於晶片座110且引腳120與晶片座110位於不同的水平高度。也就是說,導線架100的晶片座110與引腳120的配置可以是呈凹狀。
在一些實施例中,第一晶片210的材料可以包括矽、碳化矽、氮化鎵等,但本發明的實施例並不限於此。舉例來說,第一晶片210可以藉由連接材料212安裝於晶片座110上。舉例來說,連接材料212可以具有導電性例如銲錫/銀膏/銅膏/銀膠/銅膠等。當第一晶片210在運作時,其所產生的熱可以經由連接材料212傳遞至導線架100及散熱結構300。在一些實施例中,連接材料212可以包括有機矽類或環氧類的絕緣黏著材料。在一些實施例中,晶片座110的第一表面112設置有凹槽112a,第一晶片210例如是位於凹槽112a所定義的區域中。也就是說,凹槽112a可以是環繞於第一晶片210。在一些實施例中,可以設置多個彼此不連通的凹槽112a,並排列在第一晶片210的周圍。凹槽112a可以收集在第一晶片210黏著至晶片座110的過程中所造成的多餘的黏著材料,以避免黏著材料污染晶片座110的其他區域。
在圖1B所繪示的剖視圖中,凹槽112a為U型。在其他的實施例中,凹槽112a可以是V型、方型凹槽或其他適合的形狀。在其他的實施例中,凹槽112a可以是整片式的凹槽,第一晶片210例如是位於整片式的凹槽112a之中。本發明的實施例並不限制凹槽112a的尺寸,但深度較深的凹槽112a可能會導致晶片座110的結構完整性下降,因此,可以根據可能施加在晶片封裝10上的應力程度與種類及其他設計需求,來決定凹槽112a的尺寸。
在一些實施例中,第一晶片210是藉由打線(wire bonding)的方式電性連接至導線架100。舉例來說,導線(如圖1A及圖1B中的粗黑實線)可以是鋁線、銀線、銅線、鋁帶、銀帶、銅帶、銅墊等。在其他的實施例中,第一晶片210也可以是藉由覆晶(flip chip)的方式電性連接至導線架100。在一些實施例中,第一晶片210可以是功率晶片(power chip),例如絕緣柵雙極型晶體管(insulated-gate bipolar transistor,IGBT)、金氧半場效晶體管(Metal-Oxide Semiconductor Field Effect Transistor,MOSFET)或二極管等。在圖1A及圖1B所繪示的晶片封裝10中包含兩個第一晶片210,應當理解的是,第一晶片210的數量僅為示例,可以依據設計需求增減第一晶片210的數量及配置位置。
晶片封裝10的散熱結構300例如設置於晶片座110的第二表面114上。散熱結構300包括熱介面材料(thermal interface material,TIM)層310。在一些實施例中,熱介面材料層310貼附於晶片座110的第二表面114上,藉此將第一晶片210運作時所產生的熱發散至外部。在一些實施例中,熱介面材料層310的寬度可以大於晶片座110的寬度。在其他實施例中,熱介面材料層310的寬度可以等於或小於晶片座110的寬度。舉例來說,熱介面材料層310厚度可以是介於100µm至300µm之間。熱介面材料層310具有低熱阻、高導熱及高電性絕緣的材料特性。舉例來說,熱介面材料層310的材料可以包括矽、二氧化矽(SiO2 )、氧化鋁(Al2 O3 )、氮化鋁(AlN)、氮化硼(BN)或其他適合的材料。在一些實施例中,熱介面材料層310的熱傳導係數介於3W/mK至15W/mK之間。
在一些實施例中,散熱結構300還包括散熱件320。散熱件320可以密封於絕緣密封體400中。熱介面材料層310可以設置在散熱件320及晶片座110之間,以填補晶片座110和散熱件320之間的接合間隙,以擴大晶片座110和散熱件320之間的散熱面積,使散熱件320的作用充分地發揮。散熱件320的材料可包括鋁、銅等適合的金屬材料或陶瓷材料。在一些實施例中,散熱件320的熱傳導係數大於熱介面材料層310的熱傳導係數及絕緣密封體400的熱傳導係數。舉例來說,散熱件320可以包括散熱片(heat sink)。散熱件320的材料之熱傳導率(thermal conductivity)愈高及熱擴散率(thermal diffusivity)愈快,散熱面積愈大,則其散熱效率愈佳。第一晶片210至散熱件320的熱傳導路徑中,無導熱能力不佳的材料存在,藉此,在第一晶片210及散熱件320之間的熱阻(thermal resistance)低,使得晶片封裝10具有高散熱效率。
在一些實施例中,可選擇性地在熱介面材料層310中配置導熱塊330。舉例來說,導熱塊330可以包括熱傳導係數較高的材質,例如金屬、陶瓷或其他適合的材料等,藉以提高散熱結構300的散熱性能。在一些實施例中,導熱塊330的形狀包括圓球、圓柱、方柱等,但本發明的實施例並不以此為限。在其他實施例中,在熱介面材料層310中也可以不配置導熱塊330,因此在圖式中導熱塊330以虛線表示。
絕緣密封體400包覆第一晶片210、散熱結構300及導線架100的晶片座110與內引腳部120a,外引腳部120b暴露於絕緣密封體400之外。藉此,晶片封裝10可透過外引腳部120b與其他電子元件電性連接。絕緣密封體400的材料可以包括環氧樹脂(epoxy)等絕緣材料。在圖1A及圖1B所繪示的晶片封裝10中還包括第二晶片220。第二晶片220位於導線架100的內引腳120a上且密封於絕緣密封體400中。也就是說,第一晶片210所在的水平高度介於第二晶片220所在的水平高度與散熱結構300所在的水平高度之間。第二晶片220可以藉由連接材料222安裝於導線架100上,連接材料222可以是與連接材料212相同或相似的材料,本發明的實施例並不限於此。
第二晶片220可以藉由導線架100電性連接於第一晶片210。在一些實施例中,第二晶片220的功能可以不同於第一晶片210的功能。舉例來說,第二晶片220是驅動晶片,以驅動第一晶片210的運作。在其他的實施例中,第二晶片220可以是控制晶片,藉由導線電性連接第一晶片210而達到控制第一晶片210的作動。在一些實施例中,第二晶片220可以藉由打線的方式形成導線,以電性連接至內引腳120a。在其他實施例中,第二晶片220可以是藉由覆晶的方式電性連接至導線架100。藉由將第一晶片210與第二晶片220結合在晶片封裝10,藉以形成在小體積的整合型功率模組。
在本實施例中,第一晶片210在運作時所產生的熱量可以透過設置在晶片座110的第二表面114上的散熱結構300所形成的導熱途徑快速地將熱量傳導至晶片封裝10之外而消散。相較於傳統利用直接壓合銅(Direct Bonding Copper,DBC)陶瓷基板,直接電鍍銅(Direct Plated Copper,DPC)陶瓷基板作為散熱途徑的整合型功率模組,本實施例的晶片封裝10具有製程簡化且降低製造成本的優點,且以散熱結構300作為散熱途徑可以改善熱阻大約30%以上。
第二實施例
圖2是依照本發明的第二實施例的一種晶片封裝的剖面示意圖。請參照圖2,本實施例的晶片封裝20與第一實施例的晶片封裝10類似,相同或相似的標號表示相同或相似的構件,故針對圖1A及圖1B說明過的構件於此不再贅述。本實施例的晶片封裝20與第一實施例的晶片封裝10之間的差異例如在於,晶片封裝20還包括印刷電路板(Printed Circuit Board,PCB)500。舉例來說,印刷電路板500位於導線架100的晶片座110與引腳120的內引腳120a之間。印刷電路板500可以藉由連接材料510以連接至內引腳120a,並與晶片座110空間上隔開。舉例來說,印刷電路板500的垂直投影面積與晶片座110的垂直投影面積彼此不重疊。印刷電路板500的垂直投影面積可以與散熱結構的垂直投影面積部分重疊。在一些實施例中,連接材料510可以包括焊錫材料或其他適合的材料,在印刷電路板500上形成的連接材料510也可以稱為焊錫接點。
在一些實施例中,第二晶片220例如是位於印刷電路板500上,並可藉由打線方式與印刷電路板500電性連接。由於印刷電路板500的佈線密度高,可利於第二晶片220(例如驅動晶片或控制晶片)設置於其上。在一些實施例中,印刷電路板500的材質可以包括絕緣隔熱材料,以利阻擋熱量傳導至第二晶片220,而損壞第二晶片220。導線也可以形成在第一晶片210與印刷電路板500之間,以電性連接第一晶片210與第二晶片220。在其他實施例中,第二晶片220可以是藉由覆晶的方式電性連接至印刷電路板500。舉例來說,第二晶片220與連接材料510可以位於印刷電路板500的同一表面上。
第三實施例
圖3是依照本發明的第三實施例的一種晶片封裝的剖面示意圖。請參照圖3,本實施例的晶片封裝30與第一實施例的晶片封裝10類似,相同或相似的標號表示相同或相似的構件,故針對圖1A及圖1B說明過的構件於此不再贅述。本實施例的晶片封裝30與第一實施例的晶片封裝10之間的差異例如在於,本實施例的晶片封裝30包括第一導線架610及連接於第一導線架610的第二導線架620。舉例來說,第一晶片210與第二晶片220皆設置於第一導線架610的第一表面612上,第一晶片210與第二晶片220所在的區域可以視為第一導線架610的晶片座。散熱結構300設置於相對於第一表面612的第二表面614上。熱介面材料層310可以是與第二表面614直接接觸。在一些實施例中,散熱結構300的邊緣可以與第一導線架610的邊緣切齊。
第二導線架620可以藉由連接材料630安裝在第一導線架610的第一表面612上。連接材料630可以包括焊錫材料或其他適合的材料。舉例來說,第一晶片210與第二晶片220設置在第一導線架610的第一表面612的中央區域,第二導線架620可以安裝在第一導線架610的第一表面612的周圍區域。第一導線架610的第一表面612上設置凹槽612a。凹槽612a與第一實施例中的凹槽112a,故於此不在贅述。在一些實施例中,第二晶片220也可以設置在凹槽612a所定義的區域中,如圖3所示。
第四實施例
圖4是依照本發明的第四實施例的一種晶片封裝的剖面示意圖。請參照圖4,本實施例的晶片封裝40與第一實施例的晶片封裝10類似,相同或相似的標號表示相同或相似的構件,故針對圖1A及圖1B說明過的構件於此不再贅述。本實施例的晶片封裝40與第一實施例的晶片封裝10之間的差異例如在於,晶片封裝40的散熱堆疊結構700包括雙層的熱介面材料層,例如第一熱介面材料層710以及第二熱介面材料層720。第二熱介面材料層720位於導線架100的晶片座110與第一熱介面材料層710之間。
第一熱介面材料層710第二熱介面材料層720分別包括朝向第一晶片210的頂表面710a、720a以及相對於頂表面710a、720a的底表面710b、720b。第二熱介面材料層720覆蓋第一熱介面材料層710的頂表面710a。舉例來說,第二熱介面材料層720的頂表面720a連接於晶片座110的第二表面114,第二熱介面材料層720的底表面720b連接於第一熱介面材料層710的頂表面710a。第二熱介面材料層720的頂表面720a的面積可以大於晶片座110的底面積。
在一些實施例中,且第一熱介面材料層710的頂表面710a的面積大於第二熱介面材料層720的頂表面720a的面積。在圖4所繪示剖視圖中,第一熱介面材料層710與第二熱介面材料層720結構呈現彼此相互對應的凹凸形狀,因此,第一熱介面材料層710的頂表面710a的面積相等於第二熱介面材料層720的底表面720b的面積。在其他實施例中,第一熱介面材料層710與第二熱介面材料層720的交界面之剖面例如是呈現相互對應的鋸齒狀、波浪狀、椎狀交叉等。藉由上述的配置方式,以增加第一熱介面材料層710與第二熱介面材料層720兩者之間交界的接觸面的面積,進而增加散熱結構700的散熱性能。
在一些實施例中,第一熱介面材料層710的厚度大於第二熱介面材料層720的厚度。所述厚度例如是最大厚度或是平均厚度。在一些實施例中,第一熱介面材料層710的體積大於第二熱介面材料層720的體積。舉例來說,第一熱介面材料層710的邊緣可以切齊於第二熱介面材料層720的邊緣。也就是說,第一熱介面材料層710的垂直投影面積可以與第二熱介面材料層720的垂直投影面積完全重疊。在其他的實施例中,第二熱介面材料層720的垂直投影面積可以是小於第一熱介面材料層710的垂直投影面積,並且位在第一熱介面材料層710的垂直投影面積內。
第一熱介面材料層710與第二熱介面材料層720的材料可以類似於第一實施例中的熱介面材料310。在一些實施例中,第一熱介面材料層710的材料可以不同於第二熱介面材料層720的材料。也就是說,在材料特性(例如絕緣性、熱傳性等)方面,第一熱介面材料層710不同於第二熱介面材料層720。舉例來說,第一熱介面材料層710的熱傳導係數大於第二熱介面材料層720的熱傳導係數。第一熱介面材料層710的熱傳導係數例如介於3W/mK至15 W/mK之間,第二熱介面材料層720的熱傳導係數例如介於1W/mK至7W/mK之間。在一些實施例中,第一熱介面材料層710的黏滯係數(viscosity)大於第二熱介面材料層720的黏滯係數。第一熱介面材料層710的絕緣阻抗(Volume Resistivity / Dielectric Resistivity)小於第二熱介面材料層720的絕緣阻抗。在一些實施例中,第一熱介面材料層710的黏著性(adhesion)小於第二熱介面材料層720的黏著性。
在一些實施例中,散熱堆疊結構700還包括導熱塊730。在圖4所繪示的晶片封裝40中,導熱塊730位於第二熱介面材料層720中。在一些實施例中,導熱塊730可以是位於第一熱介面材料層710中。在一些其他實施例中,導熱塊730可以是位於第一熱介面材料層710以及第二熱介面材料層720中。導熱塊730的材料可以是與第一實施例中的導熱塊330相同或相似,故於此不在贅述。在其他實施例中,晶片封裝40也可以視實際需求而不配置導熱塊730,本發明的實施例並不以此為限。
在一些實施例中,散熱堆疊結構700還包括散熱件740。舉例來說,散熱件740交疊於第一熱介面材料層710且連接第一熱介面材料層710的底表面710b。散熱件740的邊緣可以切齊於第一熱介面材料層710及/或第二熱介面材料層720。在其他實施例中,散熱件740的寬度可以是大於第一熱介面材料層710及/或第二熱介面材料層720的寬度。藉由大面積地接觸熱源,可協助熱的傳導,最後熱量則可以藉由散熱結構700而發散至外部。
第五實施例
圖5是依照本發明的第五實施例的一種晶片封裝的剖面示意圖。請參照圖5,本實施例的晶片封裝50與第四實施例的晶片封裝40類似,相同或相似的標號表示相同或相似的構件,故針對圖4說明過的構件於此不再贅述。本實施例的晶片封裝50與第四實施例的晶片封裝40之間的差異例如在於,晶片封裝50還包括位於晶片座110與引腳120之間的印刷電路板500。印刷電路板500的配置方式類似於第二實施例,故於此不再贅述。
第六實施例
圖6是依照本發明的第六實施例的一種晶片封裝的剖面示意圖。請參照圖6,本實施例的晶片封裝60與第四實施例的晶片封裝40類似,相同或相似的標號表示相同或相似的構件,故針對圖4說明過的構件於此不再贅述。本實施例的晶片封裝60與第四實施例的晶片封裝40之間的差異例如在於,晶片封裝60還包括第一導線架610及連接於第一導線架610的第二導線架620。第一導線架610與第二導線架620的配置方式類似於第三實施例,故於此不再贅述。
第七實施例
圖7是依照本發明的第七實施例的一種晶片封裝的剖面示意圖。請參照圖7,本實施例的晶片封裝70與第一實施例的晶片封裝10類似,相同或相似的標號表示相同或相似的構件,故針對圖1A及圖1B說明過的構件於此不再贅述。本實施例的晶片封裝70與第一實施例的晶片封裝10之間的差異例如在於,晶片封裝70的散熱堆疊結構800包括多層的熱介面材料層,例如第一熱介面材料層810、第二熱介面材料層820以及第三熱介面材料層830。舉例來說,第二熱介面材料層820堆疊於第一熱介面材料層810上,第三熱介面材料層830堆疊於第二熱介面材料層820上,並位於導線架100的晶片座110與第二熱介面材料層820之間。
在一些實施例中,第二熱介面材料層820的厚度大於第一熱介面材料層810的厚度,並大於第三熱介面材料層830的厚度。第一熱介面材料層810的厚度例如是與第三熱介面材料層830的厚度相同。舉例來說,第一熱介面材料層810與第三熱介面材料層的厚度介於10µm至50µm之間,第二熱介面材料層的厚度介於100µm至300µm之間,但本發明並不限於此。在另一實施例,第二熱介面材料層820的厚度可以是第一熱介面材料層810或第三熱介面材料層830的厚度約5至10倍。在一些實施例中,第一熱介面材料層810、第二熱介面材料層820與第三熱介面材料層830的邊緣相互切齊。第二熱介面材料層820與第一熱介面材料層810交界的表面積可以是與第三熱介面材料層830交界的表面積相同。舉例來說,第二熱介面材料層820的體積大於第一熱介面材料層810的體積,並大於第三熱介面材料層830的體積。在其他實施例中,第一熱介面材料層810的厚度可以大於或小於第三熱介面材料層830的厚度。第一熱介面材料層810的體積可以大於或小於第三熱介面材料層830的體積。第一熱介面材料層810、第二熱介面材料層820與第三熱介面材料層830邊緣可以是不切齊的,例如其邊緣的剖面形狀呈階梯狀或凹凸狀,本發明的實施例並不以此為限。
第一熱介面材料層810、第二熱介面材料層820與第三熱介面材料層830的材料可以類似於第一實施例中的熱介面材料310。在一些實施例中,第二熱介面材料層820的材料可以是不同於第一熱介面材料層810的材料與第三熱介面材料層830的材料。在一些實施例中,第一熱介面材料層810、第二熱介面材料層820及第三熱介面材料層830的材料可以分別是不同的材料,其材料的絕緣性與熱傳性也可以各自不同。舉例來說,第二熱介面材料層820的熱傳導係數大於第一熱介面材料層810的熱傳導係數,並大於第三熱介面材料層830的熱傳導係數。舉例來說,第二熱介面材料層820的熱傳導係數介於3W/mK至15W/mK之間。第一熱介面材料層810及/或第三熱介面材料層830的熱傳導係數例如是介於1W/mK至7W/mK之間。在一些實施例中,第二熱介面材料層820的黏滯係數大於第一熱介面材料層810的黏滯係數,並大於第三熱介面材料層830的黏滯係數。在一些實施例中,第二熱介面材料層820的黏著性小於第一熱介面材料層810的黏著性,並小於第三熱介面材料層830的黏著性。
在一些實施例中,散熱堆疊結構800還包括導熱塊840。舉例來說,導熱塊840可以是位在第一熱介面材料層810、第二熱介面材料層820或第三熱介面材料層830的至少一層中。在圖7所繪示的晶片封裝70中,導熱塊840位於第二熱介面材料層820中。在一些實施例中,導熱塊840可以是位於第一熱介面材料層810及/或第二熱介面材料層820及/或第三熱介面材料層830中。導熱塊840配置的位置可以視設計需求而決定,本發明的實施例並不以此為限。在其他實施例中,散熱堆疊結構800也可以視實際需求而不配置導熱塊840,本發明的實施例並不以此為限。
在一些實施例中,散熱堆疊結構800還包括散熱件850。舉例來說,散熱件850交疊於第一熱介面材料層810,且第一熱介面材料層810例如是位於散熱件850及第二熱介面材料層820之間。散熱件850的邊緣可以切齊於第一熱介面材料層810及/或第二熱介面材料層820及/或第三熱介面材料層830。在其他實施例中,散熱件850的寬度可以是大於第一熱介面材料層810及/或第二熱介面材料層820及/或第三熱介面材料層830的寬度。藉由大面積地接觸熱源可協助熱的傳導,最後熱量則可以藉由散熱結構800而發散至外部。
第八實施例
圖8是依照本發明的第八實施例的一種晶片封裝的剖面示意圖。請參照圖8,本實施例的晶片封裝80與第七實施例的晶片封裝70類似,相同或相似的標號表示相同或相似的構件,故針對圖7說明過的構件於此不再贅述。本實施例的晶片封裝80與第七實施例的晶片封裝70之間的差異例如在於,晶片封裝80還包括位於晶片座110與引腳120之間的印刷電路板500。印刷電路板500的配置方式類似於第二實施例,故於此不再贅述。
第九實施例
圖9是依照本發明的第九實施例的一種晶片封裝的剖面示意圖。請參照圖9,本實施例的晶片封裝90與第七實施例的晶片封裝70類似,相同或相似的標號表示相同或相似的構件,故針對圖7說明過的構件於此不再贅述。本實施例的晶片封裝90與第七實施例的晶片封裝70之間的差異例如在於,晶片封裝90還包括第一導線架610及連接於第一導線架610的第二導線架620。第一導線架610與第二導線架620的配置方式類似於第三實施例,故於此不再贅述。
第十實施例
圖10是依照本發明的第十實施例的一種晶片封裝的剖面示意圖。在本實施例中,與前述實施例相同或相似的標號表示相同或相似的構件,於此不再贅述。請參照圖10,本實施例的晶片封裝95包括散熱件320、熱介面材料層310、圖案化線路層900、晶片210’以及絕緣密封體400。熱介面材料層310可以配置於散熱件320上。在其他實施例中,晶片封裝95中的熱介面材料層310也可以替換為前述的散熱堆疊結構700或800。
圖案化線路層900可以配置於熱介面材料層310上。熱介面材料層例如位於圖案化線路層900與散熱件320之間。晶片210’可以例如是以覆晶的方式配置於圖案化線路層900上,並且與圖案化線路層900電性連接。在其他實施例中,晶片210’也可以是以打線的方式與圖案化線路層900電性連接。晶片210’可以包括如前所述的第一晶片210或第二晶片220,本發明的實施例並不限於此。絕緣密封體400例如是配置於熱介面材料層310上並包覆晶片210’、圖案化線路層900以及熱介面材料層310。舉例來說,在覆晶的實施例中,絕緣密封體400可包括成型底部填膠(molding underfill,MUF)以覆蓋於熱介面材料層310上並填充於晶片210’的接點之間。在其他實施例中,絕緣密封體400也可以進一步覆蓋散熱件320。
綜上所述,本發明的實施例將晶片與散熱結構分別配置於導線架的晶片座的相對兩側,藉此可以將晶片運作時所產生的熱量經由導線架及散熱結構傳導至外部,此配置方式具有較短的熱傳導距離且散熱結構具有較高的熱傳導係數,以改善晶片封裝的散熱能力。本發明實施例的散熱結構可以包含單層、雙層或多層的熱介面材料,其具有高散熱的特性,使晶片運作時所產生大量的熱,可以經熱介面材料快速傳導並發散至外界,無需經過熱傳導性不佳的絕緣密封體。在具有雙層熱介面材料的實施例中,藉由增加第一熱介面材料層與第二熱介面材料層兩者之間交界的接觸面的面積,進而提升散熱結構的散熱性能。在具有多層熱介面材料的實施例中,位於第一熱介面材料層與第三熱介面材料層之間的第二熱介面材料層具有三者之中最高的熱傳導係數且厚度最厚,藉由此配置方式提升散熱結構的熱導率,可有效地將運作晶片所產生的熱量從晶片封裝中發散至外界。此外,藉由在熱介面材料層中配置導熱塊,以提高散熱結構的熱傳特性。另外,散熱結構還可以包括散熱件,藉由將熱介面材料配置在散熱件與晶片之間,以增加晶片封裝的散熱效率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30、40、50、60、70、80、90、95‧‧‧晶片封裝
100‧‧‧導線架
110‧‧‧晶片座
112、612‧‧‧第一表面
112a、612a‧‧‧凹槽
114、614‧‧‧第二表面
120‧‧‧引腳
120a‧‧‧內引腳部
120b‧‧‧外引腳部
210‧‧‧第一晶片
210’‧‧‧晶片
212、222、510、630‧‧‧連接材料
220‧‧‧第二晶片
300‧‧‧散熱結構
310‧‧‧熱介面材料層
320、740、850‧‧‧散熱件
330、730、840‧‧‧導熱塊
400‧‧‧絕緣密封體
500‧‧‧印刷電路板
610‧‧‧第一導線架
620‧‧‧第二導線架
700、800‧‧‧散熱堆疊結構
710、810‧‧‧第一熱介面材料層
710a、720a‧‧‧頂表面
710b、720b‧‧‧底表面
720、820‧‧‧第二熱介面材料層
830‧‧‧第三熱介面材料層
900‧‧‧圖案化線路層
圖1A是依照本發明的第一實施例的一種晶片封裝中導線架與晶片的平面示意圖。 圖1B是依照本發明的第一實施例的一種晶片封裝的剖面示意圖。 圖2是依照本發明的第二實施例的一種晶片封裝的剖面示意圖。 圖3是依照本發明的第三實施例的一種晶片封裝的剖面示意圖。 圖4是依照本發明的第四實施例的一種晶片封裝的剖面示意圖。 圖5是依照本發明的第五實施例的一種晶片封裝的剖面示意圖。 圖6是依照本發明的第六實施例的一種晶片封裝的剖面示意圖。 圖7是依照本發明的第七實施例的一種晶片封裝的剖面示意圖。 圖8是依照本發明的第八實施例的一種晶片封裝的剖面示意圖。 圖9是依照本發明的第九實施例的一種晶片封裝的剖面示意圖。 圖10是依照本發明的第十實施例的一種晶片封裝的剖面示意圖。

Claims (21)

  1. 一種晶片封裝,包括: 導線架,包括晶片座與連接於所述晶片座的引腳,其中所述晶片座具有第一表面及相對於所述第一表面的第二表面; 第一晶片,設置於所述晶片座的所述第一表面上並與所述導線架的所述引腳電性連接; 散熱結構,設置於所述晶片座的所述第二表面上,包括貼附於所述晶片座的所述第二表面的熱介面材料層,其中所述熱介面材料層的熱傳導係數介於3W/mK至15W/mK之間,且厚度介於100µm至300µm之間;以及 絕緣密封體,包覆所述第一晶片、所述散熱結構及部分的所述導線架,其中所述第一晶片經由所述引腳電性連接至所述絕緣密封體之外。
  2. 如申請專利範圍第1項所述的晶片封裝,其中所述散熱結構還包括: 散熱件,密封於所述絕緣密封體中,所述熱介面材料層位於所述散熱件及所述晶片座之間,其中所述散熱件的熱傳導係數大於所述熱介面材料層的熱傳導係數及所述絕緣密封體的熱傳導係數。
  3. 如申請專利範圍第1項所述的晶片封裝,其中所述散熱結構還包括位於所述熱介面材料層中的導熱塊。
  4. 如申請專利範圍第1項所述的晶片封裝,其中所述晶片座的所述第一表面設置有凹槽,所述第一晶片位於所述凹槽所定義的區域中。
  5. 如申請專利範圍第1項所述的晶片封裝,還包括: 第二晶片,密封於所述絕緣密封體中並藉由所述導線架電性連接於所述第一晶片,其中所述第二晶片位於所述導線架的所述引腳上或位於所述晶片座上。
  6. 如申請專利範圍第1項所述的晶片封裝,還包括: 電路板,連接於所述引腳並與所述第一晶片電性連接,其中所述電路板位於所述晶片座與所述引腳之間,且所述電路板與所述晶片座空間上隔開;以及 第二晶片,位於所述電路板上並與所述電路板電性連接。
  7. 一種晶片封裝,包括: 導線架,具有第一表面及相對於所述第一表面的第二表面,所述導線架包括引腳; 晶片,設置於所述導線架的所述第一表面上並電性連接於所述導線架; 散熱堆疊結構,設置於所述導線架的所述第二表面上,包括: 第一熱介面材料層,包括朝向所述晶片的頂表面;以及 第二熱介面材料層,位於所述導線架與所述第一熱介面材料層之間並覆蓋所述第一熱介面材料層的所述頂表面,所述第二熱介面材料層包括連接於所述導線架的所述第二表面的頂表面與相對於所述頂表面的底表面,其中所述第一熱介面材料層的所述頂表面的面積相等於所述第二熱介面材料層的所述底表面的面積,並大於所述第二熱介面材料層的所述頂表面的面積;以及 絕緣密封體,包覆所述晶片、所述散熱堆疊結構及所述導線架,其中所述導線架的所述引腳自所述絕緣密封體內延伸出。
  8. 如申請專利範圍第7項所述的晶片封裝,其中所述第一熱介面材料層的厚度大於所述第二熱介面材料層的厚度。
  9. 如申請專利範圍第7項所述的晶片封裝,其中所述第一熱介面材料層的熱傳導係數大於所述第二熱介面材料層的熱傳導係數。
  10. 如申請專利範圍第7項所述的晶片封裝,其中所述第一熱介面材料層的黏滯係數大於所述第二熱介面材料層的黏滯係數。
  11. 如申請專利範圍第7項所述的晶片封裝,其中所述第一熱介面材料層的黏著性小於所述第二熱介面材料層的黏著性。
  12. 如申請專利範圍第7項所述的晶片封裝,其中所述散熱堆疊結構還包括至少位於所述第一熱介面材料層中或位於所述第二熱介面材料層中的導熱塊。
  13. 如申請專利範圍第7項所述的晶片封裝,其中所述散熱堆疊結構還包括: 散熱件,交疊於所述第一熱介面材料層且連接相對於所述第一熱介面材料層的所述頂表面的底表面。
  14. 一種晶片封裝,包括: 晶片; 晶片承載板,承載所述晶片並與所述晶片電性連接; 散熱堆疊結構,位於所述晶片承載板相對於承載所述晶片的一側,所述散熱堆疊結構包括: 第一熱介面材料層; 第二熱介面材料層,堆疊於所述第一熱介面材料層上;以及 第三熱介面材料層,堆疊於所述第二熱介面材料層上,並位於所述晶片承載板與所述第二熱介面材料層之間,其中所述第二熱介面材料層的材料不同於所述第一熱介面材料層的材料與所述第三熱介面材料層的材料;以及 絕緣密封體,包覆所述晶片、所述散熱堆疊結構及所述晶片承載板,並暴露出所述晶片承載板的一部分。
  15. 如申請專利範圍第14項所述的晶片封裝,其中所述第二熱介面材料層的厚度大於所述第一熱介面材料層的厚度,並大於所述第三熱介面材料層的厚度。
  16. 如申請專利範圍第14項所述的晶片封裝,其中所述第二熱介面材料層的體積大於所述第一熱介面材料層的體積,並大於所述第三熱介面材料層的體積。
  17. 如申請專利範圍第14項所述的晶片封裝,其中所述第二熱介面材料層的熱傳導係數大於所述第一熱介面材料層的熱傳導係數,並大於所述第三熱介面材料層的熱傳導係數。
  18. 如申請專利範圍第14項所述的晶片封裝,其中所述第二熱介面材料層的黏滯係數大於所述第一熱介面材料層的黏滯係數,並大於所述第三熱介面材料層的黏滯係數。
  19. 如申請專利範圍第14項所述的晶片封裝,其中所述第二熱介面材料層的黏著性小於所述第一熱介面材料層的黏著性,並小於所述第三熱介面材料層的黏著性。
  20. 如申請專利範圍第14項所述的晶片封裝,其中所述散熱堆疊結構還包括: 導熱塊,位於所述第一熱介面材料層、所述第二熱介面材料層或所述第三熱介面材料層的至少一層中;以及 散熱件,交疊於所述第一熱介面材料層,所述第一熱介面材料層位於所述散熱件及所述第二熱介面材料層之間。
  21. 一種晶片封裝,包括: 散熱件; 熱介面材料層,配置於所述散熱件上,其中所述熱介面材料層的熱傳導係數介於3W/mK至15W/mK之間,且厚度介於100µm至300µm之間; 圖案化線路層,配置於所述熱介面材料層上,其中所述熱介面材料層位於所述圖案化線路層與所述散熱件之間; 晶片,配置於所述圖案化線路層上並與所述圖案化線路層電性連接;以及 絕緣密封體,覆蓋所述晶片、所述圖案化線路層以及所述熱介面材料層。
TW106146106A 2017-10-06 2017-12-27 晶片封裝 TWI660471B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/976,886 US10622274B2 (en) 2017-10-06 2018-05-11 Chip package
CN201810447022.0A CN109637983B (zh) 2017-10-06 2018-05-11 芯片封装
JP2018186907A JP2019071412A (ja) 2017-10-06 2018-10-01 チップパッケージ
US16/808,369 US11387159B2 (en) 2017-10-06 2020-03-04 Chip package
US17/839,500 US11776867B2 (en) 2017-10-06 2022-06-14 Chip package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762568803P 2017-10-06 2017-10-06
US62/568,803 2017-10-06

Publications (2)

Publication Number Publication Date
TW201916279A true TW201916279A (zh) 2019-04-16
TWI660471B TWI660471B (zh) 2019-05-21

Family

ID=66991803

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106146106A TWI660471B (zh) 2017-10-06 2017-12-27 晶片封裝

Country Status (1)

Country Link
TW (1) TWI660471B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI781782B (zh) * 2020-12-11 2022-10-21 日商日本航空電子工業股份有限公司 裝置以及裝置之製造方法
TWI820690B (zh) * 2022-04-28 2023-11-01 財團法人工業技術研究院 功率模組及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882212A (en) * 1986-10-30 1989-11-21 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
US5608267A (en) * 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US6870243B2 (en) * 2002-11-27 2005-03-22 Freescale Semiconductor, Inc. Thin GaAs die with copper back-metal structure
TWI237361B (en) * 2004-02-26 2005-08-01 Advanced Semiconductor Eng Chip package structure
TWI351745B (en) * 2007-11-23 2011-11-01 Advanced Semiconductor Eng Semiconductor package and heat slug thereof
TWI666754B (zh) * 2015-09-18 2019-07-21 財團法人工業技術研究院 半導體封裝結構

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI781782B (zh) * 2020-12-11 2022-10-21 日商日本航空電子工業股份有限公司 裝置以及裝置之製造方法
TWI820690B (zh) * 2022-04-28 2023-11-01 財團法人工業技術研究院 功率模組及其製造方法

Also Published As

Publication number Publication date
TWI660471B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
CN109637983B (zh) 芯片封装
US9177888B2 (en) Electrically isolated power semiconductor package with optimized layout
TWI423404B (zh) 積體電路封裝體及其製造方法
US7772692B2 (en) Semiconductor device with cooling member
US7005734B2 (en) Double-sided cooling isolated packaged power semiconductor device
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
US20120235293A1 (en) Semiconductor device including a base plate
JPH04293259A (ja) 半導体装置およびその製造方法
CN111261598A (zh) 封装结构及其适用的电源模块
TWI660471B (zh) 晶片封裝
US10062632B2 (en) Semiconductor device having improved heat dissipation efficiency
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP4062157B2 (ja) 半導体モジュール実装構造
JP2009130055A (ja) 半導体装置
CN113707624A (zh) 一种氮化镓功率器件及其封装方法
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
TWI746391B (zh) 積體電路封裝系統
CN218827096U (zh) 一种封装结构
TWI722560B (zh) 直接導出電子元件熱能的封裝結構
JP3894749B2 (ja) 半導体装置
KR20190085587A (ko) 고열전도성 반도체 패키지
CN215451403U (zh) 半导体封装结构
TWI701747B (zh) 半導體裝置及其製造方法
US11114387B2 (en) Electronic packaging structure
TWI220783B (en) A semiconductor device having a heat-dissipating structure