JP2006100759A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2006100759A
JP2006100759A JP2004342657A JP2004342657A JP2006100759A JP 2006100759 A JP2006100759 A JP 2006100759A JP 2004342657 A JP2004342657 A JP 2004342657A JP 2004342657 A JP2004342657 A JP 2004342657A JP 2006100759 A JP2006100759 A JP 2006100759A
Authority
JP
Japan
Prior art keywords
circuit board
circuit
back surface
sealing resin
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004342657A
Other languages
English (en)
Other versions
JP4549171B2 (ja
Inventor
Noriaki Sakamoto
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004342657A priority Critical patent/JP4549171B2/ja
Priority to KR20050110728A priority patent/KR100765604B1/ko
Priority to CN200510126887XA priority patent/CN1783487B/zh
Priority to US11/164,522 priority patent/US7529093B2/en
Publication of JP2006100759A publication Critical patent/JP2006100759A/ja
Application granted granted Critical
Publication of JP4549171B2 publication Critical patent/JP4549171B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 放熱性と耐圧性を両立させた混成集積回路装置を提供する。
【解決手段】 回路基板11の表面には第1の絶縁層12Aが形成され、その裏面には第2の絶縁層12Bが形成されている。第1の絶縁層12Aの表面には、導電パターン13が形成され、この導電パターン13には回路素子15が固着されている。封止樹脂14は、回路基板11の表面および側面を被覆している。更に、封止樹脂14は、回路基板11の裏面の周辺部も被覆している。このことにより、回路基板11の裏面を外部に露出させた状態で、回路基板11の耐圧性を確保することができる。
【選択図】 図1

Description

本発明は回路装置に関し、特に、放熱性と耐圧性を両立させた回路装置に関するものである。
図9を参照して、従来の混成集積回路装置100の構成を説明する(下記特許文献1を参照)。矩形の基板101の表面には、絶縁層102を介して導電パターン103が形成されている。そして、導電パターン103の所望の箇所に回路素子105が固着されることで、所定の電気回路が形成される。ここでは、回路素子として半導体素子およびチップ素子が、導電パターン103に接続されている。リード104は、基板101の周辺部に形成された導電パターン103に接続され、外部端子として機能している。封止樹脂103は、基板101の表面に形成された電気回路を封止する機能を有する。
封止樹脂101の構造は、2通りの構造がある。第1の構造は、基板101の裏面を露出させて封止樹脂103を形成する方法である。この構造によると、外部に露出する基板101を介して、良好な放熱を行うことができる。第2の構造は、基板101の裏面を含めて全体が被覆されるように封止樹脂103を形成する方法である。この構造によると、基板101の耐圧性および耐湿性を確保することができる。この図では、基板101の裏面も含めて全体を封止している。基板101の裏面を被覆する部分の封止樹脂103の厚みは、例えば0.5mm程度である。特に、基板101が接地電位に接続される場合は、上述した第2の構造が適用され、基板101は外部と絶縁される。
特開平5−102645号公報
しかしながら、基板101の裏面が被覆されるように封止樹脂103が形成された場合、基板101の裏面を被覆する封止樹脂103の熱伝導率が悪いために、装置全体の放熱性が低下する問題があった。
基板103の裏面を被覆する封止樹脂103の厚み(T5)を薄く形成すると、放熱性の向上が期待される。しかしながら、封止樹脂103の厚みT5を0.5mm以下に設定すると、射出成形により封止樹脂103を形成するモールド工程にて、基板101の裏面に樹脂が行き渡らない問題があった。
更に、放熱性を向上させるために基板101の裏面を外部に露出させると、基板101の絶縁性を確保できない問題があった。また、基板101と封止樹脂との接続強度を強くしづらい問題もあった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、放熱性と耐圧性とを両立させた回路装置を提供することにある。
本発明の回路装置は、回路基板と、前記回路基板の表面に形成された導電パターンおよび回路素子から成る電気回路と、前記電気回路を封止する封止樹脂とを具備し、前記封止樹脂は、前記回路基板の裏面を部分的に露出させた状態で、前記回路基板の表面、側面および裏面の周辺部を被覆することを特徴とする。
更に本発明の回路装置は、表面に第1の絶縁層が設けられ、裏面に第2の絶縁層が設けられた回路基板と、前記第1の絶縁層の表面に形成された導電パターンおよび回路素子から成る電気回路と、前記電気回路を封止する封止樹脂とを具備し、前記封止樹脂は、前記第2の絶縁層を部分的に露出させた状態で、前記回路基板の表面、側面および裏面の周辺部を被覆することを特徴とする。
更に本発明の回路装置では、前記回路基板と前記電気回路とは、電気的に接続されることを特徴とする。
更に本発明の回路装置では、前記回路基板は、前記導電パターンを介して接地電位と接続されることを特徴とする。
更に本発明の回路装置では、前記封止樹脂から露出する前記回路基板の裏面には、金属基板が固着されることを特徴とする。
更に本発明の回路装置では、前記金属基板の裏面に、酸化膜を形成することを特徴とする。
更に本発明の回路装置では、前記金属基板の露出面および前記封止樹脂から成る平坦面が形成されることを特徴とする。
更に本発明の回路装置では、前記回路基板の裏面は、少なくとも外周端部から2mm以内の周辺部が、前記封止樹脂により被覆されることを特徴とする。
更に本発明の回路装置では、前記回路基板の裏面には、放熱手段が固着されることを特徴とする。
本発明の回路装置の製造方法は、回路基板の表面に導電パターンおよび回路素子から成る電気回路を構成する工程と、少なくとも前記回路基板の表面が被覆されるようにモールド金型を用いて封止樹脂を形成する工程とを具備し、前記封止樹脂を形成する工程では、前記モールド金型の下面から離間させた前記回路基板の周辺部を、前記封止樹脂により被覆することを特徴とする。
更に本発明の回路装置の製造方法では、前記回路基板の裏面の周辺部を除外した領域には金属基板が貼着され、前記金属基板の裏面を前記モールド金型の下面に当接させることにより、前記回路基板の周辺部を前記モールド金型から離間させることを特徴とする。
更に本発明の回路装置の製造方法では、前記モールド金型に設けた凸部に前記回路基板を載置することにより、前記回路基板の周辺部を前記モールド金型から離間させることを特徴とする。
更に本発明の回路装置の製造方法は、回路基板の表面に絶縁層を介して導電箔を貼着し、前記回路基板の裏面に絶縁層を介して金属基板を貼着する工程と、形成予定のユニットの境界に対応する領域の前記金属基板に分離溝を設ける工程と、エッチングにより前記導電箔をパターニングして導電パターンを形成し、前記分離溝の残りの厚み部分を除去して、前記ユニットの周辺部に位置する前記回路基板の裏面を前記金属基板から露出させる工程と、前記ユニットの境界で前記回路基板を分割することにより、各々の前記ユニットを構成する回路基板を分離する工程と、前記導電パターンに回路素子を電気的に接続する工程と、前記金属基板の裏面をモールド金型の下面に当接させて樹脂封止を行うことにより、前記回路基板の裏面の周辺部が被覆されるように封止樹脂を形成する工程とを具備することを特徴とする。
更に本発明の回路装置の製造方法では、前記金属基板は、表面および裏面がアルマイト処理されたアルミニウムから成る基板であることを特徴とする。
更に本発明の回路装置の製造方法では、前記分離溝は、ダイシングにより形成されることを特徴とする。
本発明に依れば、回路基板の裏面の周辺部を封止樹脂により被覆する。従って、裏面を被覆する封止樹脂によりアンカー効果が発生し、封止樹脂と回路基板との接着強度を向上させることができる。
更に、本発明に依れば、回路基板の裏面を封止樹脂から露出させた状態で、回路基板と外部との耐圧性を十分に確保することができる。従って、放熱性と耐圧性とを両立させた回路装置を提供することができる。
更に、本発明の回路装置の製造方法に依れば、モールド金型を用いて樹脂封止を行う工程にて、回路基板の裏面の周辺部をモールド金型から離間させることができる。従って、回路基板の裏面の周辺部を封止樹脂にて被覆することができる。
図1を参照して、本発明の混成集積回路装置10の構成を説明する。先ず、矩形の回路基板11の表面には、第1の絶縁層12Aが形成されている。そして、所定の形状の導電パターン13が、第1の絶縁層12Aの表面に形成されている。更に、導電パターン13の所定の箇所には、半田や導電性ペーストを介して、半導体素子15Aおよびチップ素子15Bが電気的に接続されている。回路基板11の表面に形成された導電パターン13、半導体素子15Aおよびチップ素子15Bは、封止樹脂14により被覆されている。
回路基板11は、アルミや銅等の金属から成る基板である。1例として回路基板11としてアルミより成る基板を採用した場合、回路基板11の表面はアルマイト処理される。このことにより、第1の絶縁層12Aと回路基板11との接着性が向上される。更には、導電パターン13を形成する際のエッチングの工程にて、回路基板11の表面を保護することができる。回路基板11の具体的な大きさは、例えば、縦×横×厚さ=61mm×42.5mm×1.5mm程度である。
第1の絶縁層12Aは、回路基板11の表面全域を覆うように形成されている。絶縁層12は、AL等のフィラーが高充填されたエポキシ樹脂等から成る。このことにより、内蔵される回路素子から発生した熱を、回路基板11を介して積極的に外部に放出することができる。第1の絶縁層12Aの具体的な厚みは、例えば50μm程度である。この厚みの絶縁層12により、4KVの耐圧(絶縁破壊耐圧)を確保することができる。
第2の絶縁層12Bは、回路基板11の裏面を覆うように形成されている。第2の絶縁層12Bの組成は、第1の絶縁層12Aと同様でよい。回路基板11の裏面を第2の絶縁層12Bにて被覆することで、回路基板11の裏面の耐圧性を確保することができる。従って、放熱フィン等の放熱手段が回路基板11の裏面に当接した場合でも、第2の絶縁層12Bにより、放熱フィンと回路基板11とは絶縁される。
導電パターン13は銅等の金属から成り、所定の電気回路が実現されるように第1の絶縁層12Aの表面に形成される。また、リード25が導出する辺に、導電パターン13からなるパッドが形成される。
接続部18は、導電パターン13と回路基板11とが電気的に接続される箇所である。具体的な接続部18の構造は、第1の絶縁層12Aを貫通して設けられた孔の底部と導電パターン13とが、金属細線17を介して接続されている。接続部18を介して導電パターン13と回路基板11とを導通させることにより、両者の電位を一致させることができる。このことにより寄生容量が低減され、回路基板11の表面に形成された電気回路の動作が安定する。例えば、回路基板11は、接続部18を介して接地電位に接続される。
半導体素子15Aおよびチップ素子15Bの回路素子は、導電パターン13の所定の箇所に固着されている。半導体素子15Aとしては、トランジスタ、LSIチップ、ダイオード等が採用される。ここでは、半導体素子15Aと導電パターン13とは、金属細線17を介して接続される。チップ素子15Bとしては、チップ抵抗やチップコンデンサ等が採用される。更に、チップ素子15Bとしては、インダクタンス、サーミスタ、アンテナ、発振器など、両端に電極部を有する素子が採用される。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン13に固着することができる。
リード25は、回路基板11の周辺部に設けられたパッドに固着され、外部との入力・出力を行う働きを有する。ここでは、一つの側辺に多数個のリード25が固着されている。尚、リード25は回路基板11の4辺から導出させることも可能であり、対向する2辺から導出させることも可能である。
封止樹脂14は、熱硬化性樹脂を用いるトランスファーモールドにより形成される。図1(B)では、封止樹脂14により、導電パターン13、半導体素子15A、チップ素子15B、金属細線17が封止されている。そして、回路基板11の表面および側面が封止樹脂14により被覆されている。更に、回路基板11の裏面においては、周辺部のみが封止樹脂14により被覆されている。そして、回路基板11の中央部付近は、封止樹脂14により覆われずに、外部に露出している。
図1(B)を参照して、回路基板11の裏面は、周辺部付近が封止樹脂14により覆われている。図面では、封止樹脂14により覆われる領域の幅をL1で示している。このL1の長さは要求される耐圧により変化するが、2mm〜3mm程度以上にすることが好ましい。このことにより、回路基板11の端部Pの耐圧を確保することができる。具体的には、L1の長さが2mmの場合は、端部Pの耐圧を2KV確保することができる。また、L1の長さが3mmの場合は、端部Pの耐圧を3KV確保することができる。尚、回路基板11の裏面を被覆する部分の封止樹脂14の厚みT1は、例えば0.3mm程度である。
本形態では、回路基板11裏面の周辺部を封止樹脂14により被覆することで、回路基板11の端部Pの耐圧性を確保することができる。具体的には、回路基板11の表面および裏面には、第1の絶縁層12Aおよび第2の絶縁層12Bが全面的に形成されている。従って、回路基板11の表面および裏面の耐圧性は確保されている。それに対して回路基板11の側面は、樹脂層により被覆されておらず、金属面が露出している。このことから、回路基板11の絶縁を確保するためには、回路基板11の側面(特に端部P)が、回路基板11と封止樹脂14との境界面を介して外部とショートすることを防止する必要がある。そこで、本形態では、端部Pが外部と離間されるように、回路基板11裏面の周辺部に封止樹脂14を形成している。即ち、端部Pを包み込むように封止樹脂14が形成されている。従って、回路基板11全体の耐圧性は確保されている。
更に、本形態では、回路基板11の裏面の周辺部のみが封止樹脂14により被覆され、回路基板11裏面の他の領域は外部に露出している。従って、半導体素子15A等が駆動することにより発生する熱は、回路基板11を介して良好に外部に放出される。また、回路基板11裏面の周辺部を封止樹脂14により被覆することで、アンカー効果が発生し、回路基板11と封止樹脂14との接着強度が向上する効果がある。
図1(C)を参照して、ここでは、回路基板11の裏面が絶縁層により被覆されていない。従って、回路基板11の裏面が封止樹脂14から外部に露出している。この構成により、回路基板11の耐圧性は確保できないが、装置全体の放熱性を向上させることができる。更に、回路基板11の裏面の周辺部が封止樹脂14により被覆されることにより、回路基板11と封止樹脂14との接着強度が向上される。
図2を参照して、混成集積回路装置10の下部には、放熱フィン21が固着されている。放熱フィン21は、銅やアルミ等の金属から成る。ここでは、露出する回路基板11の裏面には、金属基板16が固着されている。そして、金属基板16を介して、放熱フィン21の上面が混成集積回路装置10の下部に接続されている。この構造により、半導体素子15A等の回路素子から発生した熱は、回路基板11、金属基板16および放熱フィン21を介して外部に放出される。上記したように、回路基板11の裏面の周辺部が封止樹脂14により被覆されているので、回路基板11の端部Pの耐圧は十分に確保されている。従って、放熱フィン21と回路基板11とは絶縁されている。
図3を参照して、混成集積回路装置10の構造を更に説明する。
図3(A)を参照して、封止樹脂14から露出する回路基板11の裏面には、金属基板16が固着されている。ここでは、回路基板11の裏面を被覆する第2の絶縁層12Bに、金属基板16が貼着されている。このことにより、混成集積回路装置10の裏面には、封止樹脂14および金属基板16から成る平坦面が形成される。従って、混成集積回路装置10の裏面を、放熱フィン等の放熱手段に容易に当接させることができる。金属基板16の材料としては、銅、アルミニウム等の熱伝導性に優れた金属が採用される。また、装置の裏面には、回路基板11の周辺部を被覆する封止樹脂14と、金属基板16の裏面から成る平坦面が形成される。
図3(B)を参照して、ここでは、第2の絶縁層12Bの裏面に金属膜20が貼着されている。そして、接着剤19を介して、金属膜20に金属基板16が固着されている。金属膜20としては、銅などの金属が採用される。ここで、接着剤19としては、半田を採用することができる。
図3(C)を参照して、ここでは、露出する回路基板11の裏面に金属基板16が当接している。更に、金属基板16は、表面および裏面に酸化膜29が形成されたアルミニウム基板から成る。酸化膜29は、陽極酸化により形成されたアルマイト膜から成る。ここで、回路基板11の厚みが1.5mm程度であるのに対し、金属基板16の厚みは例えば0.5mm程度である。また、酸化膜29の厚みは、例えば10μm程度である。
金属基板16の表面に酸化膜29が形成されることにより、金属基板16と第2の樹脂層12Bとが接着する強度を向上させることができる。更に、金属基板16の裏面に酸化膜29が形成されることにより、露出する金属基板16の裏面が損傷するのを抑止することができる。
図3の各図に示されるような2枚の金属基板を採用した回路装置は、放熱性が優れるため、例えば車載等のモジュールに適用される。つまり高出力のパワー素子とこのパワー素子を制御する回路、またマイコン等が高密度に実装される場合、どうしても、導電パターンは、多層になる。このとき、導電パターンを絶縁する樹脂は、熱抵抗が大きい。従って、この対策として、導電パターンを絶縁する樹脂にフィラーを混入し、二枚目の金属基板を露出させれば、放熱性も高く、封止性も優れたパッケージを実現できる。
図4から図8を参照して、上述した構成の混成集積回路装置10の製造方法を説明する。
図4(A)を参照して、先ず、回路基板11の表面に導電パターン13を形成する。回路基板11の表面には第1の絶縁層12Aが形成され、裏面には第2の絶縁層12Bが形成されている。そして、第1の絶縁層12Aに貼着された導電膜をエッチングすることにより、所定の形状の導電パターン13が形成される。
ここでは一層の導電パターンが形成されているが、この上に絶縁層を介して2層以上の導電パターンを形成しても良い。
図4(B)を参照して、次に、導電パターン13に回路素子を電気的に接続する。ここでは、半導体素子15Aおよびチップ素子15Bが、導電パターン13に接続される。また、導電パターン13と回路基板11とを接続する接続部18も形成される。更に、回路基板11の裏面には、接着剤19を介して金属板16が固着される。金属板16の端部と、回路基板11の端部とは、上記した距離L1により離間されている。このことにより、回路基板11の端部と金属基板16との耐圧が確保される。
図4(C)を参照して、次に、回路基板11の表面に形成された電気回路が封止されるように封止樹脂を形成する。ここでは、上金型22Aおよび下金型22Bを用いたトランスファーモールドにより、封止樹脂を形成する。本工程の樹脂封止は、金属基板16の裏面が下金型22Bの表面に当接している状態で行われる。従って、回路基板11の下方に於いては、周辺部に対応する領域A1のみに封止樹脂が充填される。この領域A1は、幅が2mm〜3mm程度であるので、封止樹脂は容易に充填される。従って、部分的に樹脂封止が行われないボイドの発生を抑止することができる。
図4(D)を参照して、樹脂封止を行う他の方法を説明する。ここでは、回路基板11の裏面に金属基板16を設けていない。そして、下金型22Bに設けた凸部24に回路基板11の裏面を当接さて、樹脂封止を行っている。凸部24は、周辺部を除外した領域の回路基板11の裏面に当接している。従って、回路基板11の裏面の周辺部は、封止樹脂により被覆される。そして、凸部24に当接する部分の回路基板11の裏面は、封止樹脂14から外部に露出する。
次に、図5を参照して、他の混成集積回路装置の製造方法を説明する。ここでは、回路基板11の裏面を金属膜20により保護している。
図5(A)を参照して、先ず、回路基板11の表面に導電パターン13を形成する。更に回路基板11の裏面に金属膜20を形成する。導電パターン13および金属膜20の形成は、回路基板11の両面に貼着された導電箔をエッチングすることにより行うことができる。導電パターン13と金属膜20の厚みが同等の場合(例えば100μm程度)は、エッチングにより両者を同時に形成することができる。導電パターン13に比べて金属膜20が厚い場合は、両者を別々にエッチングする。
回路基板11の裏面に金属膜20を形成することにより、第2の絶縁層12Bを保護することができる。製造工程の途中段階にて、第2の絶縁層12Bが部分的に損傷してしまうと、その部分の耐圧性が低下してしまい、ショートが発生する恐れがある。本形態では、裏面の第2の絶縁膜12Bを金属膜20により被覆することで、第2の絶縁層12Bが損傷してしまうのを抑止している。回路基板11の周辺部は金属膜20により被覆されていない。しかしながら、金属膜20により形成される段差により、回路基板11の周辺部は浮き上がった状態で、製造工程に於いて搬送される。従って、金属膜20により被覆されていない領域の第2の絶縁膜12Bも、傷の発生が抑止されている。
図5(B)を参照して、次に、導電パターン13に回路素子13を電気的に接続する。この工程の詳細は、図4(B)の説明と同様である。
図5(C)を参照して、次に、樹脂封止を行う。ここでは、接着剤19を介して金属膜20に金属基板16を固着している。そして、金属基板16の下面を下金型22Bに当接させた状態で、樹脂封止を行っている。金属基板16を固着することにより、回路基板11の周辺部の下方の領域A1の厚みを0.3mm程度以上に確保することができる。従って、封止樹脂を領域A1に十分に行き渡らせることができる。
図5(D)を参照して、ここでは、下金型22Bに設けた凸部24に、金属膜20の裏面を当接させている。そして、回路基板11の裏面の周辺部は、凸部24に当接されない。この状態で樹脂封止を行うことにより、回路基板11の裏面の周辺部は封止樹脂14により被覆される。そして、金属膜20は、被覆樹脂から外部に露出する。
図6を参照して、他の混成集積回路装置の製造方法を説明する。ここでは、裏面に形成される金属膜20を、表面の導電パターン13よりも厚く形成している。
図6(A)を参照して、先ず、表面および裏面に導電箔が貼着された回路基板11を用意する。回路基板11の表面には、第1の絶縁層12Aを介して第1の導電箔26Aが全面的に形成されている。第1の導電箔26Aの厚みは、形成予定の導電パターン13と同様であり、例えば100μm程度である。回路基板11の裏面には、第2の絶縁層12Bを介して第2の導電箔20Bが全面的に貼着されている。第2の導電箔20Bの厚みは、例えば300μm程度である。
図6(B)を参照して、次に、第1の導電箔26Aをエッチングして導電パターン13を形成する。具体的には、第1の導電箔26の表面を選択的にレジスト27により被覆した後に、エッチングにより導電パターン13を形成する。この工程では、裏面の第2の導電箔26Bは、全面的にレジスト27により覆われて、エッチングされない。ここでは、第1の導電箔26Aと第2の導電箔26Bの厚みが異なるので、個別にエッチングを行う。両者のエッチングを同時に行うと、薄い第1の導電箔26Aが過度にエッチングされてしまう問題が発生する。
図6(C)を参照して、次に、回路基板11の裏面に形成された第2の導電箔26Bをエッチングして、金属膜20を形成する。ここでは、回路基板11の周辺部に位置する第2の導電箔が除去される。そして、回路基板11の終端部から距離L1(2mm〜3mm程度)で離間された金属膜20が形成される。前の工程にて形成された導電パターン13は、全面がレジスト27で覆われた状態で、本工程のエッチングは行われる。
上述した工程により導電パターン13および金属膜20が形成された後は、図6(D)に示すように、半導体素子15Aおよびチップ素子15Bの固着を行う。更に、図6(E)に示すように、金属膜20の裏面を下金型22Bに当接させた状態で、樹脂封止を行う。これらの工程の詳細は、上述したものと同様である。
上記のモールド工程を経た混成集積回路装置10は、炉を用いて加熱するアフターキュアの工程により、封止樹脂が硬化される。そして、例えば図1に示すような混成集積回路装置が完成する。また、本形態では、封止樹脂14が裏面も含めて基板を被覆していることから、封止樹脂14の硬化収縮による回路基板11の反りが抑止されている。
次に図7および図8を参照して、図3(C)に示した混成集積回路装置の製造方法を説明する。
図7(A)を参照して、先ず、回路基板11の表面および裏面に導電箔26および金属基板16を貼着する。ここでは、導電箔26は、第1の絶縁層12Aを介して回路基板11の表面に貼着されている。金属基板16は、第2の絶縁層12Bを介して回路基板11の裏面に貼着されている。一例として、導電箔26の厚みは70μm程度であり、回路基板11の厚みは1.5mm程度であり、金属基板29の厚みは0.5mm程度である。また、第1の絶縁層12Aおよび第2の絶縁層12Bの厚みは、50μmから60μm程度である。
回路基板11の大きさは、例えば数十個程度のユニット32をマトリックス状に配置できるような大きさと成っている。ここで、ユニットとは、1つの混成集積回路装置を構成する部位を指す。
回路基板11および金属基板16としては、アルミニウム、銅、鉄等を採用することができる。ここでは一実施例として、表面および裏面がアルマイト処理されたアルミニウム基板が、回路基板11および金属基板16として採用されている。
回路基板11の表面および裏面は、酸化膜28により被覆されている。この酸化膜28は、ALを含むアルマイト膜であり、厚みは1μmから5μm程度である。このように酸化膜29を薄く形成することで、酸化膜による熱抵抗を小さくすることができる。
金属基板16の表面および裏面は、厚さが10μm程度の酸化膜29により被覆されている。酸化膜29の厚みを比較的厚くすることにより、後のエッチングの工程にて、金属基板16の裏面をエッチャントから保護することができる。更には、回路基板11を搬送する工程にて、金属基板16の裏面が損傷することを抑止することができる。
図7(B)を参照して、次に、各ユニットの境界に対応する箇所に分離溝30を形成する。ここでは、カットソーを用いたダイシングにより、金属基板16およびその裏面に形成された酸化膜29が研削されて除去されている。ここで、分離溝30の深さは金属基板16の厚みよりも浅く形成される。ここでは、0.5mm程度の厚みを有する金属基板16に、深さが0.4mm程度の分離溝30が形成されている。従って、分離溝30が設けられた領域では、厚みが0.1mm程度の金属基板16が残存している。
上記のように、金属基板16の厚み部分を残存させて分離溝30を形成することにより、金属基板の上面に位置する第2の絶縁層12Bが損傷することを防止することができる。具体的には、分離溝30はカットソーを用いたダイシングにより形成されるので、金属基板16の厚み方向に多少の誤差を伴って分離溝30は形成される。従って、金属基板16の厚みと同程度の深さの分離溝30を形成した場合、第2の絶縁膜12Bがカットソーにより損傷する恐れがある。第2の絶縁膜12Bが損傷すると、回路基板11の裏面の耐圧性が劣化してしまう。そこで本形態では、金属基板16が分断されない程度に分離溝30の深さを浅く設定することで、第2の絶縁膜12Bをカットソーから保護している。
分離溝30の幅L2は、図1(B)等で示した距離L1の2倍程度以上に設定され、具体的には、4mmから6mm程度以上である。このことにより、各ユニット32に於いて、回路基板11と金属基板16との絶縁を確保することができる。
図7(C)を参照して、次に、エッチングを行うことにより導電箔26をパターニングして導電パターン13を形成する。更に、分離溝30が形成された領域の金属基板16の残りの厚み部分を除去する。
導電パターン13は、導電箔26の上部に形成されたレジストを介してエッチングを行うことにより形成される。また、本工程のエッチングは、回路基板11全体をエッチャントに浸漬して行われる。
本工程では、導電箔26と金属基板16のエッチングは別々に行う。その理由は、銅から成る導電箔26のエッチングに用いる酸性のエッチャントが、金属基板16の材料であるアルミニウムに接触すると、水素ガスが発生して危険であるからである。具体的には、導電箔26をエッチングして導電パターン13を形成する際は、アルミニウムが露出する分離溝30は、レジストにより被覆される。また、分離溝30が形成された領域の金属基板16の残りの厚み部分が除去される際には、導電パターン13はレジストにより保護される。ここで、両者のエッチングを同時に行っても良く、この場合は工数を低減させることができる。
図7(D)を参照して、次に、各ユニット32の回路基板11を分離する。回路基板の分離は、プレスカット、ダイシング、折り曲げ等により行われる。ここで、ダイシングまたは折り曲げにより回路基板11を分離する場合は、各ユニット32の境界の回路基板11に、表面および裏面から分離溝を形成しても良い。このことにより、各々の回路基板を容易に分離できる。
図8(A)を参照して、次に、導電パターン13に回路素子を電気的に接続する。ここでは、半導体素子15Aおよびチップ素子15Bが導電パターンに固着される。また、半導体素子15Aは、金属細線17を介して導電パターン13と電気的に接続される。また、この工程は、各ユニット32を分離する前に行っても良い。
図8(B)を参照して、次に、回路基板11が被覆されるように封止樹脂を形成する。先ず、回路基板11の下面に位置する金属基板16の裏面を、下金型22Bに当接させる。そして、上金型22Aと下金型22Bとを当接させることにより、キャビティ23の内部に回路基板11を収納させる。金属基板16は、周辺部を除外した領域の回路基板11の裏面に貼着されている。従って、回路基板11の周辺部は、金属基板16の厚みに応じて下金型22Bから離間されている。このことから、キャビティ23に注入された封止樹脂は、回路基板の下方の領域A1に行き渡る。
上述した工程により、図3(A)に示すような混成集積回路装置が製造される。
本発明の混成集積回路装置を示す斜視図(A)、断面図(B)、断面図(C)である。 本発明の混成集積回路装置を示す断面図である。 本発明の混成集積回路装置を示す断面図(A)−(C)である。 本発明の混成集積回路装置の製造方法を示す断面図(A)−(D)である。 本発明の混成集積回路装置の製造方法を示す断面図(A)−(D)である。 本発明の混成集積回路装置の製造方法を示す断面図(A)−(E)である。 本発明の混成集積回路装置の製造方法を示す断面図(A)−(D)である。 本発明の混成集積回路装置の製造方法を示す断面図(A)、断面図(B)である。 従来の混成集積回路装置を示す断面図である。
符号の説明
10 混成集積回路装置
11 回路基板
12 絶縁層
12A 第1の絶縁層
12B 第2の絶縁層
13 導電パターン
14 封止樹脂
15 回路素子
15A 半導体素子
15B チップ素子
16 金属基板
17 金属細線
18 接続部
19 接着剤
21 放熱フィン
22 金型
22A 上金型
22B 下金型
23 キャビティ
24 凸部
25 リード
26A 第1の導電箔
26B 第2の導電箔
27 レジスト

Claims (15)

  1. 回路基板と、前記回路基板の表面に形成された導電パターンおよび回路素子から成る電気回路と、前記電気回路を封止する封止樹脂とを具備し、
    前記封止樹脂は、前記回路基板の裏面を部分的に露出させた状態で、前記回路基板の表面、側面および裏面の周辺部を被覆することを特徴とする回路装置。
  2. 表面に第1の絶縁層が設けられ、裏面に第2の絶縁層が設けられた回路基板と、
    前記第1の絶縁層の表面に形成された導電パターンおよび回路素子から成る電気回路と、
    前記電気回路を封止する封止樹脂とを具備し、
    前記封止樹脂は、前記第2の絶縁層を部分的に露出させた状態で、前記回路基板の表面、側面および裏面の周辺部を被覆することを特徴とする回路装置。
  3. 前記回路基板と前記電気回路とは、電気的に接続されることを特徴とする請求項1または請求項2記載の回路装置。
  4. 前記回路基板は、前記導電パターンを介して接地電位と接続されることを特徴とする請求項2記載の回路装置。
  5. 前記封止樹脂から露出する前記回路基板の裏面には、金属基板が固着されることを特徴とする請求項1または請求項2記載の回路装置。
  6. 前記金属基板の裏面に、酸化膜を形成することを特徴とする請求項5記載の回路装置。
  7. 前記金属基板の露出面および前記封止樹脂から成る平坦面が形成されることを特徴とする請求項5記載の回路装置。
  8. 前記回路基板の裏面は、少なくとも外周端部から2mm以内の周辺部が、前記封止樹脂により被覆されることを特徴とする請求項1または請求項2記載の回路装置。
  9. 前記回路基板の裏面には、放熱手段が固着されることを特徴とする請求項1記載の回路装置。
  10. 回路基板の表面に導電パターンおよび回路素子から成る電気回路を構成する工程と、
    少なくとも前記回路基板の表面が被覆されるようにモールド金型を用いて封止樹脂を形成する工程とを具備し、
    前記封止樹脂を形成する工程では、前記モールド金型の下面から離間させた前記回路基板の周辺部を、前記封止樹脂により被覆することを特徴とする回路装置の製造方法。
  11. 前記回路基板の裏面の周辺部を除外した領域には金属基板が貼着され、
    前記金属基板の裏面を前記モールド金型の下面に当接させることにより、前記回路基板の周辺部を前記モールド金型から離間させることを特徴とする請求項10記載の回路装置の製造方法。
  12. 前記モールド金型に設けた凸部に前記回路基板を載置することにより、前記回路基板の周辺部を前記モールド金型から離間させることを特徴とする請求項10記載の回路装置の製造方法。
  13. 回路基板の表面に絶縁層を介して導電箔を貼着し、前記回路基板の裏面に絶縁層を介して金属基板を貼着する工程と、
    形成予定のユニットの境界に対応する領域の前記金属基板に分離溝を設ける工程と、
    エッチングにより前記導電箔をパターニングして導電パターンを形成し、前記分離溝の残りの厚み部分を除去して、前記ユニットの周辺部に位置する前記回路基板の裏面を前記金属基板から露出させる工程と、
    前記ユニットの境界で前記回路基板を分割することにより、各々の前記ユニットを構成する回路基板を分離する工程と、
    前記導電パターンに回路素子を電気的に接続する工程と、
    前記金属基板の裏面をモールド金型の下面に当接させて樹脂封止を行うことにより、前記回路基板の裏面の周辺部が被覆されるように封止樹脂を形成する工程とを具備することを特徴とする回路装置の製造方法。
  14. 前記金属基板は、表面および裏面がアルマイト処理されたアルミニウムから成る基板であることを特徴とする請求項13記載の回路装置の製造方法。
  15. 前記分離溝は、ダイシングにより形成されることを特徴とする請求項13記載の回路装置の製造方法。


JP2004342657A 2004-08-31 2004-11-26 混成集積回路装置 Expired - Fee Related JP4549171B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004342657A JP4549171B2 (ja) 2004-08-31 2004-11-26 混成集積回路装置
KR20050110728A KR100765604B1 (ko) 2004-11-26 2005-11-18 회로 장치 및 그 제조 방법
CN200510126887XA CN1783487B (zh) 2004-11-26 2005-11-25 电路装置及其制造方法
US11/164,522 US7529093B2 (en) 2004-11-26 2005-11-28 Circuit device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004251363 2004-08-31
JP2004342657A JP4549171B2 (ja) 2004-08-31 2004-11-26 混成集積回路装置

Publications (2)

Publication Number Publication Date
JP2006100759A true JP2006100759A (ja) 2006-04-13
JP4549171B2 JP4549171B2 (ja) 2010-09-22

Family

ID=36240235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004342657A Expired - Fee Related JP4549171B2 (ja) 2004-08-31 2004-11-26 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP4549171B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028006A (ja) * 2006-07-19 2008-02-07 Mitsubishi Electric Corp 半導体装置
US7529093B2 (en) 2004-11-26 2009-05-05 Sanyo Electric Co., Ltd. Circuit device
JP2010287827A (ja) * 2009-06-15 2010-12-24 Nitto Shinko Kk 半導体モジュール及び半導体モジュールの製造方法
JP2011054703A (ja) * 2009-09-01 2011-03-17 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
WO2012081434A1 (ja) * 2010-12-16 2012-06-21 三菱電機株式会社 半導体装置
CN102956787A (zh) * 2011-08-16 2013-03-06 欧司朗股份有限公司 电子模块、发光装置及该电子模块的制造方法
WO2013076932A1 (ja) * 2011-11-25 2013-05-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置の製造方法
JP2013229535A (ja) * 2012-04-27 2013-11-07 Mitsubishi Electric Corp 半導体装置
RU2518219C2 (ru) * 2008-11-07 2014-06-10 ТАЙКО ЭЛЕКТРОНИКС ДЖАПАН Г.К., Япония Устройство птк
JP2014138165A (ja) * 2013-01-18 2014-07-28 Shindengen Electric Mfg Co Ltd 半導体装置
JP2018056538A (ja) * 2016-09-26 2018-04-05 株式会社パウデック 半導体パッケージ、モジュールおよび電気機器
US11264303B2 (en) 2019-05-08 2022-03-01 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same
WO2022070700A1 (ja) * 2020-09-30 2022-04-07 Nissha株式会社 成形品及び成形品の製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185828A (ja) * 1984-10-03 1986-05-01 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
JPH043967A (ja) * 1990-04-20 1992-01-08 Ibiden Co Ltd 電子部品搭載用基板
JPH04206278A (ja) * 1990-11-29 1992-07-28 Sharp Corp 一体型端子ユニット
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
JPH07147343A (ja) * 1993-11-24 1995-06-06 Sanyo Electric Co Ltd 混成集積回路装置
JPH08298299A (ja) * 1995-04-27 1996-11-12 Hitachi Ltd 半導体装置
JPH09102650A (ja) * 1995-10-05 1997-04-15 Matsushita Electron Corp 半導体レーザ装置及び光ピックアップ装置
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
JPH10223669A (ja) * 1997-02-12 1998-08-21 Oki Electric Ind Co Ltd 半導体装置の樹脂封止装置及びその樹脂封止方法
JPH11330317A (ja) * 1997-07-03 1999-11-30 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP2002314037A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd パワー半導体モジュール
JP2003031765A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd パワーモジュールおよびインバータ
JP2003318312A (ja) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd 混成集積回路装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185828A (ja) * 1984-10-03 1986-05-01 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
JPH043967A (ja) * 1990-04-20 1992-01-08 Ibiden Co Ltd 電子部品搭載用基板
JPH04206278A (ja) * 1990-11-29 1992-07-28 Sharp Corp 一体型端子ユニット
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
JPH07147343A (ja) * 1993-11-24 1995-06-06 Sanyo Electric Co Ltd 混成集積回路装置
JPH08298299A (ja) * 1995-04-27 1996-11-12 Hitachi Ltd 半導体装置
JPH09102650A (ja) * 1995-10-05 1997-04-15 Matsushita Electron Corp 半導体レーザ装置及び光ピックアップ装置
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
JPH10223669A (ja) * 1997-02-12 1998-08-21 Oki Electric Ind Co Ltd 半導体装置の樹脂封止装置及びその樹脂封止方法
JPH11330317A (ja) * 1997-07-03 1999-11-30 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP2002314037A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd パワー半導体モジュール
JP2003031765A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd パワーモジュールおよびインバータ
JP2003318312A (ja) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd 混成集積回路装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7529093B2 (en) 2004-11-26 2009-05-05 Sanyo Electric Co., Ltd. Circuit device
JP2008028006A (ja) * 2006-07-19 2008-02-07 Mitsubishi Electric Corp 半導体装置
RU2518219C2 (ru) * 2008-11-07 2014-06-10 ТАЙКО ЭЛЕКТРОНИКС ДЖАПАН Г.К., Япония Устройство птк
JP2010287827A (ja) * 2009-06-15 2010-12-24 Nitto Shinko Kk 半導体モジュール及び半導体モジュールの製造方法
JP2011054703A (ja) * 2009-09-01 2011-03-17 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JPWO2012081434A1 (ja) * 2010-12-16 2014-05-22 三菱電機株式会社 半導体装置
WO2012081434A1 (ja) * 2010-12-16 2012-06-21 三菱電機株式会社 半導体装置
US9287201B2 (en) 2010-12-16 2016-03-15 Mitsubishi Electric Corporation Semiconductor device
CN102956787A (zh) * 2011-08-16 2013-03-06 欧司朗股份有限公司 电子模块、发光装置及该电子模块的制造方法
WO2013076932A1 (ja) * 2011-11-25 2013-05-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置の製造方法
JP2013229535A (ja) * 2012-04-27 2013-11-07 Mitsubishi Electric Corp 半導体装置
JP2014138165A (ja) * 2013-01-18 2014-07-28 Shindengen Electric Mfg Co Ltd 半導体装置
JP2018056538A (ja) * 2016-09-26 2018-04-05 株式会社パウデック 半導体パッケージ、モジュールおよび電気機器
JP2018093221A (ja) * 2016-09-26 2018-06-14 株式会社パウデック 半導体パッケージ、モジュールおよび電気機器
US11264303B2 (en) 2019-05-08 2022-03-01 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same
DE102020111619B4 (de) 2019-05-08 2022-03-24 Mitsubishi Electric Corporation Leistungs-Halbleitervorrichtung und Verfahren zu deren Herstellung
WO2022070700A1 (ja) * 2020-09-30 2022-04-07 Nissha株式会社 成形品及び成形品の製造方法

Also Published As

Publication number Publication date
JP4549171B2 (ja) 2010-09-22

Similar Documents

Publication Publication Date Title
KR100765604B1 (ko) 회로 장치 및 그 제조 방법
US9679786B2 (en) Packaging module of power converting circuit and method for manufacturing the same
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
JP4785139B2 (ja) 回路装置およびその製造方法
US20140029201A1 (en) Power package module and manufacturing method thereof
JP4545022B2 (ja) 回路装置およびその製造方法
US6940161B2 (en) Semiconductor device and process for producing the same
JP4549171B2 (ja) 混成集積回路装置
JP4722836B2 (ja) 回路装置およびその製造方法
JP4967701B2 (ja) 電力半導体装置
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
US9704794B2 (en) Electronic device with die being sunk in substrate
JP4845090B2 (ja) 回路装置の製造方法
JPH06177295A (ja) 混成集積回路装置
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
JP4942452B2 (ja) 回路装置
KR102016019B1 (ko) 고열전도성 반도체 패키지
KR20170095681A (ko) 파워 모듈 및 그 제조 방법
JP7059714B2 (ja) 電力変換装置及び電力変換装置の製造方法
JP2005347356A (ja) 回路装置の製造方法
JP2008187144A (ja) 回路装置およびその製造方法
JPH09246433A (ja) モジュールの放熱構造
JP5522225B2 (ja) 電子装置の製造方法
JP4060020B2 (ja) 半導体装置
JP4610426B2 (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100706

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees