JP2014138165A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014138165A
JP2014138165A JP2013007485A JP2013007485A JP2014138165A JP 2014138165 A JP2014138165 A JP 2014138165A JP 2013007485 A JP2013007485 A JP 2013007485A JP 2013007485 A JP2013007485 A JP 2013007485A JP 2014138165 A JP2014138165 A JP 2014138165A
Authority
JP
Japan
Prior art keywords
base substrate
heat sink
insulating layer
semiconductor device
chamfered portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013007485A
Other languages
English (en)
Other versions
JP6124440B2 (ja
Inventor
Hideaki Konagaya
秀明 小長谷
Koji Arioka
幸史 有岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2013007485A priority Critical patent/JP6124440B2/ja
Publication of JP2014138165A publication Critical patent/JP2014138165A/ja
Application granted granted Critical
Publication of JP6124440B2 publication Critical patent/JP6124440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】導電性のベース基板をグランド配線として利用する半導体装置において、ベース基板と、このベース基板に絶縁層を介して配された導電性のヒートシンクとの間の絶縁性を、より一層向上させることが可能な半導体装置を提供する。
【解決手段】ベース基板２３のヒートシンク２１側における周縁領域には、ヒートシンク２１と対向する他面２３ｂおよび他面２３ｂに垂直な周面２３ｃが交わる角部を面取りした形状を成す面取部２９が形成されている。こうした面取部２９は、例えば、ベース基板２３の他面２３ｂと周面２３ｃとの間で所定の角度で傾斜した傾斜面として形成されている。
【選択図】図１

Description

本発明は半導体装置に関し、詳しくは、電子部品のグランドラインの技術に関する。
従来の半導体装置、例えば車載用の電装装置の概要構成を図４に示す。図４に示す従来の半導体装置１０は、導電性のヒートシンク１１上に、絶縁層１２を介して導電性のベース基板１３が形成されている。そして、ベース基板１３の一面１３ａに絶縁層１４が形成され、この絶縁層１４に重ねて複数の半導体素子１５，１５、および配線層１６が所定のパターンで形成されている。絶縁層１４には、ベース基板１３の一面１３ａを露呈させる開口１７が形成され、この開口１７から導電性のベース基板１３が露呈されている。
そして、それぞれの半導体素子１５のグランド端子は、接続配線１８を介して導電性のベース基板１３に接続されている。こうした構成の半導体装置１０は、断面積の大きい導電性のベース基板１３をグランド配線として利用することで、絶縁層１４上に別途、専用のグランド配線パターンを形成する必要が無く、寄生インダクタンスや配線抵抗を低減し、かつ製造工程を簡略化することができる（例えば、特許文献１参照）。
特開２０１１−１１９４８９号公報
しかしながら、上述したような従来の半導体装置では、グランド配線を兼ねているベース基板１３と導電性のヒートシンク１１との間の絶縁性の確保が、必ずしも充分であるとは言えず、ベース基板１３と導電性のヒートシンク１１との間の絶縁性を更に向上させる構成が望まれていた。
本発明は上記課題に鑑みてなされたものであり、導電性のベース基板をグランド配線として利用する半導体装置において、ベース基板と、このベース基板に絶縁層を介して配された導電性のヒートシンクとの間の絶縁性を、より一層向上させることが可能な半導体装置を提供することを目的とする。
上記課題を解決するために、本発明のいくつかの態様は次のような半導体装置を提供した。すなわち、本発明の半導体装置は、導電性材料からなるヒートシンクと、該ヒートシンクの一面に重ねて配された第一絶縁層と、該第一絶縁層に重ねて配され、導電性材料からなるベース基板と、該ベース基板の一面に重ねて配された第二絶縁層と、該第二絶縁層に重ねて配された配線層および半導体素子と、を備えた半導体装置であって、
前記ベース基板の前記ヒートシンク側における周縁領域には、前記ヒートシンクと対向する他面および該他面に垂直な周面が交わる角部を面取りした形状を成す面取部と、前記第二絶縁層の一部を切り欠いて前記ベース基板の一面を露呈させる開口と、前記半導体素子のグランド端子を、前記開口によって露呈された前記ベース基板の一面に接続させる接続配線と、を備えたことを特徴とする。
前記第一絶縁層には、該第一絶縁層と前記ヒートシンクとを機械的に係合させる係合部材を挿入する係合穴が更に形成されていることを特徴とする。
前記第一絶縁層は、前記面取部全体を覆うように形成されていることを特徴とする。
前記半導体素子は、前記配線層に重ねて形成されていることを特徴とする。
前記面取部は、前記他面と前記周面との間で所定の角度で傾斜した傾斜面であることを特徴とする。
前記面取部は、前記他面と前記周面との間で断面円弧状に湾曲した湾曲面であることを特徴とする。
本発明の半導体装置によれば、導電性のベース基板の周縁領域に面取部を形成し、ベース基板がヒートシンクと対向する他面側の周縁領域を、導電性のヒートシンクの一面から遠ざかるように離間させた。これにより、ベース基板の周面とヒートシンクの一面との間には所定のギャップが形成されるため、ベース基板の周縁領域とヒートシンクの一面との間の絶縁性を、より一層向上させることが可能になる。よって、グランド配線（ベース基板）の絶縁性を高めた信頼性の高い半導体装置を実現することができる。
本発明の第一実施形態における半導体装置を示す断面図である。 本発明の第二実施形態における半導体装置を示す断面図である。 本発明の第三実施形態における半導体装置を示す要部断面図である。 従来の半導体装置の一例を示す断面図である。 導電体の離間距離と絶縁耐圧との関係を示すグラフである。
以下、図面を参照して、本発明に係る半導体装置の一実施形態について説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
（第一実施形態）
本発明の半導体装置の一実施形態を図１に示す。半導体装置２０は、例えば、アルミニウムや銅などからなる導電性のヒートシンク２１と、このヒートシンク２１の一面２１ａ上に、第一絶縁層２２を介して配された導電性のベース基板２３とを備えている。第一絶縁層２２は、例えば、ヒートシンク２１とベース基板２３とを接合する接着性および絶縁性をもつ樹脂や、絶縁性セラミックスなどから構成されればよい。ベース基板２３は、例えば、アルミニウムや銅などの導電体から構成されればよい。
ベース基板２３の一面２３ａには第二絶縁層２４が形成されている。第一絶縁層２２は、例えば、フォトリソグラフィーによって所定の形状に形成した絶縁性のレジスト層などであればよい。そして、この第二絶縁層２４に重ねて、複数の半導体素子２５，２５・・、および配線層２６が所定のパターンで形成されている。
第二絶縁層２４には、ベース基板２３の一面２３ａを露呈させる開口２７が形成され、この開口２７から導電性のベース基板２３の一面２３ａが露呈されている。それぞれの半導体素子２５のグランド端子は、接続配線２８を介して、開口２７によって露呈された導電性のベース基板２３に接続されている。これにより、導電性のベース基板２３は、複数の半導体素子２５，２５・・や、接続配線２８を支持する支持体としての機能に加えて、グランド配線としても作用する。よって、それぞれの半導体素子２５，２５・・のグランド端子を接続するためのグランド配線を、第二絶縁層２４上に形成する必要がない。
ベース基板２３のヒートシンク２１側における周縁領域には、ヒートシンク２１と対向する他面２３ｂおよび他面２３ｂに垂直な周面２３ｃが交わる角部を面取りした形状を成す面取部２９が形成されている。こうした面取部２９は、本実施形態においては、ベース基板２３の他面２３ｂと周面２３ｃとの間で所定の角度で傾斜した傾斜面として形成されている。
こうした傾斜面は、加工性を考慮して、ヒートシンク２１の一面２１ａに対して、例えば４０°〜５０°の傾斜範囲で一律に傾斜していればよい。第一絶縁層２２は、ベース基板２３がヒートシンク２１と対向する他面２３ｂ全体を少なくとも覆い、更にこうした面取部２９までを覆うように延在していることがより好ましい。
以上のような構成の半導体装置２０の作用、効果を説明する。半導体装置２０は、第二絶縁層２４にベース基板２３の一面２３ａを露呈させる開口２７を形成して、接続配線２８を介してベース基板２３と半導体素子２５のグランド端子とを接続した。これにより、導電性のベース基板２３はグランド配線として作用する。
ベース基板２３をグランド配線として用いることで、複数の半導体素子２５，２５や配線層２６の間の狭い空間を縫うようにグランド配線層を第二絶縁層２４上に形成する必要がなく、半導体素子２５，２５や配線層２６のレイアウト上の制約を少なくすることができる。また、ベース基板２３は、従来のようなベース基板上にレイアウトされるグランド配線よりも、大幅にその断面積が大きいため、半導体装置のオン抵抗値や寄生インダクタンスの低減を実現することが可能になる。
本発明では、このようにベース基板２３をグランド配線として作用させる際に、導電性のベース基板２３の周縁領域に面取部２９を形成することによって、ベース基板２３の周縁領域とヒートシンク２１の一面２１ａとの間での絶縁性をより一層向上させる。即ち、ベース基板２３をグランド配線として利用する場合、上述したように寄生インダクタンスの低減などの効果を得ることができるが、一方で、従来のように、ベース基板の端部まで絶縁層を介してヒートシンクと接していると、この端部（周縁領域）において、グランド配線として作用するベース基板と、導電性のヒートシンクとの間で、絶縁性が高く保たれない懸念がある。
そこで、本発明では、上述したように導電性のベース基板２３の周縁領域に面取部２９を形成し、ベース基板２３がヒートシンク２１と対向する他面２３ｂ側の周縁領域を、導電性のヒートシンク２１の一面２１ａから遠ざかるように離間させた。こうした構成とすることにより、例えば、第一絶縁層２２の厚みを薄く形成したとしても、ベース基板２３の周面２３ｃの下端とヒートシンク２１の一面２１ａとの間には所定のギャップが形成されるため、絶縁性が低くなる懸念があるベース基板２３の周縁領域とヒートシンク２１の一面２１ａとの間の絶縁性を、より一層向上させることが可能になる。これにより、グランド配線（ベース基板３０）の絶縁性を高めた信頼性の高い半導体装置２０を実現することができる。
導電性のベース基板２３と、導電性のヒートシンク２１との離間距離に応じた、絶縁耐圧の変化を図５に示す。このグラフによれば、導電体どうしの離間距離を０．１ｍｍ広げていくだけで、絶縁耐圧は数百Ｖづつ大幅に増加することが分かる。よって、ベース基板２３がヒートシンク２１と対向する他面２３ｂ側の周縁領域を、導電性のヒートシンク２１の一面２１ａから遠ざかるように傾斜面を形成して離間させることで、ベース基板２３のエッジ部分の絶縁性が大幅に向上する。
なお、本実施形態においては、第一絶縁層２２は、ベース基板２３がヒートシンク２１と対向する他面２３ｂ全体から面取部２９までを覆うように形成されているが、更に、この面取部２９から周面２３ｃまで覆うようにすることも好ましい。また、第一絶縁層２２は、ベース基板２３がヒートシンク２１と対向する他面２３ｂ全体を覆いつつ、面取部２９を覆わない構成であってもよい。
（第二実施形態）
以下、本発明の第２実施形態について、図２を用いて説明する。図２は、第２実施形態の半導体装置を示す断面図である。なお、図２において、図１に示した第１実施形態の半導体装置２０と同一の構成要素には同一符号を付して、その説明を省略する。
本実施形態の半導体装置３０では、ベース基板２３のヒートシンク２１側における周縁領域に、ヒートシンク２１と対向する他面２３ｂおよび他面２３ｂに垂直な周面２３ｃが交わる角部を面取りした形状を成す面取部３９が形成されている。面取部３９は、断面円弧状に湾曲した湾曲面となるように形成されている。なお、この実施形態では、第一絶縁層３２は、ベース基板２３がヒートシンク２１と対向する他面２３ｂ全体を覆い、湾曲面を成す面取部３９は覆わない構成となっているが、第一絶縁層２２を更に延長してこの湾曲面を成す面取部３９まで覆う構成とすることも好ましい。
本実施形態のように、導電性のベース基板２３の周縁領域に、断面円弧状に湾曲した湾曲面からなる面取部３９を形成しても、ベース基板２３の周面２３ｃの下端とヒートシンク２１の一面２１ａとの間には所定のギャップが形成されるため、絶縁性が低くなる懸念があるベース基板２３の周縁領域とヒートシンク２１の一面２１ａとの間の絶縁性を、より一層向上させることが可能になる。
（第三実施形態）
以下、本発明の第３実施形態について、図３を用いて説明する。図３は、第３実施形態の半導体装置を示す要部断面図である。なお、図３において、図１に示した第１実施形態の半導体装置２０と同一の構成要素には同一符号を付して、その説明を省略する。半導体装置４０は、導電性のヒートシンク４１と、このヒートシンク４１の一面４１ａ上に、第一絶縁層４２を介して配された導電性のベース基板４３とを備えている。
ベース基板４３の一面４３ａには第二絶縁層４４が形成され、この第二絶縁層４４に重ねて、半導体素子２５および配線層２６が所定のパターンで形成されている。第二絶縁層４４には、ベース基板４３の一面４３ａを露呈させる開口４７が形成され、ベース基板４３の一面４３ａと半導体素子２５のグランド端子とが、接続配線２８を介して電気的に接続される。
ベース基板４３のヒートシンク４１側における周縁領域には、ヒートシンク４１と対向する他面４３ｂおよび他面４３ｂに垂直な周面４３ｃが交わる角部を面取りした傾斜面を成す面取部４９が形成されている。
本実施形態においては、第一絶縁層４２は、絶縁性ケースを構成している。即ち、第一絶縁層４２は、ベース基板４３がヒートシンク２１と対向する他面４３ｂ全体を覆い、更に周縁領域で肉厚に形成され、傾斜面を成す面取部４９から他面４３ｂに垂直な周面４３ｃまでを覆い、更に、半導体素子２５よりも上方の高さまで延長されている。これにより、ベース基板４３から半導体素子２５や配線層２６を封止する封止樹脂層５１が形成される。
また、絶縁性ケースとして肉厚に形成された第一絶縁層４２の周縁部には、ねじ穴５２が形成されている。また、ヒートシンク４１には、このねじ穴５２と合致する位置に、ねじ受け５３が形成されている。こうした構成によって、例えば、ボルト５４をねじ穴５２からねじ受け５３まで挿入して締め付けることにより、半導体素子２５や配線層２６が実装されたベース基板４３と、ヒートシンク４１とを機械的に締結することができる。こうした構成において、ねじ穴５２を絶縁性ケースである第一絶縁層４２の肉厚な周縁部に形成することによって、ボルト５４が金属など導電性材料であっても、ベース基板４３と、ヒートシンク４１との絶縁性を確実に確保することができる。
２０…半導体装置、２１…ヒートシンク、２２…第一絶縁層、２３…ベース基板、２４…第二絶縁層、２５…半導体素子、２６…配線層、２７…開口、２９…面取部。

Claims (6)

  1. 導電性材料からなるヒートシンクと、該ヒートシンクの一面に重ねて配された第一絶縁層と、該第一絶縁層に重ねて配され、導電性材料からなるベース基板と、該ベース基板の一面に重ねて配された第二絶縁層と、該第二絶縁層に重ねて配された配線層および半導体素子と、を備えた半導体装置であって、
    前記ベース基板の前記ヒートシンク側における周縁領域には、前記ヒートシンクと対向する他面および該他面に垂直な周面が交わる角部を面取りした形状を成す面取部と、前記第二絶縁層の一部を切り欠いて前記ベース基板の一面を露呈させる開口と、前記半導体素子のグランド端子を、前記開口によって露呈された前記ベース基板の一面に接続させる接続配線と、を備えたことを特徴とする半導体装置。
  2. 前記第一絶縁層には、該第一絶縁層と前記ヒートシンクとを機械的に係合させる係合部材を挿入する係合穴が更に形成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記第一絶縁層は、前記面取部全体を覆うように形成されていることを特徴とする請求項１または２記載の半導体装置。
  4. 前記半導体素子は、前記配線層に重ねて形成されていることを特徴とする請求項１ないし３いずれか１項記載の半導体装置。
  5. 前記面取部は、前記他面と前記周面との間で所定の角度で傾斜した傾斜面であることを特徴とする請求項１ないし４いずれか１項記載の半導体装置。
  6. 前記面取部は、前記他面と前記周面との間で断面円弧状に湾曲した湾曲面であることを特徴とする請求項１ないし４いずれか１項記載の半導体装置。
JP2013007485A 2013-01-18 2013-01-18 半導体装置 Active JP6124440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013007485A JP6124440B2 (ja) 2013-01-18 2013-01-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013007485A JP6124440B2 (ja) 2013-01-18 2013-01-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2014138165A true JP2014138165A (ja) 2014-07-28
JP6124440B2 JP6124440B2 (ja) 2017-05-10

Family

ID=51415489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013007485A Active JP6124440B2 (ja) 2013-01-18 2013-01-18 半導体装置

Country Status (1)

Country Link
JP (1) JP6124440B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964248A (ja) * 1995-08-28 1997-03-07 Hitachi Ltd 半導体装置及びその製造方法
JP2003168769A (ja) * 2001-11-30 2003-06-13 Mitsubishi Electric Corp 電力用半導体装置
JP2005210006A (ja) * 2004-01-26 2005-08-04 Toshiba Corp 半導体装置
JP2006100750A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2006100759A (ja) * 2004-08-31 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2011009410A (ja) * 2009-06-25 2011-01-13 Mitsubishi Electric Corp 半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964248A (ja) * 1995-08-28 1997-03-07 Hitachi Ltd 半導体装置及びその製造方法
JP2003168769A (ja) * 2001-11-30 2003-06-13 Mitsubishi Electric Corp 電力用半導体装置
JP2005210006A (ja) * 2004-01-26 2005-08-04 Toshiba Corp 半導体装置
JP2006100759A (ja) * 2004-08-31 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2006100750A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2011009410A (ja) * 2009-06-25 2011-01-13 Mitsubishi Electric Corp 半導体モジュール

Also Published As

Publication number Publication date
JP6124440B2 (ja) 2017-05-10

Similar Documents

Publication Publication Date Title
JP6299120B2 (ja) 半導体モジュール
JP6254300B2 (ja) 半導体モジュール
US20180027645A1 (en) Substrate unit
US9997430B2 (en) Heat dissipation structure of semiconductor device
US20140022750A1 (en) Circuit board and method of manufacturing the same
US10062633B2 (en) Substrate unit
CN104252555A (zh) 导线图案化
JP2016146733A (ja) 回路構成体
US20210210422A1 (en) Electronic module
JP6124440B2 (ja) 半導体装置
JP2015176916A (ja) 半導体装置およびモジュール
CN112352298B (zh) 电子装置
JP2016025229A (ja) 回路構成体
JP2021005586A5 (ja)
CN104733404A (zh) 半导体装置
US20200258851A1 (en) Electronic module
JP7264630B2 (ja) 電子モジュール
JP2018195700A (ja) 電子機器
CN1757110A (zh) 半导体装置、半导体主体及其制造方法
JP2007116039A (ja) 回路基板
US20150069592A1 (en) Semiconductor device, method of manufacturing same, and application board mounted with same
WO2020178989A1 (ja) プリント基板の接続構造および端子台
US20210134763A1 (en) Electronic module
WO2017110540A1 (ja) 回路構成体
KR100947922B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R150 Certificate of patent or registration of utility model

Ref document number: 6124440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250