JP6254300B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6254300B2
JP6254300B2 JP2016560943A JP2016560943A JP6254300B2 JP 6254300 B2 JP6254300 B2 JP 6254300B2 JP 2016560943 A JP2016560943 A JP 2016560943A JP 2016560943 A JP2016560943 A JP 2016560943A JP 6254300 B2 JP6254300 B2 JP 6254300B2
Authority
JP
Japan
Prior art keywords
semiconductor module
electrode
conductor layer
power device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016560943A
Other languages
English (en)
Other versions
JPWO2017130420A1 (ja
Inventor
康亮 池田
康亮 池田
雄司 森永
雄司 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6254300B2 publication Critical patent/JP6254300B2/ja
Publication of JPWO2017130420A1 publication Critical patent/JPWO2017130420A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Description

本発明は、半導体モジュールに関する。
従来、基板と半導体素子とを備える半導体モジュールが知られている（例えば、特許文献１参照。）。
従来の半導体モジュール８は、図１２に示すように、絶縁性基板８１１、絶縁性基板８１１の一方面に設けられた導電体層８１２及び導電体層８１２とは離間した位置に設けられた他の導電体層８１３，８１４を有する基板８１０と、一方面（図１２の下側の面）に第１電極８２１を有し他方面（図１２の上側の面）に２つの第２電極８２２，８２３を有し、第１電極８２１が導電体層８１２に接合されたデバイス部（半導体素子）８２０と、絶縁性基板８１１の外周に沿って形成された壁部８１６と、絶縁性基板８１１と壁部８１６とで構成される升状の空間に樹脂を配置することにより形成された樹脂部８６０と、樹脂部８６０の上面に配置された樹脂製の蓋部８６２と、一方端が他の導電体層８１３，８１４と電気的に接続され、かつ、当該一方端から樹脂部８６０及び蓋部８６２を介して外部（鉛直上方）に向かって延出された外部接続用の端子８７４，８７６とを備える。
半導体素子８２０の２つの第２電極８２２，８２３のうち、一方の第２電極８２２は、ワイヤ８７０及び他の導電体層８１３を介して端子８７４と電気的に接続され、他方の第２電極８２３は、ワイヤ８７２を介して端子８７６と電気的に接続されている。
従来の半導体モジュール８は、基板８１０と壁部８１６とで構成される升状の空間に樹脂を配置することにより形成された樹脂部８６０を備えるため、耐衝撃性を有する半導体モジュールとなる。
ところで、近年、半導体モジュールの技術の分野においては、樹脂封止するための構造を容易に形成することができる半導体モジュールが求められている。
そこで、本発明の発明者らは、樹脂封止するための構造を容易に形成することができる半導体モジュールを想到し、ＰＣＴ／ＪＰ２０１５／０５１６５５(以下、先願という。)として既に出願している。
先願に係る半導体モジュール９は、図１３に示すように、第１絶縁性基板９１１及び第１絶縁性基板９１１の少なくとも一方面に設けられた第１導電体層９１２を有する第１基板９１０と、一方面に第１電極９２１を有し、かつ、他方面に第２電極９２２を有し、第１電極９２１が第１導電体層９１２に接合されたデバイス部（半導体素子）９２０と、第２絶縁性基板９３１及び第２絶縁性基板９３１の少なくとも一方面に設けられた第２導電体層９３２を有し、第２導電体層９３２が、第２電極９２２と接合する接合部９３３及び平面視において接合部９３３を取り囲む位置に上端面が接合部９３３と第２電極９２２との接合面よりも突出した状態で形成された囲繞壁部９３４を有し、囲繞壁部９３４を介して第１基板９１０と接している第２基板９３０と、囲繞壁部９３４によって画定され、かつ、第１絶縁性基板９１１及び第２絶縁性基板９３１に挟まれた空間に配置された樹脂からなる樹脂部９４０とを備える。
先願に係る半導体モジュール９においては、平面視において囲繞壁部９３４によって画定された領域の内側にデバイス部９２０全体が位置するようにデバイス部９２０が配置されている。
先願に係る半導体モジュール９によれば、第２導電体層９３２が平面視において接合部９３３を取り囲む位置に、かつ、上端面が接合部９３３と第２電極９２２との接合面よりも上に突出した状態で形成されている囲繞壁部９３４を有するため、樹脂封止するための構造を形成するための部材（例えば、従来の半導体モジュール８における壁部８１６）を別途準備する必要がなく、樹脂封止するための構造を容易に形成することができる。
また、先願に係る半導体モジュール９によれば、デバイス部９２０の第２電極９２２が第２導電体層９３２に接合されているため、第２導電体層９３２を外部接続用の端子と電気的に接続することにより、ワイヤよりも断面積が大きく抵抗が低い第２導電体層９３２を介してデバイス部９２０の第２電極９２２と外部接続用の端子とを電気的に接続することができる。従って、半導体モジュールに大電流を流したときに不具合が生じ難く、先願に係る半導体モジュール９は、従来よりも高い信頼性を有する半導体モジュールとなる。
また、先願に係る半導体モジュール９によれば、デバイス部９２０の第２電極９２２が、第２絶縁性基板９３１の一方面に設けられた第２導電体層９３２に接合されているため、デバイス部９２０で発生した熱を第１導電体層９１２及び第１絶縁性基板９１１を介して外部へ放熱するのに加えて、第２導電体層９３２及び第２絶縁性基板９３１を介して外部へ放熱することができる。従って、先願に係る半導体モジュール９は、従来よりも高い放熱性を有する半導体モジュールとなる。
特開２００６−１３４９９０号公報
ところで、このような半導体モジュールにおいて、デバイス部としてゲート電極を有するパワーデバイス部（パワー半導体素子）を用い、当該パワーデバイス部を制御ＩＣで制御する場合、制御ＩＣは微細な構造を有するため、径が小さい接続部材（例えばワイヤ等）を介して制御ＩＣの出力端子とゲート電極とを接続することが好ましい。
しかしながら、先願に係る半導体モジュール９においては、第２基板９３０の接合部９３３とデバイス部９２０の第２電極９２２とが接合され（すなわち、デバイス部９２０の上に第２基板９３０が配置され）、さらには、平面視において囲繞壁部９３４によって画定された領域の内側にデバイス部９２０全体が位置するようにデバイス部９２０が配置されているため、デバイス部としてゲート電極を有するパワーデバイス部（パワー半導体素子）を用いた場合には、パワーデバイス部のゲート電極と制御ＩＣの出力端子とを径が小さい接続部材（ワイヤ等）で接続することができない、という問題がある。
そこで、本発明は、上記した問題を解決するためになされたものであり、パワーデバイス部上の大部分に第２基板が配置されている場合であっても、パワーデバイス部のゲート電極と制御ＩＣの出力端子とを径が小さい接続部材で接続することにより制御ＩＣでパワーデバイス部を制御可能な半導体モジュールを提供することを目的とする。
［１］本発明の半導体モジュールは、第１絶縁性基板及び前記第１絶縁性基板の少なくとも一方面に設けられた第１導電体層を有する第１基板と、一方面に第１電極を有し、かつ、他方面に第２電極及びゲート電極を有し、前記第１電極が前記第１導電体層に接合されたパワーデバイス部と、第２絶縁性基板及び前記第２絶縁性基板の少なくとも一方面に設けられた第２導電体層を有し、前記第２導電体層が、前記第２電極と接合する接合部及び平面視において前記接合部を取り囲む位置に上端面が前記接合部と前記第２電極との接合面よりも突出した状態で形成された囲繞壁部を有し、前記囲繞壁部を介して前記第１基板と接している第２基板と、前記囲繞壁部によって画定され、かつ、前記第１絶縁性基板及び前記第２絶縁性基板に挟まれた空間に配置された樹脂からなる内側樹脂部と、前記パワーデバイス部とは離間した位置に配置された制御ＩＣと、前記第１基板の一方面側に、前記第２基板及び前記制御ＩＣを少なくとも覆うように配置された樹脂からなる外側樹脂部とを備える半導体モジュールであって、平面視において前記囲繞壁部によって画定された領域の外側に前記ゲート電極が位置するように前記パワーデバイス部が配置され、前記ゲート電極が、所定の接続部材を介して前記制御ＩＣの出力端子と電気的に接続されていることを特徴とする。
なお、本明細書中、「接合部を取り囲む位置に・・・形成された囲繞壁部」とは、接合部の周囲のうちの全周に囲繞壁部が形成されている場合のみならず、接合部の周囲のうちの一部のみに囲繞壁部が形成されている場合も含む。また、本明細書中、「第２基板及び制御ＩＣを少なくとも覆う」とは、第２基板及び制御ＩＣのみを覆う場合だけでなく、第２基板及び制御ＩＣの他に、パワーデバイス部のゲート電極、第１絶縁性基板の一部、各導電体層の一部及び（又は）接続部材等を覆う場合も含む。
［２］本発明の半導体モジュールにおいては、前記囲繞壁部は、平面視において前記接合部を取り囲む位置のうちの所定の部分のみに形成されていることが好ましい。
［３］本発明の半導体モジュールにおいては、前記パワーデバイス部は、１つの半導体素子からなり、前記半導体素子は、一方面に第１電極を有し、かつ、他方面に第２電極及びゲート電極を有することが好ましい。
［４］本発明の半導体モジュールにおいては、前記パワーデバイス部は、複数の半導体素子が積層された構造を有し、前記複数の半導体素子のうちの少なくとも２つの半導体素子はいずれも、一方面に第１電極を有し、かつ、他方面に第２電極及びゲート電極を有し、前記少なくとも２つの半導体素子のそれぞれの前記ゲート電極が平面視において重ならない位置に位置するように前記少なくとも２つの半導体素子が積層されていることが好ましい。
［５］本発明の半導体モジュールにおいては、前記パワーデバイス部は、複数の半導体素子が積層された構造を有し、前記複数の半導体素子のうちの少なくとも一つの半導体素子は、一方面に第１電極を有し、かつ、他方面に第２電極及びゲート電極を有することが好ましい。
［６］本発明の半導体モジュールにおいては、前記囲繞壁部は、前記接合部と連続した状態で形成され、前記第１基板は、前記第１絶縁性基板の一方面における前記第１導電体層と離間した位置で前記囲繞壁部と接合される第３導電体層をさらに有し、前記第３導電体層は、前記囲繞壁部及び前記接合部を介して前記第２電極と電気的に接続されていることが好ましい。
［７］本発明の半導体モジュールにおいては、前記第３導電体層には、前記囲繞壁部と係合するための溝部が形成されていることが好ましい。
［８］本発明の半導体モジュールにおいては、前記囲繞壁部は、前記接合部と離間した状態で形成されていることが好ましい。
［９］本発明の半導体モジュールにおいては、前記第１基板は、前記第１絶縁性基板の一方面における前記第１導電体層と離間した位置で前記囲繞壁部と接合される第３導電体層をさらに有し、前記第３導電体層は、前記囲繞壁部と係合するための溝部が形成されていることが好ましい。
［１０］本発明の半導体モジュールにおいては、前記第２基板の他方面には、パワーデバイス部搭載用導電体層が設けられており、前記パワーデバイス部搭載用導電体層には、第２パワーデバイス部が配置されていることが好ましい。
［１１］本発明の半導体モジュールにおいては、前記第２パワーデバイス部は、一方面に前記パワーデバイス部搭載用導電体層と電気的に接続されている第１電極を有し、前記第２絶縁性基板が、前記接合部に対応する位置に設けられた孔を有し、前記第２絶縁性基板の孔の内側には第２接続部材が配置され、前記第２パワーデバイス部の前記第１電極は、当該第２接続部材を介して前記パワーデバイス部の前記第２電極と電気的に接続されていることが好ましい。
［１２］本発明の半導体モジュールにおいては、前記接合部及び前記囲繞壁部は、１の銅層から形成されたものであることが好ましい。
本発明の半導体モジュールによれば、平面視において囲繞壁部によって画定された領域の外側にゲート電極が位置するようにパワーデバイス部が配置されているため、パワーデバイス部上の大部分に第２基板を備える場合であっても、パワーデバイス部のゲート電極と制御ＩＣの出力端子とを径の小さい接合部材（ワイヤ等）で接続することができる。その結果、本発明の半導体モジュールは、制御ＩＣでパワーデバイス部を制御可能な半導体モジュールとなる。
また、本発明の半導体モジュールによれば、第２導電体層が、平面視において接合部を取り囲む位置に形成された囲繞壁部を有するため、パワーデバイス部に過大な負荷をかけたときの発熱によって内側樹脂部が発火した場合であっても、囲繞壁部が防火壁の役割を果たすことにより周囲への延焼を防ぐことができる。
また、本発明の半導体モジュールによれば、第２導電体層が、平面視において接合部を取り囲む位置に形成された囲繞壁部を有するため、パワーデバイス部を外部から囲繞壁部で遮蔽することができ、パワーデバイス部の外部からのノイズによってパワーデバイス部に発振が起こることを防ぐことができ、その結果、本発明の半導体モジュールは、発振による不具合が少ない半導体モジュールとなる。
実施形態１に係る半導体モジュール１を示す図である。図１（ａ）は半導体モジュール１の断面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ平断面図である。 第２基板３０を説明するために示す図である。図２（ａ）は第２基板３０の平面図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ断面図である。 実施形態２に係る半導体モジュール２を示す図である。図３（ａ）は半導体モジュール２の断面図であり、図３（ｂ）は図３（ａ）のＣ−Ｃ平断面図である。 変形例１に係る半導体モジュール２ａを示す断面図である。 実施形態３に係る半導体モジュール３を示す平断面図である。 実施形態４に係る半導体モジュール４を示す図である。図６（ａ）は半導体モジュール４の断面図であり、図６（ｂ）は図６（ａ）のＤ−Ｄ平断面図である。 実施形態５に係る半導体モジュール５を示す断面図である。 第２基板３０ａを説明するために示す図である。図８（ａ）は第２基板３０ａの平面図であり、図８（ｂ）は図８（ａ）のＥ−Ｅ断面図である。 実施形態６に係る半導体モジュール６を示す断面図である。 変形例２に係る半導体モジュール６ａを示す断面図である。 変形例３に係る半導体モジュール７を示す平断面図である。 従来の半導体モジュール８を示す断面図である。なお、符号８１５は基板８１０の放熱用導電体層を示す。 先願に係る半導体モジュール９を示す断面図である。なお、符号９１３は第３導電体層を示し、符号９１５は第１基板９１０の放熱用導電体層を示し、符号９１６は溝部を示し、符号９３５は第２基板９３０の放熱用導電体層を示し、符号９３７は平坦部を示し、符号Ｓははんだを示す。
以下、本発明の半導体モジュールについて、図に示す実施形態に基づいて説明する。
［実施形態１］
１．実施形態１に係る半導体モジュール１の構成
実施形態１に係る半導体モジュール１は、図１に示すように、第１基板１０と、パワーデバイス部と、第２基板３０と、内側樹脂部４０と、制御ＩＣ５０と、外側樹脂部６０と、ワイヤ（接続部材）７０とを備える
第１基板１０は、第１絶縁性基板１１と、第１絶縁性基板１１の一方面に設けられた第１導電体層１２と、第１導電体層１２と離間した位置で、後述する囲繞壁部３４と接合される第３導電体層１３と、第１導電体層１２及び第３導電体層１３とは離間した位置に設けられ制御ＩＣ５０が配置される第４導電体層１４と、第１絶縁性基板１１の他方面に設けられた放熱用導電体層１５とを有する実装基板である。
第１基板１０において、第１絶縁性基板１１は、セラミックス（例えば、アルミナ）からなり、第１導電体層１２、第３導電体層１３、第４導電体層１４及び放熱用導電体層１５は、金属（例えば銅）からなる。第１基板１０は、第１絶縁性基板１１と各導電体層が共晶接合によって接合されているＤＣＢ基板（Ｄｉｒｅｃｔ Ｃｕｐｐｅｒ Ｂｏｎｄｉｎｇ基板）である。このような構成とすることにより、高い放熱性を有する半導体モジュールとなる。
第３導電体層１３には、後述する囲繞壁部３４と係合するための溝部１６が形成されている。溝部１６は第３導電体層をエッチングすることにより形成されたものである。なお、第３導電体層１３は、一部が樹脂に覆われていないことにより、又は外部接続用の端子と電気的に接続されていることにより、外部との接続が可能となっている。
パワーデバイス部は、１つの半導体素子２０からなり、一方面（図１の下側）に第１電極２１を有し、かつ、他方面（図１の上側）に第２電極２２及びゲート電極２３を有する。パワーデバイス部は、平面視において囲繞壁部３４によって画定された領域の外側にゲート電極２３が位置するように配置されている。半導体素子２０は、３端子の半導体素子（例えば、ＩＧＢＴ）である。
ゲート電極２３は、後述するワイヤ７０を介して制御ＩＣ５０の出力端子５２と電気的に接続されている。第１電極２１は第１導電体層１２と、第２電極２２は後述する第２基板３０の接合部３３と、それぞれ接合材Ｓ（例えば、はんだ）を介して接合されている。
第２基板３０は、図１及び図２に示すように、第２絶縁性基板３１、第２絶縁性基板３１の一方面に設けられた第２導電体層３２及び第２絶縁性基板３１の他方面に設けられた放熱用導電体層３５を有し、第２導電体層３２が、第２電極２２と接合する接合部３３、平面視において接合部３３を取り囲む位置に上端面が接合部３３と第２電極２２との接合面よりも突出した状態で形成された囲繞壁部３４及び平坦部３７を有し、囲繞壁部３４を介して第１基板１０の第３導電体層１３と接している。
第２基板３０において、第２絶縁性基板３１は、セラミックス（例えば、アルミナ）からなり、第２導電体層３２及び放熱用導電体層３５は、金属（例えば銅）からなる。第２基板３０は、第２絶縁性基板３１と各導電体層が共晶接合によって接合されているＤＣＢ基板である。なお、接合部３３及び囲繞壁部３４は、１の銅層をエッチングすることによって形成されたものである。このような構成とすることにより、接合部３３及び囲繞壁部３４を精度よく形成することができる。
囲繞壁部３４は、平面視において接合部３３を取り囲む位置のうちの接合部３３の全周の３／４にわたって取り囲む位置にのみ形成されている（図１（ｂ）参照。）。すなわち、囲繞壁部３４の形状は、平面視において「コ」の字形状をしている。
囲繞壁部３４は、第２導電体層３２の平坦部３７を介して接合部３３と連続した状態で形成されている。囲繞壁部３４は、第１基板１０の第３導電体層１３の溝部１６に係合されており、接合材（例えばはんだ）を介して接合されている。これにより、第３導電体層１３は、囲繞壁部３４及び接合部３３を介して第２電極２２と電気的に接続されている。第２電極２２と
第２絶縁性基板３１と第２導電体層３２との境界面から囲繞壁部３４の上端面までの長さは例えば、０．２〜１．０ｍｍの範囲内にある。接合部３３の厚みは、例えば０．１５〜０．５ｍｍの範囲内にある。
内側樹脂部４０は、図１に示すように、「囲繞壁部３４によって画定され、かつ、第１絶縁性基板１１及び第２絶縁性基板３１に挟まれた空間」に配置された樹脂からなる。内側樹脂部４０を構成する樹脂は、適宜の樹脂（例えば、エポキシ樹脂）を用いることができる。内側樹脂部４０は、平面視において接合部３３を取り囲む位置のうちの囲繞壁部３４が形成されていない位置において第１絶縁性基板１１と第２絶縁性基板３１とで挟まれた空間を介して樹脂が注入されてなる。
制御ＩＣ５０は、パワーデバイス部のゲート電極２３のオンオフを制御することによりパワーデバイス部の駆動を制御する。制御ＩＣ５０は、パワーデバイス部とは離間した位置において第４導電体層１４と接合材（例えばはんだ）を介して配置されている。制御ＩＣ５０は、所定の出力端子５２を有し、当該出力端子５２とゲート電極２３とがワイヤ７０を介して電気的に接続されている。
外側樹脂部６０は、第１基板１０の一方面側に、パワーデバイス部のゲート電極２３、第２基板３０及び制御ＩＣ５０覆うように配置された樹脂からなる。外側樹脂部６０を構成する樹脂は、内側樹脂部４０の樹脂と同じ樹脂を用いるが異なる樹脂を用いることもできる。
ワイヤ（接続部材）７０としては、径が細いワイヤであれば適宜のワイヤを用いることができ、例えば金線ワイヤを用いることができる。
２．実施形態１に係る半導体モジュール１の効果
実施形態１に係る半導体モジュール１によれば、平面視において囲繞壁部３４によって画定された領域の外側にゲート電極２３が位置するようにパワーデバイス部が配置されているため、パワーデバイス部上の大部分に第２基板３０を備える場合であっても、パワーデバイス部のゲート電極２３と制御ＩＣ５０の出力端子５２とを径の小さいワイヤ７０で接続することができる。その結果、実施形態１に係る半導体モジュール１は、制御ＩＣ５０でパワーデバイス部を制御可能な半導体モジュールとなる。
また、実施形態１に係る半導体モジュール１によれば、第２導電体層３２が、平面視において接合部３３を取り囲む位置に形成された囲繞壁部３４を有するため、パワーデバイス部に過大な負荷をかけたときの発熱によって内側樹脂部４０が発火した場合であっても、囲繞壁部３４が防火壁の役割を果たすことにより周囲への延焼を防ぐことができる。
また、実施形態１に係る半導体モジュール１によれば、第２導電体層３２が、上記した構成を有する囲繞壁部３４を有するため、パワーデバイス部を外部から囲繞壁部３４で遮蔽することができ、パワーデバイス部の外部からのノイズによってパワーデバイス部に発振が起こることを防ぐことができ、その結果、実施形態１に係る半導体モジュール１は、発振による不具合が少ない半導体モジュールとなる。
また、実施形態１に係る半導体モジュール１によれば、囲繞壁部３４は、平面視において接合部３３を取り囲む位置のうちの所定の部分のみに形成されているため、内側樹脂部４０を形成する際に、「平面視において接合部３３を取り囲む位置のうちの囲繞壁部３４が形成されていない位置において第１絶縁性基板１１と第２絶縁性基板３１とで挟まれた空間」を介して樹脂を注入することができる。
また、実施形態１に係る半導体モジュール１によれば、パワーデバイス部は、１つの半導体素子２０からなり、当該半導体素子２０は、一方面に第１電極２１を有し、かつ、他方面に第２電極２２及びゲート電極２３を有するため、配線設計が簡便な半導体モジュールとなる。
実施形態１に係る半導体モジュール１において、囲繞壁部３４は、接合部３３と連続した状態で形成され、第１基板１０は、第２絶縁性基板３１の一方面における第１導電体層１２と離間した位置で囲繞壁部３４と接合される第３導電体層１３をさらに有し、第３導電体層１３は、接合部３３及び囲繞壁部３４を介して第２電極２２と電気的に接続されている。
このような構成とすることにより、パワーデバイス部の第２電極２２が、接合部３３、囲繞壁部３４及び第３導電体層１３を介して外部と電気的に接続することができる。そして、接合部３３、囲繞壁部３４及び第３導電体層１３はいずれもワイヤよりも断面積が大きく抵抗が低いため半導体モジュールに大電流を流したときに不具合が生じ難く、より一層高い信頼性を有する半導体モジュールとなる。
また、実施形態１に係る半導体モジュール１によれば、上記した構成を有するため、パワーデバイス部で発生した熱を接合部３３、囲繞壁部３４及び第３導電体層１３を介して外部へ放熱することができ、より一層高い放熱性を有する半導体モジュールとなる。
また、実施形態１に係る半導体モジュール１によれば、第３導電体層１３には、囲繞壁部３４と係合するための溝部１６が形成されているため、半導体モジュールの製造過程において、第１基板１０上に第２基板３０を搭載する際に、第２基板３０の囲繞壁部３４を第３導電体層の溝部１６へはめ込むことで容易に位置決めすることができる。
また、実施形態１に係る半導体モジュール１によれば、接合部３３及び囲繞壁部３４は、１の銅層から形成されたものであるため、半導体モジュールの製造過程において、接合材（例えばはんだ）を溶融するために高温炉に入れたときであっても、囲繞壁部３４の長さはほとんど変化しない。従って、第２基板３０の荷重が囲繞壁部３４に分散されるため、第２基板３０の荷重がパワーデバイス部に集中することがない。その結果、半導体モジュールの製造過程においてパワーデバイス部が壊れにくくなるため、歩留りが高い半導体モジュールとなるだけでなく、接合材（例えばはんだ）を溶融するために高温炉に入れたときであっても、接合材の厚みが変化してしまうことを防ぐことができ、信頼性が高い半導体モジュールとなる。
また、実施形態１に係る半導体モジュール１によれば、接合部３３及び囲繞壁部３４は、１の銅層から形成されたものであるため、囲繞壁部３４が傾いたりすることもないため、半導体モジュールの製造過程において、第２基板３０が平面視においてθ方向に回転してしまうこともなく、第２基板３０を正確に位置決めすることができる。
［実施形態２］
実施形態２に係る半導体モジュール２は、基本的には実施形態１に係る半導体モジュール１と同様の構成を有するが、パワーデバイス部の構成が実施形態１に係る半導体モジュール１の場合とは異なる。すなわち、実施形態２に係る半導体モジュール２において、パワーデバイス部は、図３に示すように、２つの半導体素子２０ａ、２０ｂが積層された構造を有する。
２つの半導体素子２０ａ、２０ｂはいずれも、一方面に第１電極２１ａ、２１ｂを有し、かつ、他方面に第２電極２２ａ、２２ｂ及びゲート電極２３ａ、２３ｂを有する。２つの半導体素子２０ａ、２０ｂのそれぞれのゲート電極２３ａ、２３ｂが平面視において重ならない位置に位置するように２つの半導体素子２０ａ、２０ｂが積層されている。すなわち、２つの半導体素子２０ａ、２０ｂは互いに９０°の角度でずらされた状態で積層されている。
各ゲート電極２３ａ、２３ｂは、別々の制御ＩＣ５０ａ、５０ｂの出力端子５２ａ、５２ｂとそれぞれ接続されている。
囲繞壁部３４は、平面視において接合部３３を取り囲む位置のうちの接合部３３の全周の１／２の範囲にわたって取り囲む位置にのみ形成されている（図３（ｂ）参照。）。すなわち、囲繞壁部３４ａの形状は、平面視において「Ｌ」の字形状をしている。
このように、実施形態２に係る半導体モジュール２は、パワーデバイス部の構成が実施形態１に係る半導体モジュール１の場合とは異なるが、実施形態１に係る半導体モジュール１の場合と同様に、平面視において囲繞壁部３４によって画定された領域の外側にゲート電極２３ａ、２３ｂが位置するようにパワーデバイス部が配置されているため、パワーデバイス部上の大部分に第２基板３０を備える場合であっても、パワーデバイス部のゲート電極２３ａ、２３ｂと制御ＩＣ５０ａ、５０ｂの出力端子５２ａ、５２ｂとを径の小さいワイヤ７０で接続することができる。その結果、実施形態２に係る半導体モジュール２は、制御ＩＣ５０ａ、５０ｂでパワーデバイス部を制御可能な半導体モジュールとなる。
また、実施形態２に係る半導体モジュール２によれば、パワーデバイス部は、２つの半導体素子２０ａ、２０ｂが積層された構造を有することから、２つの半導体素子２０ａ、２０ｂを第１絶縁性基板１１の一方面に並べて配置した場合よりも占有面積を狭くすることができる。その結果、製品の小型化の要請を満たす半導体モジュールとなる。
また、実施形態２に係る半導体モジュール２によれば、２つの半導体素子２０ａ、２０ｂのそれぞれのゲート電極２３ａ、２３ｂが平面視において重ならない位置に位置するように２つの半導体素子２０ａ、２０ｂが積層されているため、各ゲート電極２３ａ、２３ｂと制御ＩＣ５０ａ、５０ｂの出力端子５２ａ、５２ｂとを、互いの半導体素子や囲繞壁部３４に邪魔されることなくワイヤ７０を介して接続することができ、制御ＩＣ５０ａ、５０ｂで各半導体素子２０ａ、２０ｂを制御することができる。その結果、製品の小型化の要請を満たしつつ、各半導体素子を制御可能な半導体モジュールとなる。
なお、実施形態２に係る半導体モジュール２は、パワーデバイス部の構成以外の点においては実施形態１に係る半導体モジュール１と同様の構成を有するため、実施形態１に係る半導体モジュール１が有する効果のうち該当する効果を有する。
［変形例１］
変形例１に係る半導体モジュール２ａは、基本的には実施形態２に係る半導体モジュール２と同様の構成を有するが、パワーデバイス部の構成が実施形態１に係る半導体モジュール１の場合とは異なる。すなわち、変形例１に係る半導体モジュール２ａにおいて、パワーデバイス部は、図４に示すように、３端子の半導体素子２０ａ上に２端子の半導体素子２０ｃが積層された構造を有する。
変形例１に係る半導体モジュール２ａにおいて、２端子の半導体素子２０ｃは、一方面（下側面）に形成された第１電極２１ｃが３端子の半導体素子２０ａの第２電極２２ａと電気的に接続されており、他方面（上側面）に形成された第２電極２２ｃが接合部３３と電気的に接続されている。
このように、変形例１に係る半導体モジュール２ａは、パワーデバイス部の構成が実施形態２に係る半導体モジュール２の場合とは異なるが、実施形態２に係る半導体モジュール２の場合と同様に、平面視において囲繞壁部３４によって画定された領域の外側にゲート電極２３ａが位置するようにパワーデバイス部が配置されているため、パワーデバイス部上の大部分に第２基板３０を備える場合であっても、パワーデバイス部のゲート電極２３ａと制御ＩＣ５０の出力端子５２とを径の小さいワイヤ７０で接続することができる。その結果、変形例１に係る半導体モジュール２ａは、制御ＩＣ５０でパワーデバイス部を制御可能な半導体モジュールとなる。
［実施形態３］
実施形態３に係る半導体モジュール３は、基本的には実施形態２に係る半導体モジュール２と同様の構成を有するが、パワーデバイス部の構成が実施形態２に係る半導体モジュール２の場合とは異なる。すなわち、実施形態３に係る半導体モジュール３において、パワーデバイス部は、図５に示すように、２つの半導体素子２０ａ、２０ｂが１８０°ずれた状態で積層された構造を有する。
囲繞壁部３４は、平面視において接合部３３を取り囲む位置のうちの所定の位置（直線状の２本の直線が互いに平行となる位置）にのみ形成されている。
このように、実施形態３に係る半導体モジュール３は、パワーデバイス部の構成が実施形態２に係る半導体モジュール２の場合とは異なるが、実施形態２に係る半導体モジュール２の場合と同様に、平面視において囲繞壁部３４によって画定された領域の外側にゲート電極２３ａ、２３ｂが位置するようにパワーデバイス部が配置されているため、パワーデバイス部上の大部分に第２基板３０を備える場合であっても、パワーデバイス部のゲート電極２３ａ、２３ｂと制御ＩＣ５０ａ、５０ｂの出力端子５２ａ、５２ｂとを径の小さいワイヤ７０で接続することができる。その結果、実施形態３に係る半導体モジュール３は、制御ＩＣ５０ａ、５０ｂでパワーデバイス部を制御可能な半導体モジュールとなる。
また、実施形態３に係る半導体モジュール３によれば、パワーデバイス部は、２つの半導体素子２０ａ、２０ｂが１８０°ずれた状態で積層された構造を有するため、ゲート電極２３ａとゲート電極２３ｂとの間隔を長くすることができ、当該ゲート電極同士の間で放電するおそれを確実に防ぐことができる。
また、実施形態３に係る半導体モジュール３によれば、パワーデバイス部は、２つの半導体素子２０ａ、２０ｂが１８０°ずれた状態で積層された構造を有するため、比較的細長い領域に半導体モジュールを設置することができる。
なお、実施形態３に係る半導体モジュール３は、パワーデバイス部の構成以外の点においては実施形態２に係る半導体モジュール２と同様の構成を有するため、実施形態２に係る半導体モジュール２が有する効果のうち該当する効果を有する。
［実施形態４］
実施形態４に係る半導体モジュール４は、基本的には変形例１に係る半導体モジュール２ａと同様の構成を有するが、第１基板側の半導体素子の第２電極と第２基板側の半導体素子の第１電極とが接続部材を介して接続されている点で変形例１に係る半導体モジュール２ａの場合とは異なる。すなわち、実施形態４に係る半導体モジュール４においては、図６に示すように、第１基板側の半導体素子２０ａの第２電極２２ａと第２基板側の半導体素子２０ｃの第１電極２１ｃとが接続子（接続部材）８０を介して接続されている。
接続子８０は、金属板を折り曲げて形成されたものであり、ワイヤよりも断面積が大きく抵抗が低い。接続子８０は、第１絶縁性基板１１の一方面に、第１導電体層１２、第３導電体層１３及び第４導電体層１４とは離間した位置に設けられた第５導電体層１７と接続されている。
このように、実施形態４に係る半導体モジュール４は、第１基板側の半導体素子の第２電極と第２基板側の半導体素子の第１電極とが接続部材を介して接続されている点で変形例１に係る半導体モジュール２ａの場合とは異なるが、変形例１に係る半導体モジュール２ａの場合と同様に、平面視において囲繞壁部３４によって画定された領域の外側にゲート電極２３が位置するようにパワーデバイス部が配置されているため、パワーデバイス部上の大部分に第２基板３０を備える場合であっても、パワーデバイス部のゲート電極２３と制御ＩＣ５０の出力端子５２とを径の小さいワイヤ７０で接続することができる。その結果、実施形態４に係る半導体モジュール４は、制御ＩＣ５０でパワーデバイス部を制御可能な半導体モジュールとなる。
また、実施形態４に係る半導体モジュール４によれば、接続子８０は、ワイヤよりも断面積が大きく抵抗が低いため半導体モジュールに大電流を流したときに不具合が生じ難く、より一層高い信頼性を有する半導体モジュールとなる。
なお、実施形態４に係る半導体モジュール４は、第１基板側の半導体素子の第２電極と第２基板側の半導体素子の第１電極とが接続部材を介して接続されている点以外の点においては変形例１に係る半導体モジュール２ａと同様の構成を有するため、変形例１に係る半導体モジュール２ａが有する効果のうち該当する効果を有する。
［実施形態５］
実施形態５に係る半導体モジュール５は、基本的には実施形態１に係る半導体モジュール１と同様の構成を有するが、第２導電体層の構成が実施形態１に係る半導体モジュール１の場合とは異なる。すなわち、実施形態５に係る半導体モジュール５における第２導電体層３２ａにおいては、図７及び図８に示すように、囲繞壁部３４ａが、接合部３３ａと離間した状態で形成されている。
第１基板１０は、第１絶縁性基板１１の一方面における第１導電体層１２と離間した位置で囲繞壁部３４ａと接合される第３導電体層１３をさらに有し、第３導電体層１３は、囲繞壁部３４ａと係合するための溝部１６が形成されている。
このように、実施形態５に係る半導体モジュール５は、第２導電体層の構成が実施形態１に係る半導体モジュール１の場合とは異なるが、実施形態１に係る半導体モジュール１の場合と同様に、平面視において囲繞壁部３４によって画定された領域の外側にゲート電極２３が位置するようにパワーデバイス部が配置されているため、パワーデバイス部上の大部分に第２基板３０を備える場合であっても、パワーデバイス部のゲート電極２３と制御ＩＣ５０の出力端子５２とを径の小さいワイヤ７０で接続することができる。その結果、実施形態５に係る半導体モジュール５は、制御ＩＣ５０でパワーデバイス部を制御可能な半導体モジュールとなる。
また、実施形態５に係る半導体モジュール５によれば、囲繞壁部３４ａが、接合部３３ａと離間した状態で形成されているため、囲繞壁部３４ａを介して他の導電体層や半導体素子と短絡してしまうことを防ぐことができ、破壊され難い半導体モジュールとなる。
なお、実施形態５に係る半導体モジュール５は、第２導電体層の構成以外の点においては実施形態１に係る半導体モジュール１と同様の構成を有するため、実施形態１に係る半導体モジュール１が有する効果のうち該当する効果を有する。
［実施形態６］
実施形態６に係る半導体モジュール６は、基本的には実施形態１に係る半導体モジュール１と同様の構成を有するが、第２基板の他方面側にもパワーデバイス部が配置されている点で実施形態１に係る半導体モジュール１の場合とは異なる。すなわち、実施形態６に係る半導体モジュール６においては、図９に示すように、第２基板３０の他方面側には、パワーデバイス部搭載用導電体層３５ａが設けられており、パワーデバイス部搭載用導電体層３５ａには、第２パワーデバイス部が配置されている。
第２パワーデバイス部は、１つの半導体素子２０ｄからなり、一方面に第１電極２１ｄを有し、かつ、他方面に第２電極２２ｄ及びゲート電極２３ｄを有する。第１電極２１ｄは接続部材（図示せず。）で第１基板１０の一方面に設けられた導電体層（図示せず。）に接続されており、第２電極２２ｄはパワーデバイス部搭載用導電体層３５ａと電気的に接続されており、ゲート電極２３ｄはワイヤ７０を介して（制御ＩＣ５０とは別の）制御ＩＣ５０ｄと電気的に接続されている。なお、パワーデバイス部搭載用導電体層３５ａは、第２導電体層３２と第２絶縁性基板３１によって絶縁されている。
このように、実施形態６に係る半導体モジュール６は、第２基板の他方面側にもパワーデバイスが配置されている点で実施形態１に係る半導体モジュール１の場合とは異なるが、実施形態１に係る半導体モジュール１の場合と同様に、平面視において囲繞壁部３４によって画定された領域の外側にゲート電極２３が位置するようにパワーデバイス部が配置されているため、パワーデバイス部上の大部分に第２基板３０を備える場合であっても、パワーデバイス部のゲート電極２３と制御ＩＣ５０の出力端子５２とを径の小さいワイヤ７０で接続することができる。その結果、実施形態４に係る半導体モジュール４は、制御ＩＣ５０でパワーデバイス部を制御可能な半導体モジュールとなる。
また、実施形態６に係る半導体モジュール６によれば、第２基板３０の他方面側には、パワーデバイス部搭載用導電体層３５ａが設けられており、パワーデバイス部搭載用導電体層３５ａには、第２パワーデバイス部（半導体素子２０ｄ）が配置されているため、２つの半導体素子２０ａ、２０ｄを第１絶縁性基板１１の一方面に並べて配置した場合よりも占有面積を狭くすることができる。その結果、製品の小型化の要請を満たす半導体モジュールとなる。
なお、実施形態６に係る半導体モジュール６は、第２基板の他方面側にもパワーデバイス部が配置されている点以外の点においては実施形態１に係る半導体モジュール１と同様の構成を有するため、実施形態１に係る半導体モジュール１が有する効果のうち該当する効果を有する。
［変形例２］
変形例２に係る半導体モジュール６ａは、基本的には実施形態６に係る半導体モジュール６と同様の構成を有するが、パワーデバイス部搭載用導電体層３５ａが第２導電体層３２と電気的に接続されている点で実施形態６に係る半導体モジュール６の場合とは異なる。すなわち、変形例２に係る半導体モジュール６ａにおいて、第２絶縁性基板３１には、図１０に示すように、接合部３３に対応する位置に孔が設けられ、第２絶縁性基板３１の孔の内側には接続部材８２が配置され、パワーデバイス部搭載用導電体層３５ａは、当該接続部材８２を介して第２導電体層３２と電気的に接続されている。なお、接続部材８２は、金属板を打ち抜き・折り曲げしたものである。
このように、変形例２に係る半導体モジュール６ａは、パワーデバイス部搭載用導電体層３５ａが第２導電体層３２と電気的に接続されている点で実施形態６に係る半導体モジュール６の場合とは異なるが、実施形態６に係る半導体モジュール６の場合と同様に、平面視において囲繞壁部３４によって画定された領域の外側にゲート電極２３ａが位置するようにパワーデバイス部が配置されているため、パワーデバイス部上の大部分に第２基板３０を備える場合であっても、パワーデバイス部のゲート電極２３ａと制御ＩＣ５０の出力端子５２とを径の小さいワイヤ７０で接続することができる。その結果、変形例２に係る半導体モジュール６ａは、制御ＩＣ５０でパワーデバイス部を制御可能な半導体モジュールとなる。
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記実施形態において記載した構成要素の数、材質、形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
（２）上記実施形態２〜４においては、パワーデバイス部は、２つの半導体素子が積層した構造を有するが、本発明はこれに限定されるものではない。例えば、パワーデバイス部は、３つ以上の半導体素子が積層した構造を有してもよい（変形例３に係る半導体モジュール７、図１１参照。）。
（３）上記実施形態２においては、２つ半導体素子を９０°ずらした状態で積層し、上記実施形態３においては、２つの半導体素子を１８０°ずらした状態で積層したが、本発明はこれに限定されるものではない。例えば、２つ以上の半導体素子を４５°ずらした状態で積層してもよいし（例えば変形例３に係る半導体モジュール７、図１１参照。）、それ以外の角度でずらした状態で積層してもよい。
（４）上記各実施形態においては、第１基板をＤＣＢ基板としたが、本発明はこれに限定されるものではない。例えば、第１基板を一般的なプリント基板やアルミ基板としてもよい。
（５）上記各実施形態においては、第２基板をＤＣＢ基板としたが、本発明はこれに限定されるものではない。例えば、第２基板を一般的なプリント基板やアルミ基板としてもよい。
（６）上記実施形態１〜５においては、第１基板の他方面側及び第２基板の他方面側に放熱用導電体層を設けたが、本発明はこれに限定されるものではない。例えば、第１基板の他方面側及び第２基板の他方面側の少なくとも一方に電子部品搭載用の導電体層を設けてもよいし、導電体層自体を設けなくてもよい。また、放熱用導電体層１５上（又は放熱用導電体層３５上）に放熱フィンを配置してもよい。
（７）上記各実施形態においては、接合部及び囲繞壁部を、一の導電体層をエッチングすることにより形成したが、本発明はこれに限定されるものではない。接合部及び囲繞壁部を別途形成し、それらを第２基板に接合することによって接合部及び囲繞壁部を形成してもよい。
（８）上記実施形態３及び４においては、第３導電体層に、囲繞壁部と係合するための溝部が形成されているが、本発明はこれに限定されるものではない。第３導電体層に、溝部が形成されていなくてもよい。
（９）上記実施形態６において、第２パワーデバイス部は、１つの半導体素子２０ｄからなるが、本発明はこれに限定されるものではない。第２パワーデバイス部は、複数の半導体素子が積層された構造を有していてもよい。
１，２，２ａ，３，４，５，６，６ａ，７，８、９…半導体モジュール、１０…第１基板、１１…第１絶縁性基板、１２…第１導電体層、１３…第３導電体層、１４，１４ａ，１４ｂ，１４ｄ，１４ｅ…第４導電体層、１５…（第１基板の）放熱用導電体層、１６…溝部、１７…第５導電体層、２０，２０ａ，２０ｂ，２０ｄ，２０ｅ…（３端子の）半導体素子、２０ｃ…（２端子の）半導体素子、２１，２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ…第１電極、２２，２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ…第２電極、２３，２３ａ，２３ｂ，２３ｄ，２３ｅ…ゲート電極、３０…第２基板、３１…第２絶縁性基板、３２…第２導電体層、３３…接合部、３４…囲繞壁部、３５…（第２基板の）放熱用導電体層、３７…平坦部、４０…内側樹脂部、５０、５０ａ、５０ｂ、５０ｄ、５０ｅ…制御ＩＣ、５２，５２ａ，５２ｂ、５２ｄ、５２ｅ…出力端子、６０…外側樹脂部、７０…ワイヤ、８０…接続子、Ｓ…接合材

Claims (12)

  1. 第１絶縁性基板及び前記第１絶縁性基板の少なくとも一方面に設けられた第１導電体層を有する第１基板と、
    一方面に第１電極を有し、かつ、他方面に第２電極及びゲート電極を有し、前記第１電極が前記第１導電体層に接合されたパワーデバイス部と、
    第２絶縁性基板及び前記第２絶縁性基板の少なくとも一方面に設けられた第２導電体層を有し、前記第２導電体層が、前記第２電極と接合する接合部及び平面視において前記接合部を取り囲む位置に上端面が前記接合部と前記第２電極との接合面よりも突出した状態で形成された囲繞壁部を有し、前記囲繞壁部を介して前記第１基板と接している第２基板と、
    前記囲繞壁部によって画定され、かつ、前記第１絶縁性基板及び前記第２絶縁性基板に挟まれた空間に配置された樹脂からなる内側樹脂部と、
    前記パワーデバイス部とは離間した位置に配置された制御ＩＣと、
    前記第１基板の一方面側に、前記第２基板及び前記制御ＩＣを少なくとも覆うように配置された樹脂からなる外側樹脂部とを備える半導体モジュールであって、
    平面視において前記囲繞壁部によって画定された領域の外側に前記ゲート電極が位置するように前記パワーデバイス部が配置され、
    前記ゲート電極は、所定の接続部材を介して前記制御ＩＣの出力端子と電気的に接続されていることを特徴とする半導体モジュール。
  2. 前記囲繞壁部は、平面視において前記接合部を取り囲む位置のうちの所定の部分のみに形成されていることを特徴とする請求項１に記載の半導体モジュール。
  3. 前記パワーデバイス部は、１つの半導体素子からなり、
    前記半導体素子は、一方面に第１電極を有し、かつ、他方面に第２電極及びゲート電極を有することを特徴とする請求項１又は２に記載の半導体モジュール。
  4. 前記パワーデバイス部は、複数の半導体素子が積層された構造を有し、
    前記複数の半導体素子のうちの少なくとも２つの半導体素子はいずれも、一方面に第１電極を有し、かつ、他方面に第２電極及びゲート電極を有し、
    前記少なくとも２つの半導体素子のそれぞれの前記ゲート電極が平面視において重ならない位置に位置するように前記少なくとも２つの半導体素子が積層されていることを特徴とする請求項１又は２に記載の半導体モジュール。
  5. 前記パワーデバイス部は、複数の半導体素子が積層された構造を有し、
    前記複数の半導体素子のうちの少なくとも一つの半導体素子は、一方面に第１電極を有し、かつ、他方面に第２電極及びゲート電極を有することを特徴とする請求項１又は２に記載の半導体モジュール。
  6. 前記囲繞壁部は、前記接合部と連続した状態で形成され、
    前記第１基板は、前記第１絶縁性基板の一方面における前記第１導電体層と離間した位置で前記囲繞壁部と接合される第３導電体層をさらに有し、
    前記第３導電体層は、前記囲繞壁部及び前記接合部を介して前記第２電極と電気的に接続されていることを特徴とする請求項１〜５のいずれかに記載の半導体モジュール。
  7. 前記第３導電体層には、前記囲繞壁部と係合するための溝部が形成されていることを特徴とする請求項６に記載の半導体モジュール。
  8. 前記囲繞壁部は、前記接合部と離間した状態で形成されていることを特徴とする請求項１〜５のいずれかに記載の半導体モジュール。
  9. 前記第１基板は、前記第１絶縁性基板の一方面における前記第１導電体層と離間した位置で前記囲繞壁部と接合される第３導電体層をさらに有し、
    前記第３導電体層は、前記囲繞壁部と係合するための溝部が形成されていることを特徴とする請求項８に記載の半導体モジュール。
  10. 前記第２基板の他方面には、パワーデバイス部搭載用導電体層が設けられており、
    前記パワーデバイス部搭載用導電体層上には、第２パワーデバイス部が配置されていることを特徴とする請求項１〜９のいずれかに記載の半導体モジュール。
  11. 前記第２パワーデバイス部は、一方面に前記パワーデバイス部搭載用導電体層と電気的に接続されている第１電極を有し、
    前記第２絶縁性基板が、前記接合部に対応する位置に設けられた孔を有し、
    前記第２絶縁性基板の孔の内側には第２接続部材が配置され、
    前記第２パワーデバイス部の前記第１電極は、当該第２接続部材を介して前記パワーデバイス部の前記第２電極と電気的に接続されていることを特徴とする請求項１０に記載の半導体モジュール。
  12. 前記接合部及び前記囲繞壁部は、１の銅層から形成されたものであることを特徴とする請求項１〜１１のいずれかに記載の半導体モジュール。
JP2016560943A 2016-01-31 2016-01-31 半導体モジュール Active JP6254300B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/052842 WO2017130420A1 (ja) 2016-01-31 2016-01-31 半導体モジュール

Publications (2)

Publication Number Publication Date
JP6254300B2 true JP6254300B2 (ja) 2017-12-27
JPWO2017130420A1 JPWO2017130420A1 (ja) 2018-02-01

Family

ID=59398920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016560943A Active JP6254300B2 (ja) 2016-01-31 2016-01-31 半導体モジュール

Country Status (5)

Country Link
US (1) US10319704B2 (ja)
EP (1) EP3410476A4 (ja)
JP (1) JP6254300B2 (ja)
CN (1) CN108292656B (ja)
WO (1) WO2017130420A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017130421A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
US10002821B1 (en) * 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
JP6999462B2 (ja) * 2018-03-26 2022-01-18 日立Astemo株式会社 パワー半導体装置
FR3080218B1 (fr) * 2018-04-11 2022-02-11 St Microelectronics Grenoble 2 Dispositif electronique comprenant des puces electroniques
FR3082369B1 (fr) * 2018-06-08 2021-02-19 Valeo Equip Electr Moteur Circuit electrique, bras de commutation et convertisseur de tension
JP7156230B2 (ja) * 2019-10-02 2022-10-19 株式会社デンソー 半導体モジュール
US11776917B2 (en) * 2020-07-16 2023-10-03 Advanced Semiconductor Engineering Korea, Inc. Electronic package
CN116072630A (zh) * 2021-10-29 2023-05-05 意法半导体股份有限公司 半导体封装、封装形成方法和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012812A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 電力用半導体装置
JPH1197616A (ja) * 1997-09-25 1999-04-09 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP2008103552A (ja) * 2006-10-19 2008-05-01 Mitsubishi Materials Corp パワーモジュールの積層構造体
US20100001291A1 (en) * 2008-07-07 2010-01-07 Infineon Technologies Ag Electronic device and manufacturing thereof
JP2013016684A (ja) * 2011-07-05 2013-01-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2015156466A (ja) * 2014-01-17 2015-08-27 ローム株式会社 パワーモジュールおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172116A (ja) * 1995-12-21 1997-06-30 Mitsubishi Electric Corp 半導体装置
JP3879150B2 (ja) 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
KR100543836B1 (ko) 1997-08-19 2006-01-23 가부시키가이샤 히타치세이사쿠쇼 멀티칩 모듈 구조체 및 그 제작 방법
JP4120581B2 (ja) * 2003-12-24 2008-07-16 株式会社豊田中央研究所 パワーモジュール
JP4635564B2 (ja) 2004-11-04 2011-02-23 富士電機システムズ株式会社 半導体装置
JP2011151103A (ja) 2010-01-20 2011-08-04 Fujikura Ltd 電子部品相互の接続構造及び接続方法
JP2013069942A (ja) 2011-09-24 2013-04-18 Denso Corp 半導体装置及びその製造方法
US9214415B2 (en) * 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
JP6093093B2 (ja) 2015-01-22 2017-03-08 新電元工業株式会社 半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012812A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 電力用半導体装置
JPH1197616A (ja) * 1997-09-25 1999-04-09 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP2008103552A (ja) * 2006-10-19 2008-05-01 Mitsubishi Materials Corp パワーモジュールの積層構造体
US20100001291A1 (en) * 2008-07-07 2010-01-07 Infineon Technologies Ag Electronic device and manufacturing thereof
JP2013016684A (ja) * 2011-07-05 2013-01-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2015156466A (ja) * 2014-01-17 2015-08-27 ローム株式会社 パワーモジュールおよびその製造方法

Also Published As

Publication number Publication date
EP3410476A4 (en) 2019-09-11
CN108292656B (zh) 2020-12-22
US20180182745A1 (en) 2018-06-28
EP3410476A1 (en) 2018-12-05
CN108292656A (zh) 2018-07-17
US10319704B2 (en) 2019-06-11
JPWO2017130420A1 (ja) 2018-02-01
WO2017130420A1 (ja) 2017-08-03

Similar Documents

Publication Publication Date Title
JP6254300B2 (ja) 半導体モジュール
JP6254299B2 (ja) 半導体モジュール
US20160343642A1 (en) Semiconductor device
EP3493252B1 (en) Substrate for mounting semiconductor element and semiconductor device
US9271388B2 (en) Interposer and package on package structure
JP5285224B2 (ja) 回路装置
JP6226068B2 (ja) 半導体装置
JP6093093B2 (ja) 半導体モジュール
JP6711098B2 (ja) 半導体装置の放熱構造
CN101419957B (zh) 半导体器件及其制造方法
TWI704858B (zh) 電子模組
US8796837B2 (en) Lead and lead frame for power package
CN108604580A (zh) 半导体装置
WO2020090411A1 (ja) 半導体装置
JP4934915B2 (ja) 半導体装置
JP6959785B2 (ja) 回路基板、電子部品および電子モジュール
JP7003439B2 (ja) 半導体装置
JP7025845B2 (ja) 配線基板、電子装置および電子モジュール
KR101463074B1 (ko) 리드리스 패키지
JP2000252414A (ja) 半導体装置
JP4523425B2 (ja) 半導体素子搭載用基板
WO2017110540A1 (ja) 回路構成体
JP4172790B2 (ja) 配線基板
JP2014110267A (ja) 配線基板
KR20020088668A (ko) 리드프레임 및 이를 이용한 반도체패키지

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171129

R150 Certificate of patent or registration of utility model

Ref document number: 6254300

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150