JP2013016684A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2013016684A
JP2013016684A JP2011149054A JP2011149054A JP2013016684A JP 2013016684 A JP2013016684 A JP 2013016684A JP 2011149054 A JP2011149054 A JP 2011149054A JP 2011149054 A JP2011149054 A JP 2011149054A JP 2013016684 A JP2013016684 A JP 2013016684A
Authority
JP
Japan
Prior art keywords
sealing resin
semiconductor element
electrode pattern
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011149054A
Other languages
English (en)
Other versions
JP5570476B2 (ja
Inventor
Mamoru Terai
護 寺井
Michihito Matsumoto
迪斉 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011149054A priority Critical patent/JP5570476B2/ja
Publication of JP2013016684A publication Critical patent/JP2013016684A/ja
Application granted granted Critical
Publication of JP5570476B2 publication Critical patent/JP5570476B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体素子が繰り返し高温で動作してヒートサイクルを受ける場合も、封止樹脂に亀裂が生じたり、基板から剥離を起こしたりし難い信頼性の高い半導体装置を提供する。
【解決手段】絶縁基板の片面に表面電極パターンが、および絶縁基板の他の面に裏面電極パターンが、それぞれ形成された半導体素子基板と、表面電極パターンの、絶縁基板とは反対側の面に接合材を介して接合された半導体素子と、この半導体素子および表面電極パターンを覆う第一の封止樹脂と、絶縁基板の表面で、少なくとも表面電極パターンまたは裏面電極パターンが形成されていない部分と第一の封止樹脂とを覆う第二の封止樹脂と、を備え、第二の封止樹脂の弾性率は、第一の封止樹脂の弾性率よりも小さいとともに、第一の封止樹脂の半導体素子に対応する中央部分が周辺部分よりも厚みが厚くなるように段差を設けた。
【選択図】図１

Description

この発明は、半導体装置、特に高温で動作する半導体装置の実装構造に関するものである。
産業機器や電鉄、自動車の進展に伴い、それらに使用される半導体素子の使用温度も上昇している。近年、高温でも動作する半導体素子の開発が精力的に行われ、半導体素子の小型化や高耐圧化、高電流密度化が進んでいる。特に、SiCやGaNなどのワイドバンドギャップ半導体は、Si半導体よりもバンドギャップが大きく、半導体装置の高耐圧化、小型化、高電流密度化、高温動作が期待されている。このような特徴を持つ半導体素子を装置化するためには、半導体素子が１５０℃以上の高温で動作する場合も、接合材のクラックや配線の劣化を抑えて半導体装置の安定な動作を確保する必要がある。
一方、半導体装置において半導体素子を樹脂で封止する方法として、特許文献１には、ダム材を用いて半導体素子の周囲を囲い、その内側を部分的に樹脂封止する方法が提案されている。また、特許文献２には、半導体素子を覆う樹脂が流れ広がるのを防止するために、半導体素子の周囲に流れ止めシートを設ける方法が提案されている。
特開２００３−１２４４０１号公報 特開昭５８−１７６４６号公報
しかしながら、特許文献１および特許文献２に開示されている方法では、半導体素子がＳｉＣなどの材料のワイドバンドギャップ半導体素子になって、これまで以上に高温で動作したり、これに対応してヒートサイクル試験の温度が高温になったりすると、封止樹脂に亀裂が生じたり、基板から剥離を起こしたりして、半導体装置の信頼性を損ねる課題があった。
この発明は、上記のような問題点を解決するためになされたものであり、半導体素子が繰り返し高温で動作してヒートサイクルを受ける場合も、封止樹脂に亀裂が生じたり、基板から剥離を起こしたりし難い信頼性の高い半導体装置を得ることを目的とする。
この発明は、絶縁基板の片面に表面電極パターンが、および絶縁基板の他の面に裏面電極パターンが、それぞれ形成された半導体素子基板と、表面電極パターンの、絶縁基板とは反対側の面に接合材を介して接合された半導体素子と、この半導体素子および表面電極パターンを覆う第一の封止樹脂と、絶縁基板の表面で、少なくとも表面電極パターンまたは裏面電極パターンが形成されていない部分と第一の封止樹脂とを覆う第二の封止樹脂と、を備え、第二の封止樹脂の弾性率は、第一の封止樹脂の弾性率よりも小さいとともに、第一の封止樹脂の半導体素子に対応する中央部分が周辺部分よりも厚みが厚くなるように段差を設けたものである。
この発明に係る半導体装置は上記のように構成されているため、高温動作時に、弾性率
が小さい第二の封止樹脂において応力が緩和されるとともに、第一の封止樹脂の端部での応力集中が緩和され、封止樹脂に亀裂が生じたり、基板から剥離を起こしたりし難く、高温動作による動作不良を起こし難い信頼性の高い半導体装置を得ることができる。
この発明の実施の形態１による半導体装置の基本構造を示す断面図である。 この発明の実施の形態１による半導体装置の基本構造を、部品の一部を取り除いて示す上面図である。 この発明の実施の形態１による半導体装置の別の基本構造を示す断面図である。 この発明の実施の形態１による半導体装置の効果を説明する図である。 この発明の実施の形態２による半導体装置の製造方法を示す第一の模式図である。 この発明の実施の形態２による半導体装置の製造方法を示す第二の模式図である。 この発明の実施の形態２による半導体装置の製造方法に用いる区画壁を示す斜視図である。 この発明の実施の形態２による半導体装置の製造方法に用いる第一の封止樹脂副部枠を示す斜視図である。 この発明の実施の形態３による半導体装置の製造方法を示す第一の模式図である。 この発明の実施の形態３による半導体装置の製造方法を示す第二の模式図である。 この発明の実施の形態４による半導体装置の製造方法に用いる半導体素子基板を示す図である。 この発明の実施の形態４による半導体装置の製造方法を示す第一の模式図である。 この発明の実施の形態４による半導体装置の製造方法を示す第二の模式図である。 この発明の実施の形態４による半導体装置の製造方法を示す第三の模式図である。
実施の形態１．
図１は、本発明の実施の形態１による半導体装置の基本構造を示す断面図、図２は封止樹脂、配線、および端子を取り除いて示す本発明の実施の形態１による半導体装置の基本構造の上面図である。図１は、図２のＡ−Ａ位置に相当する位置で切断した断面図であり、封止樹脂、配線および端子を含めて示している。絶縁基板１の上面に表面電極パターン２、裏面に裏面電極パターン３が貼られた半導体素子基板４の表面電極パターン２の表面に半導体素子５、６がはんだなどの接合材７で固着されている。ここで、例えば半導体素子５は大電流を制御するＭＯＳＦＥＴのような電力用半導体素子であり、半導体素子６は例えば電力用半導体素子５に並列に設けられる還流用のダイオードである。半導体素子基板４は裏面電極パターン３側がベース板１０にはんだなどの接合材７０で固着されており、このベース板１０が底板となり、ベース板１０とケース側板１１とでケースが形成される。第一の封止樹脂１２が、半導体素子５、６と表面電極パターン２を覆うように設けられている。また、半導体素子基板４の絶縁基板１が露出する部分、および第一の封止樹脂１２を含めて、ケース内のものを覆うように第二の封止樹脂１２０が設けられている。表面電極パターン２および各半導体素子には各半導体素子の電極などを外部に電気接続するための配線１３が接続され、配線１３が端子１４に接続されている。
半導体素子基板４は、絶縁基板１の上面に表面電極パターン２、裏面に裏面電極パターン３が貼られたものであるが、絶縁基板１は、これら表面電極パターン２と裏面電極パターン３で完全に覆われておらず、半導体素子基板４単体では絶縁基板１が露出している部分がある。本実施の形態１では、この半導体素子基板４において、表面電極パターン２も裏面電極パターン３も貼られていない部分、すなわち絶縁基板１が露出している部分は、絶縁基板１の表面が直接第二の封止樹脂１２０で覆われている。ここで、第二の封止樹脂１２０は第一の封止樹脂１２よりも弾性率が小さい低弾性の樹脂である。また、少なくとも表面電極パターン２も裏面電極パターン３も貼られていない部分は、絶縁基板１の表面が直接第二の封止樹脂１２０で覆われていなければならないが、表面電極パターン２の表面の一部が第二の封止樹脂１２０で覆われていても構わない。
第一の封止樹脂としては、例えばエポキシ樹脂を用いるが、これに限定するものではなく、所望の弾性率と耐熱性を有している樹脂であれば用いることが出来る。例えばエポキシ樹脂の他に、シリコーン樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、等が好適に用いられる。また、第一の封止樹脂１２は、半導体素子５や半導体素子６が動作中に高温となった場合でも、熱応力により表面電極パターン２との間の接合材７が剥がれないように半導体素子５や半導体素子６を押さえつける機能を持たせている。このため、ある程度固い、すなわち弾性率が高い樹脂を用いる必要がある。そして、第一の封止樹脂１２における半導体素子５や半導体素子６が設置されている中央部分１２１は、周辺部分よりも厚みが厚くなるよう、段差を有する段組み構造が形成されている。この部分の厚みを厚くすることで、半導体素子５や６を押さえつける力がより強くなり、接合材７の剥がれをより抑制することができる。
第二の封止樹脂１２０には、例えばシリコーン樹脂を用いるが、これに限定するものではなく、ウレタン樹脂やアクリル樹脂なども用いる事ができる。また、Al2O3、SiO2など
のセラミック粉を添加して用いることもできるが、これに限定するものではなく、AlN、BN、Si3N4、ダイアモンド、SiC、B2O3などを添加しても良く、シリコーン樹脂やアクリル
樹脂などの樹脂製の粉を添加しても良い。粉形状は、球状を用いることが多いが、これに限定するものではなく、破砕状、粒状、リン片状、凝集体などを用いても良い。粉体の充填量は、必要な流動性や絶縁性や接着性が得られる量であれば良い。ただし、第二の封止樹脂１２０の弾性率は、第一の封止樹脂１２の弾性率よりも小さくなければならない。
図３は、本発明の実施の形態１による半導体装置の、図１とは別の基本構造を示す断面図である。図３において、図１と同一符号は同一または相当する部分を示す。図１においては、第一の封止樹脂１２の段組み構造とした中央部分１２１も、周辺部分と同じ樹脂により形成した。これに対し、図３においては、第一の封止樹脂１２を、主たる部分である第一の封止樹脂主部１２２と、段組み構造を形成する第一の封止樹脂副部１２３とで異なる樹脂で形成している。この場合も、第二の封止樹脂１２０は、第一の封止樹脂主部１２２の樹脂および第一の封止樹脂副部１２３の樹脂よりも弾性率が小さい樹脂でなければならない。
本発明は、本実施の形態１のみならず他の実施の形態においても、電力用半導体素子として、１５０℃以上で動作する半導体素子に適用すると効果が大きい。特に、炭化珪素（SiC）、窒化ガリウム（GaN）系材料またはダイアモンドといった材料で形成された、珪素（Si）に比べてバンドギャップが大きい、いわゆるワイドバンドギャップ半導体に適用すると効果が大きい。また、図２では、一つのモールドされた半導体装置に半導体素子が４個しか搭載されていないが、これに限定するものではなく、使用される用途に応じて必要な個数の半導体素子を搭載することができる。
表面電極パターン２、裏面電極パターン３、ベース板１０および端子１４は、通常銅を
用いるが、これに限定するものではなく、アルミや鉄を用いても良く、これらを複合した材料を用いても良い。また表面は、通常、ニッケルメッキを行うが、これに限定するものではなく、金や錫メッキを行っても良く、必要な電流と電圧を半導体素子に供給できる構造であれば構わない。また、銅/インバー/銅などの複合材料を用いても良く、SiCAl、CuMoなどの合金を用いても良い。また、端子１４及び表面電極パターン２は、封止樹脂に埋設されるため、樹脂との密着性を向上させるため表面に微小な凹凸を設けても良く、化学的に結合するようにシランカップリング剤などで接着補助層を設けても良い。
半導体素子基板４は、Al2O3、SiO2、AlN、BN、Si3N4などのセラミックの絶縁基板１に
、銅やアルミの表面電極パターン２および裏面電極パターン３を設けてあるものを指す。半導体素子基板４は、放熱性と絶縁性を備えることが必要であり、上記に限らず、セラミック粉を分散させた樹脂硬化物、あるいはセラミック板を埋め込んだ樹脂硬化物のような絶縁基板１に、表面電極パターン２および裏面電極パターン３を設けたものでも良い。また、絶縁基板１に使用するセラミック粉は、Al2O3、SiO2、AlN、BN、Si3N4などが用いら
れるが、これに限定するものではなく、ダイアモンド、SiC、B2O3、などを用いても良い
。また、シリコーン樹脂やアクリル樹脂などの樹脂製の粉を用いても良い。粉形状は、球状を用いることが多いが、これに限定するものではなく、破砕状、粒状、リン片状、凝集体などを用いても良い。粉体の充填量は、必要な放熱性と絶縁性が得られる量が充填されていれば良い。絶縁基板１に用いる樹脂は、通常エポキシ樹脂が用いられるが、これに限定するものではなく、ポリイミド樹脂、シリコーン樹脂、アクリル樹脂などを用いても良く、絶縁性と接着性を兼ね備えた材料であれば構わない。
配線１３は、アルミまたは金でできた、断面が円形の線体を用いるが、これに限定するものではなく、例えば断面が方形の銅板を帯状にしたものを用いても良い。半導体素子に接続される配線１３は、半導体素子の電流密度などにより、必要な本数を設けることができる。また、配線１３は、銅や錫などの金属片を溶融金属で接合しても良く、必要な電流と電圧を半導体素子に供給できる構造であれば構わない。
本発明の実施の形態１による半導体装置の動作は以下のようである。半導体素子が高温で動作すると、半導体素子の周囲にある第一の封止樹脂１２や半導体素子基板４が熱膨張し、半導体素子が動作を止めると、熱収縮が起こる。すなわちヒートサイクルが生じる。第一の封止樹脂１２は、半導体素子基板４の材料のうち、表面電極パターン２や裏面電極パターン３の材料（例えば銅）の線膨張率に近い線膨張率となるように調整されているため、絶縁基板１とは線膨張率が異なる。従来の半導体装置では、半導体素子基板４の表面電極パターン２や裏面電極パターン３が形成されていない部分は、第一の封止樹脂１２と絶縁基板１が直接接しているため、ヒートサイクルを繰り返すうちに、両者の線膨張率の違いにより、第一の封止樹脂１２と絶縁基板１との接触部分で、第一の封止樹脂１２の剥離や亀裂が発生し、半導体装置の信頼性を著しく低下させていた。しかしながら、図１や図３に示す本発明の実施の形態１による半導体装置では、半導体素子基板４単体において、少なくとも表面電極パターン２または裏面電極パターン３が形成されず絶縁基板１が露出している部分は、第一の封止樹脂１２よりも弾性率が低い樹脂の第二の封止樹脂１２０で覆われている。このため、ヒートサイクルが生じた場合、第一の封止樹脂１２よりも低弾性、すなわち軟らかい第二の封止樹脂１２０の部分で、膨張係数の違いにより発生する応力が緩和され、第一の封止樹脂１２の剥離や亀裂が生じ難く、信頼性の高い半導体装置を得ることができる。
さらに、第一の封止樹脂１２における、半導体素子５や６が設置されている中央部分１２１は、周辺部分よりも厚みが厚くなるよう、第一の封止樹脂１２に段差を有する段組み構造を形成したため、半導体素子５や６を押さえつける力が強く、接合材７の剥がれを抑制することができる。これとともに、段差を有する段組み構造を形成したことにより、第一の封止樹脂１２と表面電極パターン２とが接する部分の、第一の封止樹脂１２の端部、すなわち図１においてＥで示す点における第一の封止樹脂１２に発生するせん断応力が緩和される。このＥ点は、剥離の起点となる点であるから、この点において、せん断応力が緩和されるので剥離が生じ難くなる。
図４は、図１に示すＥ点におけるせん断応力を解析により求めた結果を示す図である。●印を結ぶ線Ｂは、第一の封止樹脂に段差を設けない、厚みが均一の場合の、第一の封止樹脂の厚みによる、図１のＥ点に相当する部分に発生するせん断応力の変化を示す。一方、図４においてＣで示す点は、図１の本発明の実施の形態１による構造において、ｄ１で示す厚みを２．５ｍｍとし、ｄ２で示す厚みを１．５ｍｍとしたときの、Ｅ点に発生するせん断応力を示すものである。図４では、せん断応力の数値は、線Ｂの厚み１ｍｍの場合を１として規格化して示している。図４から、中央部分の厚みｄ１が２．５ｍｍの場合、段差を設けて周辺の厚みｄ２を１．５ｍｍとしたことにより、Ｅ点に発生するせん断応力が大幅に減少することが解る。この場合、解析により、段差の角の部分であるＦ点に応力が集中することも判明した。すなわち、従来、剥離の起点となる部分に集中して発生していた応力が、段差を設けることにより、剥離には直接関係しない、段差の角部に移動したことになる。このように、本発明によれば、半導体素子の部分での第一の封止樹脂１２の厚みを確保することにより半導体素子５や半導体素子６と表面電極パターン２を接合する接合材７の剥離を抑えるとともに、第一の封止樹脂１２に段差を設けたことにより、第一の封止樹脂１２と表面電極パターン２の間の剥離も抑制する効果が得られたのである。
実施の形態２．
図５、図６は、本発明の実施の形態２による半導体装置の製造方法を示す模式図である。図５、図６において、図１、図３と同一符号は同一または相当する部分を示す。あらかじめ、図７および図８の斜視図で示すようなエポキシ樹脂製の区画壁１２４、および第一の封止樹脂副部となる第一の封止樹脂副部枠１２５を形成しておく。まず、半導体素子基板４に半導体素子５、６及びベース板１０をはんだにて接合する。その後、区画壁１２４を設置・熱硬化して半導体素子基板４の表面電極パターン２に接合する（図５（Ａ）、図５（Ｂ））。区画壁１２４の表面電極パターン２への接合は、例えばエポキシ樹脂を接着剤として用いる。また、区画壁１２４は、樹脂が半硬化したＢステージ状態の組成物を用い、表面電極パターン２に密着させ加熱してＣステージ化して接合することで形成することも可能である。ここでいうＢステージとは、熱硬化性樹脂の反応の中間的な段階であって、材料は加熱により軟化して膨張するが、ある種の液体と接触しても、完全には溶融又は溶解しない段階を示し、Ｃステージとは硬化の最終段階となった樹脂の状態を示す。従って、区画壁としての形状は維持するが、加熱による溶融とＣステージ化によって表面電極パターンに接合することが出来る樹脂の状態を示す。なお、区画壁１２４を構成する樹脂のＣステージ化は、以下に示す第一の封止樹脂１２を構成した段階までに完了していればよく、例えば区画壁１２４を表面電極パターン２に接合する段階で完了していてもよい。
次に、端子１４が設けられたケース側板１１をベース板１０に取り付け、必要な配線１３を施す（図５（Ｃ））。次に、区画壁１２４の内部にエポキシ樹脂をポッティングして第一の封止樹脂主部１２２を形成し、第一の封止樹脂副部枠１２５を取り付け熱硬化させる（図６（Ａ）、図６（Ｂ））。ここで、第一の封止樹脂副部枠１２５は、取り付けられた場合に配線１３を邪魔する部分がある場合は、図８に示すように、この部分に切欠き１２７を設ければ良い。また、第一の封止樹脂主部１２２に沈み込まないよう、例えば足１２８を設けても良い。その後、耐熱性シリコーンゲルをケース内部に満たし、熱硬化して第二の封止樹脂１２０を形成し（図６（Ｃ））、半導体装置を完成させる。本実施の形態２の製造方法で製造した半導体装置にあっては、エポキシ樹脂で形成された区画壁１２４、第一の封止樹脂主部１２２、第一の封止樹脂副部枠１２５が、図１で示した構造の半導体装置の第一の封止樹脂１２を構成する。
本実施の形態２による半導体装置の製造方法の場合、区画壁１２４と第一の封止樹脂副部枠１２５を別に事前に製造しておけるため、生産性が向上できる。また、区画壁１２４の設置は半導体素子実装後に行えるため、半導体素子の設置における生産性の向上も期待される。なお、区画壁１２４は、第一の封止樹脂１２の一部を構成するため、表面電極パターン２の線膨張率に近い線膨張率となるように調整されている。区画壁１２４は、半導体素子基板４の表面電極パターン２上に存在しており、絶縁基板１と区画壁１２４の線膨張率の差に起因するはく離やクラック等が生じないため半導体装置の信頼性が向上する。さらに、第一の封止樹脂１２全体は、半導体素子近傍の中央部分が厚く、周辺部分は樹脂厚が薄い、段差を有する構造である。このため、実施の形態１において説明したように、半導体素子基板４の表面電極パターン２端部と第一の封止樹脂１２（本実施の形態２においては、区画壁１２４）界面に生じるひずみ応力が低減され、表面電極パターン／樹脂界面でのはく離が抑制でき、半導体装置の信頼性が向上する。
実施の形態３．
図９、図１０は、本発明の実施の形態２による半導体装置の製造方法を示す模式図である。図９、図１０において、図１、図３、図５、図６と同一符号は同一または相当する部分を示す。まず、上治具２１と下治具２２で構成される分割式の治具を用いてエポキシ樹脂製の区画壁１２４を半導体素子基板４に形成する（図９（Ａ））。この区画壁１２４を形成した半導体素子基板４に半導体素子５、６及びベース板１０をはんだにて接合する（図９（Ｂ））。次に、端子１４が設けられたケース側板１１をベース板１０に取り付け、必要な配線１３を施す（図９（Ｃ））。次に、区画壁１２４の内部に第一の封止樹脂主部１２２となるエポキシ樹脂をポッティングする（図１０（Ａ））。その後、形成した第一の封止樹脂主部１２２の上部に第一の封止樹脂副部１２３をさらにポッティングし、熱硬化させて半導体素子の上部のみ第一の封止樹脂１２の厚みを厚くする（図１０（Ｂ））。その後、耐熱性シリコーンゲルをケース内部に満たし熱硬化して第二の封止樹脂１２０を形成して（図１０（Ｃ））、半導体装置が出来上がる。本実施の形態３の製造方法で製造した半導体装置にあっては、区画壁１２４、第一の封止樹脂主部１２２、第一の封止樹脂副部１２３が、図１で示した構造の半導体装置の第一の封止樹脂１２を構成する。
第一の封止樹脂副部１２３は、半導体素子上部に相当する第一の封止樹脂１２の中央部分の厚さを増すことができ、これによりパワーサイクル耐性を向上することができれば、材料は特に限定はされないが、例えばエポキシ樹脂を用いることができる。また、第一の封止樹脂副部１２３は、硬化後の状態で、すなわち半導体装置が出来上がった状態において、第一の封止樹脂主部１２２と第一の封止樹脂副部１２３との線膨張率差が１５ｐｐｍ以内の材料を用いるのが好ましい。線膨張率差が１５ｐｐｍを越えると樹脂界面ではく離やクラック等の不具合を生じる場合がある。
さらに、第一の封止樹脂副部１２３は半導体素子上部に、未硬化の状態でポッティングする必要があるため、未硬化の状態においてチクソ性を有する樹脂を用いるのが好ましい。チクソ性として、チクソトロピーインデックス値（ＴＩ値）で２以上の性質を有する樹脂を用いることが好ましい。ＴＩ値が２未満だとポッティング後の形状が保持できず、段差を有する段組み構造を保持することが出来ない。ここで、ＴＩ値とは、揺変性を示す指標であり、温度一定下で攪拌するとゾル状になり、これを放置すると再びゲル状に戻る性質を示すパラメータで、異なる回転速度ａとｂ（ａ＞ｂ）における粘度値の比を取る。ＴＩ値は、ＪＩＳ−Ｋ−５４００．４．５．３の参考試験、回転粘度計による非ニュートン性の評価に準拠した方法により測定することができる。
本実施の形態３による半導体装置の製造方法の場合、区画壁１２４は半導体素子基板４
上に直接形成されるため、工数の短縮が図れ、生産性が向上できる。また、表面電極パターン２の線膨張率に近い線膨張率を有する区画壁１２４は半導体素子基板４の表面電極パターン２上に存在しており、絶縁基板１と区画壁１２４の線膨張率の差に起因するはく離やクラック等が生じないため、半導体装置の信頼性が向上する。さらに、第一の封止樹脂１２全体は半導体素子近傍の中央部分が厚く、周辺部分は樹脂厚が薄い、段差を有する構造である。このため、実施の形態１において説明したように、半導体素子基板４の表面電極パターン２端部と第一の封止樹脂界面（本実施の形態３においては、区画壁１２４）に生じるひずみ応力が低減され、表面電極パターン／樹脂界面でのはく離が抑制でき、半導体装置の信頼性が向上する。
なお、実施の形態２と実施の形態３の組み合わせ、すなわち図５で示した工程の後、図１０で示した工程による製造方法、あるいは、図９で示した工程の後、図６で示した工程による製造方法により、本発明による半導体装置を製造することができるのは言うまでもない。
実施の形態４．
図１１〜図１４は、本発明の実施の形態４による半導体装置の製造方法を示す模式図である。図１１〜図１４において、図１〜図１０と同一符号は同一、または相当する部分を示す。まず、図１１で示すような、絶縁基板１の片面に表面電極パターン２、他方の面に裏面電極パターン３、が貼りつけられた半導体素子基板４を準備する。ここで、図１１（Ａ）は半導体素子基板４の上面図、図１１（Ｂ）は図１１（Ａ）のＢ−Ｂ位置に相当する位置で切断した断面図である。ここでは、表面電極パターン２が分離され、半導体素子基板４の周辺部分以外の部分にも表面電極パターン２が形成されず絶縁基板１が露出する露出部２０を有する半導体素子基板４を例にして説明する。
この半導体素子基板４と、テフロン（登録商標）で作製された上治具２１と下治具２２で構成される分割式の治具を準備する（図１２（Ａ））。上治具２１には樹脂を注入するための樹脂注入穴２３が設けられている。下治具２２の所定の位置に半導体素子基板４を置き、位置がずれない様に上治具２１を用いて蓋をし、ねじ留めや油圧プレス等の方法を用いて、後に樹脂が注入された際に上下の治具から樹脂が漏れないよう十分締め付ける（図１２（Ｂ））。上治具２１および下治具２２は、表面電極パターン２および裏面電極パターン３の表面に樹脂が流れないよう、十分な平面度をもって作製しておく。次に半導体素子基板４を内包した治具の内部を減圧チャンバー３１等を用いて10torrまで減圧する。その後、図１２（Ｂ）の矢印で示すように未硬化の樹脂４１を上治具２１の樹脂注入穴２３から約１MPaの押圧力で注入する。治具の空間部分の全部に樹脂が注入されたら、760torr（大気）に戻し、樹脂を熱硬化させる。例えば、樹脂にシリコーン樹脂である信越化学工業社製KE-1833を用いる場合は、120℃で1時間の硬化を行う。熱硬化後は、治具を室温まで冷却してから、上下の治具を分割して、基板を取り出せば、半導体素子基板４の絶縁基板１が露出していた部分が、シリコーン樹脂で被覆され、応力緩和区画壁１２６、および応力緩和樹脂層９０が形成された基板が作製できる（図１２（Ｃ））。
この時、１か所の樹脂注入穴２３から全ての空間部分に樹脂が注入されるよう、シリコーン樹脂を設ける箇所は、治具内部の空間で繋がっていなければならない。ここで、治具には、脱気用の穴を設けても良い。また、治具の壁面に、脱型性を向上させるために、離型剤を塗布しても良いことは言うまでもなく、治具の材質もテフロン（登録商標）以外の材料を用いて良い事はいうまでもない。
次に、半導体素子基板４に半導体素子５、６及びベース板１０をはんだにて接合する（図１３（Ａ））。次に、端子１４が設けられたケース側板１１をベース板１０に取り付け、必要な配線１３を施す（図１３（Ｂ））。次に、応力緩和区画壁１２６の内部に第一の封止樹脂主部１２２をポッティングし、第一の封止樹脂副部枠１２５を取り付け熱硬化させる（図１４（Ａ）、図１４（Ｂ））。その後、耐熱性シリコーンゲルをケース内部に満たし熱硬化して第二の封止樹脂主部１２９を形成して（図１４（Ｃ））、半導体装置を完成する。
本実施の形態４の製造方法で製造された半導体装置にあっては、第一の封止樹脂主部１２２と第一の封止樹脂副部枠１２５とで実施の形態１で説明した第一の封止樹脂１２を構成する。また、応力緩和区画壁１２６、第二の封止樹脂主部１２９および応力緩和樹脂層９０で実施の形態１で説明した第二の封止樹脂１２０を構成する。応力緩和区画壁１２６、第二の封止樹脂主部１２９および応力緩和樹脂層９０、すなわち第二の封止樹脂１２０の樹脂材料は、第一の封止樹脂主部１２２および第一の封止樹脂副部枠１２５で構成される第一の封止樹脂１２の樹脂材料よりも弾性率が小さい樹脂材料でなければならない。ヒートサイクルが生じた場合、第一の封止樹脂１２よりも低弾性、すなわち軟らかい第二の封止樹脂１２０を構成する応力緩和区画壁１２６や応力緩和樹脂層９０の部分で、膨張係数の違いにより発生する応力が緩和され、第一の封止樹脂１２の剥離や亀裂が生じ難く、信頼性の高い半導体装置を得ることができる。
さらに、第一の封止樹脂１２の封止エリアは半導体素子近傍の中央部分が厚く、周辺部分は樹脂厚が薄い、段差を有する構造である。このため、実施の形態１において説明したように、半導体素子基板４の表面電極パターン２端部と封止樹脂界面に生じるひずみ応力が低減され、表面電極パターン／樹脂界面でのはく離が抑制でき、半導体装置の信頼性が向上する。
実施の形態５．
本実施の形態５では、本発明による構造、および従来の構造の試験用の半導体装置モジュールを作製し、パワーサイクル試験およびヒートサイクル試験を行った結果を実施例として示す。
実施例１．
図５、図６に示す本発明の半導体装置の製造方法で作製した半導体装置、および比較例の半導体装置を作製し、ヒートサイクル及びパワーサイクル実施前後でＰＤＩＶ（PD Inception Voltage：部分放電開始電圧）測定を実施した。本発明の構造の半導体装置においては、区画壁、及び第一の封止樹脂副部枠、接着剤、第一の封止樹脂主部には、サンユレック製EX-550（弾性率7.0GPa）を用いた。その後、第二の封止樹脂として信越化学工業社製KE1833（弾性率3.5MPa）を用い熱硬化させてケース内部を満たした。また比較例として、特許文献１、２に開示されている構造を模擬した半導体装置、すなわち段差を有しない、第一の封止樹脂が半導体素子基板の絶縁基板が露出する部分も覆っている構造の半導体装置を作製した。
ヒートサイクル試験は、半導体装置全体を、温度制御が可能な恒温曹に入れ、恒温曹の温度を−４０℃〜１５０℃の間で繰り返し変化させて実施した。パワーサイクル試験は、半導体素子の温度が２００℃になるまで通電し、その温度に達したら通電を止め、半導体素子の温度が１２０℃になるまで冷却し、冷却された後に再び通電した。ＰＤＩＶは、部分放電試験機を使用して測定した。電極パターン間に電極を繋ぎ、不活性液体中２５℃にて、交流周波数６０Ｈｚで昇圧し、１０ｐＣ以上の部分放電が発生した時の電圧を読み取った。パワーサイクル試験およびヒートサイクル試験とも、それぞれサンプル数ｎ＝５で実施し、その平均値で評価した。
試験結果を表１に示す。比較例ではヒートサイクル試験では150サイクル、パワーサイ
クル試験では7000サイクルであった。これは、封止樹脂厚が厚く、封止端部と電極界面で
生じる応力が大きいためであると考えられる。一方、本発明の構造の半導体装置は、パワーサイクル試験では、210000サイクル、ヒートサイクル試験では、1200サイクル以上まで改善することがわかった。本発明の構造の半導体装置によって、比較例よりも性能的に上回る特性を得ることができた。
Figure 2013016684
１：絶縁基板 ２：表面電極パターン
３：裏面電極パターン ４：半導体素子基板
５、６：半導体素子 ７、７０：接合材
１０：ベース板 １１：ケース側板
１２：第一の封止樹脂 １３：配線
１４：端子 １２０：第二の封止樹脂
１２１：中央部分 １２２：第一の封止樹脂主部
１２３：第一の封止樹脂副部 １２４：区画壁
１２５：第一の封止樹脂副部枠 １２６：応力緩和区画壁

Claims (10)

  1. 絶縁基板の片面に表面電極パターンが、および上記絶縁基板の他の面に裏面電極パターンが、それぞれ形成された半導体素子基板と、
    上記表面電極パターンの、上記絶縁基板とは反対側の面に接合材を介して接合された半導体素子と、
    この半導体素子および上記表面電極パターンを覆う第一の封止樹脂と、
    上記絶縁基板の表面で少なくとも上記表面電極パターンまたは上記裏面電極パターンが形成されていない部分と、上記第一の封止樹脂とを覆う第二の封止樹脂と、を備え、
    上記第二の封止樹脂の弾性率は、上記第一の封止樹脂の弾性率よりも小さいとともに、上記第一の封止樹脂の上記半導体素子に対応する中央部分が周辺部分よりも厚みが厚くなるように段差を設けたことを特徴とする半導体装置。
  2. 上記第一の封止樹脂は、少なくとも上記半導体素子全体を被覆する第一の封止樹脂主部と、この第一の封止樹脂主部に上乗せするように設けられた第一の封止樹脂副部とにより構成されたことを特徴とする請求項１に記載の半導体装置。
  3. 上記第一の封止樹脂主部の樹脂材料と上記第一の封止樹脂副部の樹脂材料は、線膨張率の差が１５ｐｐｍ以下であることを特徴とする請求項２に記載の半導体装置。
  4. 半導体素子がワイドバンドギャップ半導体により形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイアモンドの半導体であることを特徴とする請求項４に記載の半導体装置。
  6. 請求項２に記載の半導体装置の製造方法であって、
    上記半導体素子基板の周辺部であって、上記表面電極パターンが形成された側に区画壁を設ける工程と、
    上記半導体素子基板の区画壁内の表面電極パターン表面に上記半導体素子を、上記半導体素子基板の裏面電極パターン表面にベース板を、それぞれ接合する工程と、
    上記ベース板の周辺に、端子を有するケース側板を接合して、このケース側板と上記ベース板とでケースを構成し、上記半導体素子および上記表面電極パターンから上記端子への配線を施す工程と、
    上記区画壁内を上記第一の封止樹脂主部の樹脂材料で満たし、この第一の封止樹脂主部の樹脂材料に上記第一の封止樹脂副部の樹脂材料を載置する工程と、
    上記第一の封止樹脂主部の樹脂材料と、上記第一の封止樹脂副部の樹脂材料とを硬化させる工程と、
    上記ケース内を上記第二の封止樹脂の樹脂材料で満たし、この第二の封止樹脂の樹脂材料を硬化させる工程と、
    を有することを特徴とする半導体装置の製造方法。
  7. 上記第一の封止樹脂主部の樹脂材料は、上記第一の封止樹脂副部の樹脂材料よりも粘度が低く、上記第一の封止樹脂副部の樹脂材料はチクソ性を有することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 上記第一の封止樹脂副部の樹脂材料は、チクソ性を示す指標であるＴＩ値が２以上であることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 上記区画壁は、上記表面電極パターン上に設けられ、上記区画壁の弾性率は、上記第二の
    封止樹脂の弾性率よりも大きいことを特徴とする請求項６に記載の半導体装置の製造方法。
  10. 上記区画壁は、上記半導体素子基板の周辺部の、少なくとも絶縁基板が露出する部分に設けられ、上記区画壁の弾性率は、上記第一の封止樹脂の弾性率よりも小さいことを特徴とする請求項６に記載の半導体装置の製造方法。
JP2011149054A 2011-07-05 2011-07-05 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5570476B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011149054A JP5570476B2 (ja) 2011-07-05 2011-07-05 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011149054A JP5570476B2 (ja) 2011-07-05 2011-07-05 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013016684A true JP2013016684A (ja) 2013-01-24
JP5570476B2 JP5570476B2 (ja) 2014-08-13

Family

ID=47689055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011149054A Expired - Fee Related JP5570476B2 (ja) 2011-07-05 2011-07-05 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5570476B2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032705A (ja) * 2013-08-02 2015-02-16 株式会社デンソー モールドパッケージ
WO2015029186A1 (ja) * 2013-08-29 2015-03-05 三菱電機株式会社 半導体モジュール、半導体装置、及び自動車
JP2015198227A (ja) * 2014-04-03 2015-11-09 富士電機株式会社 半導体装置
CN105814682A (zh) * 2014-05-30 2016-07-27 富士电机株式会社 半导体装置
US9704768B2 (en) 2013-12-17 2017-07-11 Mitsubishi Electric Corporation Power semiconductor module
WO2017130421A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
WO2017130420A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
DE102017203256A1 (de) 2016-03-18 2017-09-21 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP2017168485A (ja) * 2016-03-14 2017-09-21 日本電気株式会社 半導体装置およびその製造方法
WO2019073505A1 (ja) * 2017-10-10 2019-04-18 新電元工業株式会社 モジュールおよび電力変換装置
CN109659284A (zh) * 2017-10-11 2019-04-19 三菱电机株式会社 半导体装置
CN110268519A (zh) * 2017-02-03 2019-09-20 Abb瑞士股份有限公司 功率半导体模块
CN111276448A (zh) * 2018-12-03 2020-06-12 三菱电机株式会社 半导体装置及电力转换装置
JP2020155572A (ja) * 2019-03-20 2020-09-24 株式会社東芝 パワーモジュール
US11626333B2 (en) 2020-05-22 2023-04-11 Fuji Electric Co., Ltd. Semiconductor device
DE112018003636B4 (de) 2017-08-30 2023-06-29 Hitachi Power Semiconductor Device, Ltd. Leistungshalbleitermodul
DE112021004954T5 (de) 2021-02-03 2023-07-13 Hitachi Power Semiconductor Device, Ltd. Leistungshalbleitervorrichtung
US11776936B2 (en) 2017-04-20 2023-10-03 Rohm Co., Ltd. Semiconductor device
WO2024004028A1 (ja) * 2022-06-28 2024-01-04 三菱電機株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239969A (ja) * 1987-03-27 1988-10-05 Sony Corp メモリ装置
JPH05335447A (ja) * 1992-06-03 1993-12-17 Seiko Instr Inc 半導体素子の実装封止構造
JPH09129785A (ja) * 1995-09-05 1997-05-16 Motorola Inc ダイの輪郭が形成されたパッケージ・ボディを有する半導体素子およびその製造方法
JPH1126652A (ja) * 1997-06-27 1999-01-29 Nec Corp 半導体装置
JP2000067200A (ja) * 1998-08-18 2000-03-03 Toppan Printing Co Ltd Ｉｃカード
JP2006344898A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置及びその製造方法
JP2006351737A (ja) * 2005-06-15 2006-12-28 Hitachi Ltd 半導体パワーモジュール
JP2008053612A (ja) * 2006-08-28 2008-03-06 Powertech Technology Inc 半導体パッケージ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239969A (ja) * 1987-03-27 1988-10-05 Sony Corp メモリ装置
JPH05335447A (ja) * 1992-06-03 1993-12-17 Seiko Instr Inc 半導体素子の実装封止構造
JPH09129785A (ja) * 1995-09-05 1997-05-16 Motorola Inc ダイの輪郭が形成されたパッケージ・ボディを有する半導体素子およびその製造方法
JPH1126652A (ja) * 1997-06-27 1999-01-29 Nec Corp 半導体装置
JP2000067200A (ja) * 1998-08-18 2000-03-03 Toppan Printing Co Ltd Ｉｃカード
JP2006344898A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置及びその製造方法
JP2006351737A (ja) * 2005-06-15 2006-12-28 Hitachi Ltd 半導体パワーモジュール
JP2008053612A (ja) * 2006-08-28 2008-03-06 Powertech Technology Inc 半導体パッケージ

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032705A (ja) * 2013-08-02 2015-02-16 株式会社デンソー モールドパッケージ
WO2015029186A1 (ja) * 2013-08-29 2015-03-05 三菱電機株式会社 半導体モジュール、半導体装置、及び自動車
CN105493272A (zh) * 2013-08-29 2016-04-13 三菱电机株式会社 半导体模块、半导体装置以及汽车
JP6020731B2 (ja) * 2013-08-29 2016-11-02 三菱電機株式会社 半導体モジュール、半導体装置、及び自動車
JPWO2015029186A1 (ja) * 2013-08-29 2017-03-02 三菱電機株式会社 半導体モジュール、半導体装置、及び自動車
US11239123B2 (en) 2013-08-29 2022-02-01 Mitsubishi Electric Corporation Semiconductor module, semiconductor device, and vehicle
US9704768B2 (en) 2013-12-17 2017-07-11 Mitsubishi Electric Corporation Power semiconductor module
JP2015198227A (ja) * 2014-04-03 2015-11-09 富士電機株式会社 半導体装置
US10192806B2 (en) * 2014-05-30 2019-01-29 Fuji Electric Co., Ltd. Semiconductor device
CN105814682A (zh) * 2014-05-30 2016-07-27 富士电机株式会社 半导体装置
US20160300778A1 (en) * 2014-05-30 2016-10-13 Fuji Electric Co., Ltd. Semiconductor device
JPWO2015182284A1 (ja) * 2014-05-30 2017-04-20 富士電機株式会社 半導体装置
JPWO2017130420A1 (ja) * 2016-01-31 2018-02-01 新電元工業株式会社 半導体モジュール
JP6254300B2 (ja) * 2016-01-31 2017-12-27 新電元工業株式会社 半導体モジュール
JP6254299B2 (ja) * 2016-01-31 2017-12-27 新電元工業株式会社 半導体モジュール
JPWO2017130421A1 (ja) * 2016-01-31 2018-02-01 新電元工業株式会社 半導体モジュール
WO2017130421A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
WO2017130420A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
JP2017168485A (ja) * 2016-03-14 2017-09-21 日本電気株式会社 半導体装置およびその製造方法
DE102017203256A1 (de) 2016-03-18 2017-09-21 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US10910324B2 (en) 2016-03-18 2021-02-02 Fuji Electric Co., Ltd. Semiconductor device having a resin case with a notch groove
DE102017203256B4 (de) 2016-03-18 2023-07-06 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP7158392B2 (ja) 2017-02-03 2022-10-21 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体モジュール
CN110268519A (zh) * 2017-02-03 2019-09-20 Abb瑞士股份有限公司 功率半导体模块
JP2020506551A (ja) * 2017-02-03 2020-02-27 アーベーベー・シュバイツ・アーゲー パワー半導体モジュール
US11776936B2 (en) 2017-04-20 2023-10-03 Rohm Co., Ltd. Semiconductor device
DE112018003636B4 (de) 2017-08-30 2023-06-29 Hitachi Power Semiconductor Device, Ltd. Leistungshalbleitermodul
CN109906509A (zh) * 2017-10-10 2019-06-18 新电元工业株式会社 模块以及电力转换装置
JP6522852B1 (ja) * 2017-10-10 2019-05-29 新電元工業株式会社 モジュールおよび電力変換装置
US11129300B2 (en) 2017-10-10 2021-09-21 Shindengen Electric Manufacturing Co., Ltd. Module and power conversion device
WO2019073505A1 (ja) * 2017-10-10 2019-04-18 新電元工業株式会社 モジュールおよび電力変換装置
CN109906509B (zh) * 2017-10-10 2022-10-28 新电元工业株式会社 模块以及电力转换装置
CN109659284A (zh) * 2017-10-11 2019-04-19 三菱电机株式会社 半导体装置
CN109659284B (zh) * 2017-10-11 2023-02-17 三菱电机株式会社 半导体装置
CN111276448A (zh) * 2018-12-03 2020-06-12 三菱电机株式会社 半导体装置及电力转换装置
JP7108567B2 (ja) 2019-03-20 2022-07-28 株式会社東芝 パワーモジュール
JP2020155572A (ja) * 2019-03-20 2020-09-24 株式会社東芝 パワーモジュール
US11626333B2 (en) 2020-05-22 2023-04-11 Fuji Electric Co., Ltd. Semiconductor device
DE112021004954T5 (de) 2021-02-03 2023-07-13 Hitachi Power Semiconductor Device, Ltd. Leistungshalbleitervorrichtung
WO2024004028A1 (ja) * 2022-06-28 2024-01-04 三菱電機株式会社 半導体装置
JP7459395B1 (ja) 2022-06-28 2024-04-01 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP5570476B2 (ja) 2014-08-13

Similar Documents

Publication Publication Date Title
JP5570476B2 (ja) 半導体装置および半導体装置の製造方法
JP5847165B2 (ja) 半導体装置
JP5638623B2 (ja) 半導体装置および半導体装置の製造方法
JP6356550B2 (ja) 半導体装置およびその製造方法
JP5807348B2 (ja) 半導体装置およびその製造方法
JPWO2013111276A1 (ja) 電力用半導体装置
JP6045749B2 (ja) 半導体装置
JP6676079B2 (ja) 半導体装置およびその製造方法
JP2012204366A (ja) 半導体装置
JP2011228336A (ja) 半導体装置および半導体装置の製造方法
JP5812712B2 (ja) 半導体装置および半導体装置の製造方法
JP5328740B2 (ja) 半導体装置および半導体装置の製造方法
JP2015130457A (ja) 半導体装置
JPWO2017110614A1 (ja) 半導体装置およびその製造方法
JP6360035B2 (ja) 半導体装置
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP5258825B2 (ja) パワー半導体装置及びその製造方法
JP2007027261A (ja) パワーモジュール
JP2004014629A (ja) 半導体装置及びその製造方法
JP5928324B2 (ja) 電力用半導体装置
JP2008181922A (ja) 熱伝導基板、その製造方法および熱伝導基板を用いた半導体装置
JP2013038259A (ja) 半導体装置
JP5297419B2 (ja) 半導体装置および半導体装置の製造方法
WO2023073831A1 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140624

R151 Written notification of patent or utility model registration

Ref document number: 5570476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees