JP7459395B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7459395B1
JP7459395B1 JP2023557414A JP2023557414A JP7459395B1 JP 7459395 B1 JP7459395 B1 JP 7459395B1 JP 2023557414 A JP2023557414 A JP 2023557414A JP 2023557414 A JP2023557414 A JP 2023557414A JP 7459395 B1 JP7459395 B1 JP 7459395B1
Authority
JP
Japan
Prior art keywords
electrode pattern
insulating layer
thickness
boundary
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023557414A
Other languages
English (en)
Inventor
啓行 原田
誠次 岡
秀俊 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7459395B1 publication Critical patent/JP7459395B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体装置（１００）は、絶縁層（４）と、第１電極パターン（１）とを有している。第１電極パターン（１）は、第１本体部（２１）と、第１段差部（３１）とを有している。第１本体部（２１）は、第１面（１１）と、第２面（１２）と、第１側面（４１）とを有している。第１面（１１）は、絶縁層（４）に対面している。第２面（１２）は、第１面（１１）の反対側にある。第１段差部（３１）は、第３面（１３）と、第１段差面（２５）とを有している。第３面（１３）は、絶縁層（４）に対面している。第１段差面（２５）は、第３面（１３）の反対側にある。第２面（１２）と第１側面（４１）との境界は、第１境界（９１）とされる。第１側面（４１）と第１段差面（２５）との境界は、第２境界（９２）とされる。第２面（１２）に垂直な断面において、第１側面（４１）の長さは、第１境界（９１）と第２境界（９２）とを繋ぐ線分の長さよりも長い。

Description

本開示は、半導体装置に関する。
高電圧または大電流に対応する半導体素子は、一般的にパワー半導体素子と呼ばれている。通常、パワー半導体素子の通電経路は、素子の厚み方向である。パワー半導体素子とは、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ、ダイオード等である。パワー半導体素子が絶縁基板上に実装され、封止部材によりパッケージングされた装置は、半導体装置と呼ばれている。
半導体装置は、産業機器、自動車および鉄道等の幅広い分野において用いられている。近年、半導体装置を搭載する機器の高性能化に伴い、半導体装置の定格電圧および定格電流の増加、半導体装置の使用温度範囲の拡大（高温化および低温化）が進んでいる。言い換えれば、半導体装置の高性能化および高信頼性化への要求が高まってきている。この要求に対応するために、半導体素子を搭載する絶縁基板の高放熱化および高信頼性化が必要となる。
特開２００４－２９６６１９号公報（特許文献１）には、金属層の少なくとも一部をミリング加工することによって、側面に段差部を設けた電極パターンを形成する絶縁基板の製造方法が開示されている。
特開２００４－２９６６１９号公報
しかしながら、特許文献１に開示されている製造方法を用いて製造された絶縁基板によれば、電極パターンの側面の形状は直線状となる。このため、熱サイクルが負荷された際に、段差部によって電極パターンと絶縁基板との間における剥離を抑制できるものの、封止部材と絶縁基板との間における剥離が発生するおそれがある。これによって、半導体装置の絶縁性能が劣化するおそれがある。
本開示は、上記に鑑みてなされたものであり、その目的は、熱サイクルに起因した絶縁性能の劣化を抑制可能な半導体装置を提供することである。
本開示に係る半導体装置は、絶縁基板と、半導体素子と、ケースと、封止部材とを備えている。絶縁基板は、絶縁層と、第１電極パターンとを有している。第１電極パターンは、絶縁層上に設けられている。半導体素子は、第１電極パターン上に設けられている。ケースは、絶縁基板を取り囲んでいる。封止部材は、絶縁基板および半導体素子の各々を覆っている。第１電極パターンは、第１本体部と、第１段差部とを有している。第１段差部は、第１本体部から突出している。第１本体部は、第１面と第２面と第１側面とを有している。第１面は、絶縁層に対面している。第２面は、第１面の反対側にある。第２面は、半導体素子に対面している。第１側面は、第２面に連なっている。第１段差部は、第３面と、第１段差面とを有している。第３面は、第１面に連なっている。第３面は、絶縁層に対面している。第１段差面は、第３面の反対側にある。第１段差面は、第１側面に連なっている。第２面に垂直な断面において、第１側面は曲線状である。第２面に垂直な断面において、第２面と第１側面との境界は、第１境界とされる。第２面に垂直な断面において、第１側面と第１段差面との境界は、第２境界とされる。第２面に垂直な断面における第１境界と第２境界とを繋ぐ線分の長さは、第１長さとされる。第２面に垂直な断面における第１側面の長さは、第１長さよりも長い。
本開示によれば、第１電極パターンの第１段差部によって、第１電極パターンと絶縁層との間の接合力を向上しつつ、第１側面と封止部材との間におけるアンカー効果によって、封止部材と絶縁基板との間の剥離を抑制できる。これによって、熱サイクルに起因した絶縁性能の劣化を抑制可能な半導体装置を提供できる。
実施の形態１に係る半導体装置の構成を示す断面模式図である。 図１の領域ＩＩの拡大断面模式図である。説明の便宜上、図２において封止部材は図示されていない。 絶縁層に金属板を接合する工程を示す拡大断面模式図である。 金属板を切削する工程を示す拡大断面模式図である。 金属板にエッチングレジストを印刷する工程を示す拡大断面模式図である。 実施の形態１の変形例に係る半導体装置の構成を示す拡大断面模式図である。 実施の形態２に係る半導体装置の構成を示す断面模式図である。 実施の形態３に係る半導体装置の構成を示す断面模式図である。 図８の領域ＩＸの拡大断面模式図である。 実施の形態３の変形例に係る半導体装置の構成を示す拡大断面模式図である。
以下、図面に基づいて本開示の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
実施の形態１．
（半導体装置の構成）
図１および図２を用いて半導体装置１００の構成について説明する。図１に示されるように、半導体装置１００は、ベース板５と、絶縁基板１０と、第１接合部５１と、半導体素子９と、第２接合部５２と、配線８と、端子７と、ケース６と、蓋７０と、封止部材６０とを主に有している。
ベース板５は、半導体装置１００の底面を構成している。言い換えれば、ベース板５は、半導体装置１００の底板である。絶縁基板１０は、ベース板５上にある。絶縁基板１０とベース板５とは、たとえば第１接合部５１によって接合されている。半導体素子９は、絶縁基板１０上にある。半導体素子９と絶縁基板１０とは、たとえば第２接合部５２によって接合されている。ケース６は、ベース板５と組み合わされている。ケース６は、半導体装置１００の側面を構成している。端子７は、ケース６上にある。蓋７０は、ケース６上にある。蓋７０とケース６とは、たとえば非図示の接着剤により接着されている。封止部材６０は、ベース板５とケース６と蓋７０とによって囲まれる領域内に充填されている。配線８は、半導体素子９と半導体装置１００の外部の装置（図示せず）とを電気的に接続するための部分である。
ベース板５は、たとえば平板状である。ベース板５は、第７面１７と第８面１８とを有している。第７面１７は、半導体装置１００の底面である。第８面１８は、第７面１７の反対側にある。ベース板５は、たとえば銅によって構成されている。絶縁基板１０は、ベース板５の第８面１８に対面している。絶縁基板１０は、絶縁層４と、第１電極パターン１と、第２電極パターン２と、第３電極パターン３とを有している。
第３電極パターン３は、ベース板５の第８面１８に対面している。第３電極パターン３は、たとえば銅によって構成されている。第３電極パターン３とベース板５とは、たとえば第１接合部５１によって接合されている。第１接合部５１は、たとえばはんだである。第１接合部５１は、たとえば銀または銀合金によって構成されていてもよい。
絶縁層４は、第３電極パターン３上にある。絶縁層４は、第９面１９と、第１０面２０とを有している。第９面１９は、第３電極パターン３に対面している。第９面１９において、絶縁層４は、第３電極パターン３に接している。第３電極パターン３は、たとえば直接接合法、ろう材接合法、溶湯接合法またはめっき法を用いて、絶縁層４の第９面１９に設けられている。第１０面２０は、第９面１９の反対側にある。
絶縁層４は、半導体素子９と、ベース板５とを絶縁している。絶縁層４は、放熱性を有していることが望ましい。絶縁層４は、たとえば酸化アルミニウム（Ａｌ2Ｏ3）、二酸化珪素（ＳｉＯ2）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、窒化珪素（Ｓｉ3Ｎ4）等のセラミックによって構成されている。
第１電極パターン１は、絶縁層４上に設けられている。第１電極パターン１は、たとえば直接接合法、ろう材接合法、溶湯接合法またはめっき法を用いて、絶縁層４上に設けられている。第１電極パターン１は、絶縁層４に対面している。第１電極パターン１は、たとえば銅によって構成されている。第１電極パターン１は、第１面１１と、第２面１２とを有している。
第１面１１は、絶縁層４に対面している。第１面１１において、第１電極パターン１は、たとえば絶縁層４に接している。第１面１１において、第１電極パターン１は、接合材（図示せず）を介して絶縁層４に接合されていてもよい。第２面１２は、第１面１１の反対側にある。
第２電極パターン２は、絶縁層４上に設けられている。第２電極パターン２は、絶縁層４の第１０面２０に対面している。第２電極パターン２は、たとえば直接接合法、ろう材接合法、溶湯接合法またはめっき法を用いて絶縁層４上に設けられている。第２電極パターン２は、第１電極パターン１から離間している。第２電極パターン２は、たとえば銅によって構成されている。第２電極パターン２は、第４面１４と、第５面１５とを有している。
第４面１４は、絶縁層４に対面している。第４面１４において、第２電極パターン２は、たとえば絶縁層４に接している。第４面１４において、第２電極パターン２は、接合材（図示せず）を介して絶縁層４に接合されていてもよい。第５面１５は、第４面１４の反対側にある。なお、図１に示される断面は、第２面１２に垂直な断面である。具体的には、図１に示される断面は、第２面１２に垂直であり且つ第１電極パターン１および第２電極パターン２の各々と交差する断面である。
半導体素子９は、第１電極パターン１上に設けられている。半導体素子９は、第１電極パターン１の第２面１２に対面している。半導体素子９と第１電極パターン１とは、第２接合部５２によって接合されている。別の観点から言えば、半導体素子９および第１電極パターン１の各々は、第２接合部５２に接している。第２面１２は、半導体素子９から離間している。第２接合部５２は、たとえばはんだである。第２接合部５２は、たとえば銀または銀合金によって構成されていてもよい。半導体素子９の個数は、たとえば２個である。２個の半導体素子９は、配線８によって互いに電気的に接続されている。
半導体素子９は、たとえば炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）系材料またはダイヤモンド等によって構成されているワイドバンドギャップ半導体である。なお、ワイドギャップ半導体とは、珪素（Ｓｉ）に比べてバンドギャップが大きい半導体である。半導体素子９は、たとえば動作時の温度が１５０℃以上に達する電力用半導体素子である。具体的には、半導体素子９は、たとえばＭＯＳＦＥＴ等の大電流を制御する半導体素子である。半導体素子９は、還流用のダイオードであってもよい。
ケース６の形状は環状である。ケース６は、絶縁基板１０を取り囲んでいる。ケース６は、半導体装置１００の使用温度範囲内で熱変形しない材料によって構成されていることが好ましい。ケース６は、絶縁性を有している材料によって構成されていることが好ましい。具体的には、ケース６は、熱軟化点が高い樹脂材料によって構成されていることが好ましい。より具体的には、ケース６は、たとえばポリフェニレンサルファイド（ＰＰＳ：Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）樹脂によって構成されている。
蓋７０は、半導体装置１００の内部と、半導体装置１００の外部とを隔離している。蓋７０は、半導体装置１００の内部への粉じん等の侵入を防ぐ部分である。端子７は、蓋７０とケース６との間にある。端子７は、ケース６と蓋７０とによって挟まれていてもよい。端子７の一部は、半導体装置１００の外部に露出している。端子７は、たとえば銅によって構成されている。
配線８は、端子７と半導体素子９とを電気的に接続している。配線８は、半導体素子９と第２電極パターン２とを電気的に接続している。配線８は、第２電極パターン２と端子７とを電気的に接続している。配線８の形状は線状である。配線８の断面は、たとえば円形である。配線８は、たとえば金またはアルミニウムによって構成されている。
封止部材６０は、絶縁基板１０、半導体素子９および配線８の各々を覆っている。封止部材６０は、絶縁基板１０、半導体素子９および配線８の各々を絶縁している。封止部材６０は、端子７、ケース６およびベース板５の各々に接している。封止部材６０は、蓋７０から離間している。封止部材６０は、所定の弾性率と耐熱性とを有している樹脂によって構成されている。具体的には、封止部材６０は、たとえばエポキシ樹脂によって構成されている。封止部材６０は、絶縁性と接着性とを有している樹脂によって構成されていてもよい。具体的には、封止部材６０は、たとえばシリコーン樹脂によって構成されていてもよい。
図２に示されるように、第１電極パターン１は、第１本体部２１と、第１段差部３１とを有している。第１段差部３１は、第１本体部２１から突出している。具体的には、第１段差部３１は、第１本体部２１から第１面１１と平行な方向に沿って突出している。
第１本体部２１は、第１電極パターン１の第１面１１および第２面１２の各々を構成している。第１本体部２１は、第１側面４１を有している。第１側面４１は、第２面１２に連なっている。第１側面４１は、第２電極パターン２に対面している。第１側面４１は、第２電極パターン２から離間している。第２面１２に垂直な断面において、第１側面４１は曲線状である。第２面１２に垂直な断面において、第１側面４１は円弧状であってもよい。第２面１２に垂直な断面において、第１側面４１は、たとえば第１本体部２１の内側に凹んでいる。
第１段差部３１は、第３面１３と、第１段差面２５と、第１段差側面４３とを有している。第３面１３は、第１本体部２１の第１面１１に連なっている。第３面１３は、第１電極パターン１の底面の一部を構成している。第３面１３は、絶縁層４に対面している。第３面１３において、第１電極パターン１は、たとえば絶縁層４に接している。第３面１３において、第１電極パターン１は、接合材（図示せず）を介して絶縁層４に接合されていてもよい。第３面１３は、第１面１１の延在する方向に沿って延在している。
第１段差面２５は、第３面１３の反対側にある。第１段差面２５は、第１側面４１に連なっている。第１段差面２５は、たとえば平面状である。第１段差面２５は、たとえば第１面１１と平行な方向に沿って延在している。第２面１２に垂直な方向において、第１段差面２５は、第１面１１と第２面１２との間にある。
第１段差側面４３は、第３面１３および第１段差面２５の各々に連なっている。第１段差側面４３は、第２電極パターン２に対面している。第１段差側面４３は、第２電極パターン２から離間している。第１段差側面４３は、第１側面４１よりも第１電極パターン１の外側にある。第２面１２に垂直な断面において、第１段差側面４３は、たとえば曲線状である。第２面１２に垂直な断面において、第１段差側面４３は、円弧状であってもよい。第２面１２に垂直な断面において、第１段差側面４３は、たとえば第１本体部２１の内側に凹んでいる。
図２に示されるように、第２面１２に垂直な断面において、第２面１２と第１側面４１との境界は、第１境界９１とされる。第２面１２に垂直な断面において、第１側面４１と第１段差面２５との境界は、第２境界９２とされる。第２面１２に垂直な断面において、第１境界９１と第２境界９２とを繋ぐ線分は、第１線分７１とされる。第１線分７１は、第２面１２に垂直な方向に沿って延在していてもよい。第１線分７１の長さは、第１長さＤ１とされる。第２面１２に垂直な断面における第１側面４１の長さは、第１長さＤ１よりも長い。なお、第２面１２に垂直な断面において、第１側面４１の長さとは、第１境界９１から第２境界９２までの第１側面４１に沿った距離である。
第２電極パターン２は、第２本体部２２と、第２段差部３２とを有している。第２段差部３２は、第２本体部２２から突出している。具体的には、第２段差部３２は、第２本体部２２から第４面１４と平行な方向に沿って突出している。なお、図１および図２に示される断面は、第２面１２に垂直であり且つ第１段差部３１および第２段差部３２の各々と交差する断面である。
第２本体部２２は、第２電極パターン２の第４面１４および第５面１５の各々を構成している。第２本体部２２は、第２側面４２を有している。第２側面４２は、第５面１５に連なっている。第２側面４２は、第１電極パターン１の第１側面４１に対面している。第２側面４２は、第１側面４１から離間している。第２面１２に垂直な断面において、第２側面４２は曲線状である。第２面１２に垂直な断面において、第２側面４２は円弧状であってもよい。第２面１２に垂直な断面において、第２側面４２は、たとえば第２本体部２２の内側に凹んでいる。
第２段差部３２は、第６面１６と、第２段差面２６と、第２段差側面４４とを有している。第６面１６は、第２本体部２２の第４面１４に連なっている。第６面１６は、第２電極パターン２の底面の一部を構成している。第６面１６は、絶縁層４に対面している。第６面１６において、第２電極パターン２は、たとえば絶縁層４に接している。第６面１６において、第２電極パターン２は、接合材（図示せず）を介して絶縁層４に接合されていてもよい。第６面１６は、第４面１４の延在する方向に沿って延在している。
第２段差面２６は、第６面１６の反対側にある。第２段差面２６は、第２側面４２に連なっている。第２段差面２６は、たとえば平面状である。第２段差面２６は、たとえば第４面１４と平行な方向に沿って延在している。第２面１２に垂直な方向において、第２段差面２６は、第４面１４と第５面１５との間にある。
第２段差側面４４は、第６面１６および第２段差面２６の各々に連なっている。第２段差側面４４は、第１電極パターン１の第１段差側面４３に対面している。第２段差側面４４は、第１段差側面４３から離間している。第２段差側面４４は、第２側面４２よりも第２電極パターン２の外側にある。第２面１２に垂直な断面において、第２段差側面４４は、たとえば曲線状である。第２面１２に垂直な断面において、第２段差側面４４は円弧状であってもよい。第２面１２に垂直な断面において、第２段差側面４４は、たとえば第２本体部２２の内側に凹んでいる。
図２に示されるように、第２面１２に垂直な断面において、第５面１５と第２側面４２との境界は、第３境界９３とされる。第２面１２に垂直な断面において、第２側面４２と第２段差面２６との境界は、第４境界９４とされる。第２面１２に垂直な断面において、第３境界９３と第４境界９４とを繋ぐ線分は、第５線分７５とされる。第５線分７５は、第２面１２に垂直な方向に沿って延在していてもよい。第５線分７５の長さは、第５長さＤ５とされる。第２面１２に垂直な断面における第２側面４２の長さは、第５長さＤ５よりも長い。なお、第２面１２に垂直な断面において、第２側面４２の長さとは、第３境界９３から第４境界９４までの第２側面４２に沿った距離である。
図２に示されるように、第２面１２に垂直な断面において、第１境界９１と第３境界９３とを繋ぐ線分は、第２線分７２とされる。第２線分７２は、たとえば第２面１２の延在する方向であり且つ第１電極パターン１から第２電極パターン２に向かう方向に沿って延びている。第２線分７２の長さは、第２長さＤ２とされる。
第２面１２に垂直な断面において、第２境界９２と第４境界９４とを繋ぐ線分は、第３線分７３とされる。第３線分７３は、たとえば第２面１２に平行な方向であり且つ第１電極パターン１から第２電極パターン２に向かう方向に沿って延びている。第３線分７３は、第２線分７２と実質的に平行であってもよい。第３線分７３の長さは、第３長さＤ３とされる。第３長さＤ３は、第２長さＤ２と実質的に同じであってもよい。第３長さＤ３は、第２長さＤ２よりも長くてもよい。
第２面１２に垂直な断面において、第１側面４１の中間点は、第１中間点８１とされる。第２面１２に垂直な方向において、第１境界９１と第１中間点８１との間の距離と、第２境界９２と第１中間点８１との間の距離は等しい。第２面１２に垂直な断面において、第２側面４２の中間点は、第２中間点８２とされる。第２面１２に垂直な方向において、第３境界９３と第２中間点８２との間の距離と、第４境界９４と第２中間点８２との間の距離は等しい。
第２面１２に垂直な断面において、第１中間点８１と第２中間点８２とを繋ぐ線分は、第４線分７４とされる。第４線分７４は、第２線分７２と実質的に平行であってもよい。第２面１２に垂直な方向において、第４線分７４は、第２線分７２と第３線分７３との間にある。第４線分７４の長さは、第４長さＤ４とされる。第４長さＤ４は、第２長さＤ２および第３長さＤ３の各々よりも長い。
図２に示されるように、第２面１２に垂直な方向における第１電極パターン１の厚みは、第１厚みＨ１とされる。第１厚みＨ１は、第２面１２に垂直な方向における第１面１１と第２面１２との間の距離である。第１厚みＨ１は、たとえば０．３ｍｍ以上５ｍｍ以下である。第１厚みＨ１は、たとえば０．５ｍｍ以上であってもよい。
第２面１２に垂直な方向における第２電極パターン２の厚みは、第２厚みＨ２とされる。第２厚みＨ２は、第２面１２に垂直な方向における第４面１４と第５面１５との間の距離である。第２厚みＨ２は、たとえば０．３ｍｍ以上５ｍｍ以下である。第２厚みＨ２は、たとえば０．５ｍｍ以上であってもよい。第２厚みＨ２は、第１厚みＨ１と実質的に同じであってもよい。
第２面１２に垂直な方向における第１段差部３１の厚みは、第３厚みＨ３とされる。第３厚みＨ３は、第２面１２に垂直な方向における第３面１３と第１段差面２５との間の距離である。第３厚みＨ３は、たとえば０．２ｍｍである。第３厚みＨ３は、第１厚みＨ１よりも小さい。第３厚みＨ３は、たとえば第１厚みＨ１の０．１倍以上０．８倍以下である。
第２面１２に垂直な方向における第２段差部３２の厚みは、第４厚みＨ４とされる。第４厚みＨ４は、第２面１２に垂直な方向における第６面１６と第２段差面２６との間の距離である。第４厚みＨ４は、たとえば０．２ｍｍである。第４厚みＨ４は、第２厚みＨ２よりも小さい。第４厚みＨ４は、たとえば第２厚みＨ２の０．１倍以上０．８倍以下である。第４厚みＨ４は、第３厚みＨ３と実質的に同じであってもよい。
第２面１２に垂直な方向における絶縁層４の厚みは、第５厚みＨ５とされる。第５厚みＨ５は、第２面１２に垂直な方向における第９面１９と第１０面２０との間の距離である。第５厚みＨ５は、たとえば０．２ｍｍである。第１厚みＨ１は、たとえば第５厚みＨ５の４倍以上である。第１厚みＨ１の下限は、特に限定されないが、たとえば第５厚みＨ５の６倍以上であってもよいし、第５厚みＨ５の８倍以上であってもよい。第１厚みＨ１の上限は、特に限定されないが、たとえば第５厚みＨ５の２０倍以下であってもよいし、第５厚みＨ５の１０倍以下であってもよい。
第２厚みＨ２は、たとえば第５厚みＨ５の４倍以上である。第２厚みＨ２の下限は、特に限定されないが、たとえば第５厚みＨ５の６倍以上であってもよいし、第５厚みＨ５の８倍以上であってもよい。第２厚みＨ２の上限は、特に限定されないが、たとえば第５厚みＨ５の２０倍以下であってもよいし、第５厚みＨ５の１０倍以下であってもよい。
第３厚みＨ３は、たとえば第５厚みＨ５の２分の１以上である。第３厚みＨ３の下限は、特に限定されないが、たとえば第５厚みＨ５以上であってもよいし、第５厚みＨ５の２倍以上であってもよい。第３厚みＨ３の上限は、特に限定されないが、たとえば第５厚みＨ５の５倍以下であってもよいし、第５厚みＨ５の４倍以下であってもよい。
第４厚みＨ４は、たとえば第５厚みＨ５の２分の１以上である。第４厚みＨ４の下限は、特に限定されないが、たとえば第５厚みＨ５以上であってもよいし、第５厚みＨ５の２倍以上であってもよい。第４厚みＨ４の上限は、特に限定されないが、たとえば第５厚みＨ５の５倍以下であってもよいし、第５厚みＨ５の４倍以下であってもよい。
（電極パターンの形成方法）
次に、図３から図５を用いて実施の形態１に係る半導体装置１００の第１電極パターン１および第２電極パターン２の形成方法について説明する。なお、以下において、第１電極パターン１と第２電極パターン２とを合わせて、単に電極パターンとも称する。
まず、図３に示されるように、たとえば直接接合法を用いて、絶縁層４の第１０面２０上に金属板９０が接合される。金属板９０は、第１１面８６と、第１２面８７とを有している。第１１面８６は、たとえば絶縁層４に接している。第１２面８７は、第１１面８６の反対側にある。
次に、図４に示されるように、たとえばミリング加工およびブラスト加工を用いて、金属板９０が切削される。これによって、金属板９０において、壁面９８と底面９７とが形成される。壁面９８は、第１２面８７に連なっている。壁面９８は、第１２面８７に垂直な方向に沿って延びている。底面９７は、壁面９８に連なっている。壁面９８と底面９７とは、溝９９を形成している。
次に、図５に示されるように、金属板９０に対してエッチングレジスト９６が印刷される。エッチングレジスト９６は、底面９７の一部および第１２面８７の各々に印刷される。別の観点から言えば、第１２面８７は、エッチングレジスト９６に覆われる。底面９７の一部は、エッチングレジスト９６から露出している。壁面９８の一部は、エッチングレジスト９６から露出している。
金属板９０に対して、エッチング加工が実施される。エッチング液として、たとえば塩化第二鉄溶液等が用いられる。金属板９０の底面９７および壁面９８の各々はエッチングされる。絶縁層４の一部は、金属板９０から露出する。以上のようにして、第１電極パターン１および第２電極パターン２（図１および図２参照）が形成される。
エッチング加工のみを用いて絶縁基板１０の電極パターンを形成する場合、ミリング加工とエッチング加工とを用いて電極パターンを形成する場合と比較して、電極パターンの形成に必要な時間が増大する。特に、金属板９０の厚みがたとえば０.５ｍｍ以上である場合において、エッチング加工に必要な時間が長くなる。このため、金属板９０に対するエッチング液のかかり方が不均一な場合には、電極パターンの寸法のバラツキが大きくなる。実施の形態１に係る半導体装置１００の電極パターンの形成方法によれば、ミリング加工とエッチング加工とを用いて電極パターンを形成する。このため、電極パターンの寸法のバラツキを低減できる。
また、エッチング加工のみを用いて絶縁基板１０の電極パターンを形成する場合、電極パターンの底面から頂面に近づくにつれて、エッチングによって削られる電極パターンの量が大きくなる。言い換えれば、電極パターンの底面から頂面に近づくにつれて、電極パターンの側面は、電極パターンの内側に近づく。このため、ミリング加工とエッチング加工とを用いて電極パターンを形成する場合と比較して、第２長さＤ２が長くなる。言い換えれば、電極パターンにおける底面の面積に対する頂面の面積の比率が小さくなる。実施の形態１に係る半導体装置１００の電極パターンの形成方法によれば、電極パターンにおける底面の面積に対する頂面の面積の比率を増大できる。言い換えれば、絶縁層４の第１０面２０の面積に対する電極パターンの頂面の面積の比率を増大することができる。このため、半導体装置１００における半導体素子９の個数を変更することなく、絶縁基板１０を小型化できる。この結果、半導体装置１００を小型化できる。
ミリング加工のみを用いて電極パターンを形成する場合、絶縁層４の近傍における電極パターンを加工する際に、絶縁層４が損傷するおそれがある。これによって、絶縁基板１０の信頼性が低下するおそれがある。実施の形態１に係る半導体装置１００の電極パターンの形成方法によれば、絶縁層４の近傍における電極パターンは、エッチング加工を用いて加工する。このため、絶縁基板１０の信頼性の低下を抑制できる。
次に、実施の形態１に係る半導体装置１００の作用効果について説明する。
半導体装置１００に熱サイクルが負荷される場合、半導体装置１００の部品間の熱膨張係数の差に起因して、部品間の剥離が生じるおそれがある。具体的には、第１電極パターン１と絶縁層４との間の熱膨張係数の差に起因して、第１電極パターン１が絶縁層４から剥離するおそれがある。
実施の形態１に係る半導体装置１００によれば、第１電極パターン１は、第１本体部２１と、第１段差部３１とを有している。第１段差部３１は、第１本体部２１から突出している。第１段差部３１は、第３面１３を有している。第３面１３は、絶縁層４に対面している。このため、第１電極パターン１と絶縁層４との間の接合面積を増大できる。また、第１本体部２１のサイズを増大することによって第１電極パターン１と絶縁層４との間の接合面積を増大した場合と比較して、第１電極パターン１と絶縁層４との間の熱応力の増大を抑制できる。このため、第１電極パターン１と絶縁層４との間の剥離を抑制できる。
また、封止部材６０と絶縁基板１０との間の熱膨張係数の差に起因して、封止部材６０が絶縁基板１０から剥離するおそれがある。実施の形態１に係る半導体装置１００によれば、第１電極パターン１の第１本体部２１は、第１側面４１を有している。第２面１２に垂直な断面において、第１側面４１は曲線状である。第２面１２に垂直な断面において、第１側面４１の長さは、第１境界９１と第２境界９２とを繋ぐ線分の長さよりも長い。このため、第１側面４１に沿うようにして、封止部材６０は配置される。これによって、封止部材６０に対してアンカー効果が発揮される。アンカー効果とは、たとえば第１側面４１の凹凸に封止部材６０が入り込むことによって、封止部材６０が第１側面４１に食い込み、封止部材６０と第１電極パターン１との間の接合力が向上する効果である。
このため、第１電極パターン１の第１側面４１の形状が直線状である場合と比較して、封止部材６０と絶縁基板１０との間の剥離を抑制できる。これによって、実施の形態１に係る半導体装置１００は、第１電極パターン１と絶縁層４との間の剥離を抑制しつつ、封止部材６０と絶縁基板１０との間の剥離を抑制できる。この結果、熱サイクルに起因して半導体装置１００の絶縁性能が劣化することを抑制できる。
実施の形態１に係る半導体装置１００は、第２電極パターン２を有していてもよい。第２面１２に垂直な断面において、第１中間点８１と第２中間点８２とを結ぶ線分の長さ（第４長さＤ４）は、第１境界９１と第３境界９３とを繋ぐ線分の長さ（第２長さＤ２）および第２境界９２と第４境界９４とを繋ぐ線分の長さ（第３長さＤ３）の各々よりも長くてもよい。このため、封止部材６０は、第１側面４１と第２側面４２との間に食い込むように配置される。これによって、封止部材６０と、第１側面４１および第２側面４２との間におけるアンカー効果が増強される。この結果、封止部材６０が絶縁基板１０から剥離することを抑制できる。
半導体装置１００の熱拡散性向上のため、電極パターンの厚みを厚くする場合がある。電極パターンの厚みが厚くなるにつれて、熱サイクルが負荷された際に、電極パターンと絶縁層４との間における熱応力が増大する。このため、第１電極パターン１の剥離が発生しやすくなる。実施の形態１に係る半導体装置１００によれば、第２面１２に垂直な方向において、第１電極パターン１の厚みは、絶縁層４の厚みの４倍以上であってもよい。実施の形態１に係る半導体装置１００によれば、このように第１電極パターン１の厚みが厚い絶縁基板１０においても、熱サイクルが負荷された際の絶縁層４と第１電極パターン１との間の剥離および封止部材６０と絶縁基板１０との間の剥離を抑制できる。この結果、半導体装置１００の絶縁性能の劣化を抑制できる。
電極パターンの段差部の厚みが過度に薄い場合、電極パターンと絶縁層４との間の接合力に対して段差部が寄与する割合が小さくなる。このため、電極パターンと絶縁層４との間の剥離を抑制する効果が減少する。実施の形態１に係る半導体装置１００によれば、第１段差部３１の厚みは、絶縁層４の厚みの２分の１以上であってもよい。このため、第１電極パターン１と絶縁層４との間の剥離をより確実に抑制できる。
電極パターンの段差部の厚みが過度に厚い場合、段差部における熱膨張量が過度に増大する。このため、電極パターンと絶縁層４との間の剥離が発生するおそれがある。実施の形態１に係る半導体装置１００によれば、第１段差部３１の厚みは、絶縁層４の厚みの５倍以下であってもよい。このため、第１電極パターン１と絶縁層４との間の剥離を抑制できる。
また、電極パターンの厚みに対する段差部の厚みの比率が過度に大きい場合、電極パターンの本体部の側面の長さが過度に短くなるため、封止部材６０に対するアンカー効果が小さくなる。このため、封止部材６０と絶縁基板１０との間の剥離が発生するおそれがある。実施の形態１に係る半導体装置１００によれば、第１段差部３１の厚みは、第１電極パターン１の厚みの０．８倍以下であってもよい。このため、封止部材６０と絶縁基板１０との間の剥離を抑制できる。
（実施の形態１の変形例）
次に、図６を用いて、実施の形態１の変形例に係る半導体装置１００の構成について説明する。図６に示される断面模式図は、図２に示される断面模式図に対応している。図６に示されるように、第２長さＤ２は、第３長さＤ３よりも大きくてもよい。第２面１２に垂直な断面において、第１境界９１は、第２境界９２よりも第１電極パターン１の内側にあってもよい。第２面１２に垂直な断面において、第３境界９３は、第４境界９４よりも第２電極パターン２の内側にあってもよい。
第２長さＤ２は、第４長さＤ４よりも大きくてもよい。第２面１２に垂直な断面において、第１境界９１は、第１中間点８１よりも第１電極パターン１の内側にあってもよい。第２面１２に垂直な断面において、第３境界９３は、第２中間点８２よりも第２電極パターン２の内側にあってもよい。
なお、上記においては、絶縁層４がセラミックによって構成されている場合について説明した。しかしながら、半導体装置１００の構成は、上記の構成に限定されない。具体的には、絶縁層４は、たとえば粉体が分散された樹脂硬化物によって構成されていてもよいし、粉体は、たとえばＡｌ2Ｏ3、ＳｉＯ2、ＡｌＮ、ＢＮ、Ｓｉ3Ｎ4などのセラミックによって構成されている。粉体は、たとえばダイヤモンド、炭化珪素または酸化ホウ素（Ｂ2Ｏ3）によって構成されていてもよいし、シリコーン樹脂やアクリル樹脂などの樹脂材料によって構成されていてもよい。粉体の形状は、たとえば球状である。粉体の形状は、破砕状、粒状、鱗片状または凝集体であってもよい。粉体の充填量は、必要な放熱性と絶縁性が得られる量であればよい。絶縁層４は、セラミック板を埋め込んだ樹脂硬化物によって構成されていてもよい。
半導体装置１００における半導体素子９の個数は、２個に限定されない。半導体装置１００における半導体素子９の個数は、半導体装置１００の用途に応じた必要な個数であってもよい。
第１電極パターン１、第２電極パターン２、第３電極パターン３、ベース板５および端子７の各々の材質は、必要な放熱特性を有するものであれば特に限定はされない。具体的には、第１電極パターン１、第２電極パターン２、第３電極パターン３、ベース板５および端子７の各々は、たとえばアルミニウムと鉄の複合材料、アルミニウムまたは鉄によって構成されていてもよい。第１電極パターン１、第２電極パターン２、第３電極パターン３、ベース板５および端子７の各々は、銅/インバー/銅クラッド材などの複合材料によって構成されていてもよいし、アルミニウムと炭化珪素の複合材料（ＡｌＳｉＣ）によって構成されていてもよい。第１電極パターン１、第２電極パターン２、第３電極パターン３、ベース板５および端子７の各々は、銅モリブデン（ＣｕＭｏ）等の合金によって構成されていてもよい。
第１電極パターン１、第２電極パターン２、第３電極パターン３、ベース板５および端子７の各々の表面は、必要な電流と電圧を半導体素子に供給できる構造である。具体的には、第１電極パターン１、第２電極パターン２、第３電極パターン３、ベース板５および端子７の各々の表面において、たとえばニッケルメッキが施されている。第１電極パターン１、第２電極パターン２、第３電極パターン３、ベース板５および端子７の各々の表面において、金メッキまたは錫メッキが施されていてもよい。第１電極パターン１、第２電極パターン２、第３電極パターン３、ベース板５および端子７の各々の表面において、微小な凹凸が設けられていてもよい。これによって、第１電極パターン１、第２電極パターン２、第３電極パターン３、ベース板５および端子７の各々と、封止部材６０との密着性を向上できる。
配線８は、例えば帯状の銅板であってもよい。言い換えれば、配線８の断面は、たとえば方形であってもよい。配線８の本数は、たとえば４本である。配線８の本数は、半導体素子９の電流密度などに応じて、必要な本数であってもよい。
半導体素子９、第２電極パターン２および端子７の各々と配線８との接合部は、必要な電流と電圧とを半導体素子９に供給できる構造である。具体的には、たとえば、半導体素子９、第２電極パターン２および端子７の各々と配線８とは、溶融された銅または錫などを用いて接合されていてもよいし、超音波接合を用いて接合されていてもよい。
実施の形態２．
次に、図７を用いて、実施の形態２に係る半導体装置１００の構成について説明する。実施の形態２に係る半導体装置１００の構成は、主に、絶縁基板１０の絶縁層４が有機材料によって構成されている点において、実施の形態１に係る半導体装置１００の構成と異なっており、その他の点については、実施の形態１に係る半導体装置１００の構成と実質的に同一である。以下、実施の形態１に係る半導体装置１００の構成と異なる点を中心に説明する。なお、図７に示される断面模式図は、図１に示される断面模式図に対応している。
図７に示されるように、絶縁基板１０の絶縁層４は、ベース板５に接合されていてもよい。絶縁層４の第９面１９は、ベース板５の第８面１８に接している。絶縁層４とベース板５は、たとえば加熱加圧接合（ホットプレス）を用いて接合されている。言い換えれば、絶縁層４とベース板５との接合において、たとえばろう材等の接合剤は用いられていない。絶縁層４の第９面１９の面積は、ベース板５の第８面１８の面積と実質的に同じであってもよい。
絶縁層４は、たとえば有機材料によって構成されている。具体的には、絶縁層４は、たとえばエポキシ樹脂によって構成されていてもよい。絶縁層４は、ポリイミド樹脂、シリコーン樹脂またはアクリル樹脂等の熱硬化性樹脂によって構成されていてもよい。絶縁層４は、たとえばエポキシ樹脂等にセラミック粉が充填された有機材料によって構成されていてもよい。
次に、実施の形態２に係る半導体装置１００の作用効果について説明する。
絶縁層４の面積が大きくなるにつれて、絶縁層４は、熱サイクルの負荷に伴う半導体装置１００の反りの影響を受けやすくなる。このため、絶縁層４の面積が過度に大きい場合、絶縁層４にクラックが発生するおそれがある。実施の形態２の半導体装置によれば、絶縁層４は有機材料によって構成されている。通常、有機材料は、セラミックよりも柔らかい。このため、絶縁層４の面積が過度に大きい場合であっても、絶縁層４におけるクラックの発生を抑制できる。
絶縁層４が有機材料によって構成されている場合、絶縁層４がセラミック材料によって構成されている場合と比較すると、絶縁層４は脆く且つ摩耗しやすい。このため、ミリング加工等を用いて絶縁層４の近傍の電極パターンを加工する場合、絶縁層４が摩耗するおそれがある。本開示に係る半導体装置によれば、絶縁層４の近傍の電極パターンを形成する際に、エッチング加工が用いられる。このため、絶縁層４の摩耗を抑制できる。この結果、半導体装置１００の信頼性の低下を抑制できる。
実施の形態３．
次に、図８および図９を用いて、実施の形態３に係る半導体装置１００の構成について説明する。実施の形態３に係る半導体装置１００の構成は、主に、封止部材６０が第１封止部６１と第２封止部６２とを有している点において、実施の形態２に係る半導体装置１００の構成と異なっており、その他の点については、実施の形態２に係る半導体装置１００の構成と実質的に同一である。以下、実施の形態２に係る半導体装置１００の構成と異なる点を中心に説明する。なお、図８に示される断面模式図は、図１に示される断面模式図に対応している。
図８および図９に示されるように、封止部材６０は、第１封止部６１と、第２封止部６２とを有している。第１封止部６１は、第１電極パターン１と第２電極パターン２との間にある。第１封止部６１は、絶縁層４、第１段差部３１、第２段差部３２、第１本体部２１および第２本体部２２の各々に接している。
第２面１２に垂直な方向における第１封止部６１の厚みは、第６厚みＨ６とされる。第６厚みＨ６は、たとえば第１厚みＨ１以下である。第１封止部６１は、たとえばエポキシ樹脂によって構成されている。なお、第１封止部６１は、シリコーン樹脂またはポリイミド樹脂等の熱硬化性樹脂によって構成されていてもよい。
第２封止部６２は、第１封止部６１上にある。第２封止部６２は、絶縁層４、第１封止部６１、第１段差部３１、第２段差部３２、第１本体部２１および第２本体部２２の各々に接している。第２封止部６２は、たとえばシリコーン樹脂によって構成されている。第２封止部６２は、エポキシ樹脂またはポリイミド樹脂等の熱硬化性樹脂によって構成されていてもよい。第２封止部６２を構成する材料の密着性は、第１封止部６１を構成する材料の密着性よりも高くてもよい。
第１封止部６１を構成する材料の粘度は、第２封止部６２を構成する材料の粘度よりも低い。なお、第１封止部６１を構成する材料の粘度とは、第１封止部６１を構成する材料の液体状態における粘度である。同様に、第２封止部６２を構成する材料の粘度とは、第２封止部６２を構成する材料の液体状態における粘度である。
なお、上記においては、第１封止部６１が第１電極パターン１と第２電極パターン２との間にある構成について説明したが、第１封止部６１は、第１電極パターン１および第２電極パターン２の各々を取り囲んでいてもよい。別の観点から言えば、第１封止部６１は、第１段差部３１および第２段差部３２の各々を覆っていてもよい。第２封止部６２は、第１段差部３１および第２段差部３２の各々から離間していてもよい。第２封止部６２は、第１側面４１および第２側面４２の各々から離間していてもよい。
次に、実施の形態３に係る半導体装置１００の作用効果について説明する。
電極パターンの厚みが過度に厚い場合、第１電極パターン１と第２電極パターン２との間において、封止部材６０がうまく充填されず、ボイドが生じるおそれがある。これによって、半導体装置１００の性能が低下するおそれがある。実施の形態３に係る半導体装置１００によれば、封止部材６０は、第１封止部６１と、第２封止部６２とを有している。第１封止部６１は、絶縁層４、第１段差部３１および第２段差部３２の各々に接している。第１封止部６１を構成する材料の粘度は、第２封止部６２を構成する材料の粘度よりも低い。このため、第１封止部６１は、電極パターン間の狭い領域においても充填されやすい。これによって、封止部材６０と絶縁基板１０との間におけるボイドの発生を抑制できる。この結果、半導体装置１００の絶縁信頼性を向上できる。
実施の形態３に係る半導体装置１００によれば、第１封止部６１は、エポキシ樹脂によって構成されていてもよい。第２封止部６２は、シリコーン樹脂によって構成されていてもよい。一般に、エポキシ樹脂は、シリコーン樹脂よりも水分の透過率が低い。このため、絶縁層４が吸湿することを抑制できる。また、一般に、シリコーン樹脂は、エポキシ樹脂よりも耐熱性が高い。このため、第２封止部６２の耐熱性を向上することができる。この結果、半導体装置１００の耐熱性を向上できる。
絶縁層４が有機材料によって構成されている場合、絶縁層４がセラミックによって構成されている場合と比較して吸湿しやすい。実施の形態３に係る半導体装置１００によれば、絶縁層４が有機材料によって構成されている場合においても、絶縁層４が吸湿することを抑制できる。
（実施の形態３の変形例）
次に、図１０を用いて実施の形態３の変形例に係る半導体装置１００の構成について説明する。図１０に示される断面模式図は、図９に示される断面模式図に対応している。
図１０に示されるように、第６厚みＨ６は、たとえば第３厚みＨ３以下であってもよい。第６厚みＨ６の上限は、特に限定されないが、たとえば第３厚みＨ３の２分の１以下であってもよいし、第３厚みＨ３の４分の１以下であってもよい。第６厚みＨ６の下限は、特に限定されないが、たとえば第３厚みＨ３の１０分の１以上であってもよいし、第３厚みＨ３の８分の１以上であってもよい。
第１封止部６１は、第１段差側面４３および第２段差側面４４の各々の一部に接している。第１封止部６１は、第１本体部２１および第２本体部２２の各々から離間している。第１封止部６１は、第１段差面２５および第２段差面２６の各々から離間している。
第２封止部６２の一部は、第１電極パターン１と第２電極パターン２との間にある。第２封止部６２は、第１側面４１、第２側面４２、第１段差面２５および第２段差面２６の各々に接している。第２封止部６２は、第１段差側面４３および第２段差側面４４の各々の一部に接している。
次に、実施の形態３の変形例に係る半導体装置１００の作用効果について説明する。
実施の形態３の変形例に係る半導体装置１００によれば、第６厚みＨ６は、たとえば第３厚みＨ３以下であってもよい。このため、第２封止部６２は、電極パターンの間に充填される。これによって、第２封止部６２に対して、第１側面４１および第２側面４２の各々によるアンカー効果が発揮される。この結果、熱サイクルに起因する第２封止部６２と絶縁基板１０との間の剥離を抑制できる。
（サンプル準備）
次に、サンプルを用いた試験について説明する。まず、サンプル１からサンプル１０に係る半導体装置を３台ずつ準備した。サンプル１からサンプル５に係る半導体装置は、比較例である。サンプル６からサンプル１０に係る半導体装置１００は、実施例である。
サンプル１からサンプル１０に係る半導体装置１００は、実施の形態２に係る半導体装置１００に対応する。サンプル１からサンプル１０に係る半導体装置１００において、ベース板５のサイズは、１００ｍｍ×１５０ｍｍとした。半導体素子９のサイズは、１０ｍｍ×１１ｍｍとした。半導体素子９と絶縁基板１０とは、はんだを用いて接合した。配線８の径は、０．４ｍｍまたは０．２ｍｍとした。配線８の材質は、アルミニウムとした。ベース板５とケース６とは、接着剤を用いて接着した。
サンプル１からサンプル１０に係る半導体装置１００の電極パターンは、上記の実施の形態１に係る半導体装置１００の電極パターンの形成方法に沿って作製した。サンプル１からサンプル５に係る半導体装置１００は、第１段差部３１および第２段差部３２の各々を有していない。サンプル６からサンプル１０に係る半導体装置１００は、第１段差部３１および第２段差部３２の各々を有している。サンプル６からサンプル１０に係る半導体装置１００の第１段差部３１および第２段差部３２の各々の厚みは、０．２ｍｍとした。
サンプル１およびサンプル６に係る半導体装置の電極厚み（第１厚みＨ１および第２厚みＨ２）は、０．３ｍｍとした。サンプル２およびサンプル７に係る半導体装置の電極厚みは、０．５ｍｍとした。サンプル３およびサンプル８に係る半導体装置の電極厚みは、０．８ｍｍとした。サンプル４およびサンプル９に係る半導体装置の電極厚みは、１ｍｍとした。サンプル５およびサンプル１０係る半導体装置の電極厚みは、２ｍｍとした。
（実験方法）
サンプル１からサンプル１０に係る半導体装置１００に対して、熱サイクル試験を実施した。まず、熱サイクルを負荷する前に、半導体装置１００の絶縁耐圧評価を行った。絶縁耐圧評価において、半導体装置１００に対して実効値４ｋＶの電圧を負荷した。３台の半導体装置１００の内、絶縁破壊された半導体装置１００の台数を確認した。
次に、半導体装置１００を温度制御が可能な恒温槽に入れ、恒温槽の温度を－４０℃～１８０℃の間で繰り返し変化させた。恒温槽の温度を－４０℃で３０分間保持し、その後１８０℃で３０分間保持することを１サイクルとし、１０００サイクル繰り返した。２５０サイクル毎に、半導体装置１００の絶縁耐圧評価を行った。
（実験結果）
Figure 0007459395000001
表１は、サンプル１からサンプル１０に係る半導体装置１００の絶縁耐圧評価の結果を示している。表１において、Ａは、絶縁破壊された半導体装置１００の台数が０台であったことを示している。Ｂは、絶縁破壊された半導体装置１００の台数が１台または２台であったことを示している。Ｃは、絶縁破壊された半導体装置１００の台数が３台であったことを示している。
表１に示されるように、サンプル２からサンプル５に係る半導体装置１００においては、１０００サイクル後の絶縁耐圧評価において、絶縁破壊された半導体装置１００が確認された。言い換えれば、比較例の半導体装置１００においては、電極厚みが０．５ｍｍ以上である場合、熱サイクル試験によって絶縁性能が劣化した。
表１に示されるように、サンプル６からサンプル９に係る半導体装置１００においては、１０００サイクル後の絶縁耐圧評価において、絶縁破壊された半導体装置１００が確認されなかった。言い換えれば、実施例の半導体装置１００においては、電極厚みが１ｍｍ以下である場合、熱サイクル試験によって絶縁性能が劣化しなかった。
表１に示されるように、サンプル５に係る半導体装置１００においては、１０００サイクル後の絶縁耐圧評価において、全ての半導体装置１００が絶縁破壊された。一方で、サンプル１０に係る半導体装置１００においては、１０００サイクル後の絶縁耐圧評価において、絶縁破壊された半導体装置１００は、１台のみであった。
以上の結果より、比較例の半導体装置１００と比較して、実施例の半導体装置１００は、熱サイクルが負荷された際の半導体装置１００の絶縁性能の劣化を抑制可能であることが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 第１電極パターン、２ 第２電極パターン、３ 第３電極パターン、４ 絶縁層、５ ベース板、６ ケース、７ 端子、８ 配線、９ 半導体素子、１０ 絶縁基板、１１ 第１面、１２ 第２面、１３ 第３面、１４ 第４面、１５ 第５面、１６ 第６面、１７ 第７面、１８ 第８面、１９ 第９面、２０ 第１０面、２１ 第１本体部、２２ 第２本体部、２５ 第１段差面、２６ 第２段差面、３１ 第１段差部、３２ 第２段差部、４１ 第１側面、４２ 第２側面、４３ 第１段差側面、４４ 第２段差側面、５１ 第１接合部、５２ 第２接合部、６０ 封止部材、６１ 第１封止部、６２ 第２封止部、７０ 蓋、７１ 第１線分、７２ 第２線分、７３ 第３線分、７４ 第４線分、７５ 第５線分、８１ 第１中間点、８２ 第２中間点、８６ 第１１面、８７ 第１２面、９０ 金属板、９１ 第１境界、９２ 第２境界、９３ 第３境界、９４ 第４境界、９６ エッチングレジスト、９７ 底面、９８ 壁面、９９ 溝、１００ 半導体装置、Ｄ１ 第１長さ、Ｄ２ 第２長さ、Ｄ３ 第３長さ、Ｄ４ 第４長さ、Ｄ５ 第５長さ、Ｈ１ 第１厚み、Ｈ２ 第２厚み、Ｈ３ 第３厚み、Ｈ４ 第４厚み、Ｈ５ 第５厚み、Ｈ６ 第６厚み。

Claims (8)

  1. 絶縁層と、前記絶縁層上に設けられている第１電極パターンとを有する絶縁基板と、
    前記第１電極パターン上に設けられている半導体素子と、
    前記絶縁基板を取り囲んでいるケースと、
    前記絶縁基板および前記半導体素子の各々を覆う封止部材とを備え、
    前記第１電極パターンは、第１本体部と、前記第１本体部から突出している第１段差部とを有し、
    前記第１本体部は、
    前記絶縁層に対面している第１面と、
    前記第１面の反対側にあり且つ前記半導体素子に対面している第２面と、
    前記第２面に連なる第１側面とを有し、
    前記第１段差部は、
    前記第１面に連なり且つ前記絶縁層に対面している第３面と、
    前記第３面の反対側にあり且つ前記第１側面に連なる第１段差面とを有し、
    前記第２面に垂直な断面において、前記第１側面は、曲線状であり、
    前記第２面に垂直な断面において、
    前記第２面と前記第１側面との境界を第１境界とし、
    前記第１側面と前記第１段差面との境界を第２境界とし、
    前記第１境界と前記第２境界とを繋ぐ線分の長さを第１長さとした場合、
    前記第２面に垂直な断面における前記第１側面の長さは、前記第１長さよりも長く、
    前記第１段差面は、平面状である、半導体装置。
  2. 前記絶縁基板は、前記絶縁層上に設けられており且つ前記第１電極パターンから離間している第２電極パターンをさらに有し、
    前記第２電極パターンは、第２本体部と、前記第２本体部から突出している第２段差部とを有し、
    前記第２本体部は、
    前記絶縁層に対面している第４面と、
    前記第４面の反対側にある第５面と、
    前記第５面に連なり且つ前記第１側面に対面している第２側面とを有し、
    前記第２段差部は、
    前記第４面に連なり且つ前記絶縁層に対面している第６面と、
    前記第６面の反対側にあり且つ前記第２側面に連なる第２段差面とを有し、
    前記第２面に垂直な断面において、
    前記第５面と前記第２側面との境界を第３境界とし、
    前記第２側面と前記第２段差面との境界を第４境界とし、
    前記第１境界と前記第３境界とを繋ぐ線分の長さを第２長さとし、
    前記第２境界と前記第４境界とを繋ぐ線分の長さを第３長さとし、
    前記第１側面の中間点と前記第２側面の中間点とを繋ぐ線分の長さを第４長さとした場合、
    前記第４長さは、前記第２長さおよび前記第３長さの各々よりも長い、請求項１に記載の半導体装置。
  3. 前記封止部材は、
    前記絶縁層、前記第１段差部および前記第２段差部の各々に接している第１封止部と、
    前記第１封止部上にある第２封止部とを有している、請求項２に記載の半導体装置。
  4. 前記第２面に垂直な方向において、前記第１封止部の厚みは、前記第１段差部の厚み以下である、請求項３に記載の半導体装置。
  5. 前記第１封止部は、エポキシ樹脂によって構成されており、
    前記第２封止部は、シリコーン樹脂によって構成されている、請求項３または請求項４に記載の半導体装置。
  6. 前記絶縁層は、有機材料によって構成されている、請求項１から請求項４のいずれか１項に記載の半導体装置。
  7. 前記第２面に垂直な方向において、前記第１電極パターンの厚みは、前記絶縁層の厚みの４倍以上である、請求項１から請求項４のいずれか１項に記載の半導体装置。
  8. 前記第２面に垂直な方向において、前記第１段差部の厚みは、前記絶縁層の厚みの２分の１以上である、請求項１から請求項４のいずれか１項に記載の半導体装置。
JP2023557414A 2022-06-28 2022-06-28 半導体装置 Active JP7459395B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/025742 WO2024004028A1 (ja) 2022-06-28 2022-06-28 半導体装置

Publications (1)

Publication Number Publication Date
JP7459395B1 true JP7459395B1 (ja) 2024-04-01

Family

ID=89382103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023557414A Active JP7459395B1 (ja) 2022-06-28 2022-06-28 半導体装置

Country Status (2)

Country Link
JP (1) JP7459395B1 (ja)
WO (1) WO2024004028A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231883A (ja) 2001-01-31 2002-08-16 Hitachi Ltd パワー半導体モジュールおよびそれを用いた電力変換装置
JP2002280705A (ja) 2001-03-19 2002-09-27 Hitachi Metals Ltd 複合基板の回路形成方法及び複合基板
JP2007134563A (ja) 2005-11-11 2007-05-31 Denki Kagaku Kogyo Kk 段差回路基板、その製造方法およびそれを用いた電力制御部品。
JP2013016684A (ja) 2011-07-05 2013-01-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2017152603A (ja) 2016-02-26 2017-08-31 三菱電機株式会社 パワー半導体モジュール及びその製造方法
JP2020088038A (ja) 2018-11-19 2020-06-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231883A (ja) 2001-01-31 2002-08-16 Hitachi Ltd パワー半導体モジュールおよびそれを用いた電力変換装置
JP2002280705A (ja) 2001-03-19 2002-09-27 Hitachi Metals Ltd 複合基板の回路形成方法及び複合基板
JP2007134563A (ja) 2005-11-11 2007-05-31 Denki Kagaku Kogyo Kk 段差回路基板、その製造方法およびそれを用いた電力制御部品。
JP2013016684A (ja) 2011-07-05 2013-01-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2017152603A (ja) 2016-02-26 2017-08-31 三菱電機株式会社 パワー半導体モジュール及びその製造方法
JP2020088038A (ja) 2018-11-19 2020-06-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2024004028A1 (ja) 2024-01-04

Similar Documents

Publication Publication Date Title
JP5602077B2 (ja) 半導体装置
US10283432B2 (en) Molded package with chip carrier comprising brazed electrically conductive layers
WO2016152258A1 (ja) 半導体装置
JPH04162756A (ja) 半導体モジュール
US20120175755A1 (en) Semiconductor device including a heat spreader
US10490491B2 (en) Semiconductor device
WO2018194153A1 (ja) 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法
JP2009283741A (ja) 半導体装置
WO2017145667A1 (ja) 半導体モジュールおよびその製造方法
US10818630B2 (en) Semiconductor device
JP6057927B2 (ja) 半導体装置
WO2020136810A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6895307B2 (ja) 半導体装置
CN114078790A (zh) 功率半导体模块装置及其制造方法
JP5921723B2 (ja) 半導体装置
JP7459395B1 (ja) 半導体装置
JP2015211178A (ja) 半導体装置
US6727585B2 (en) Power device with a plastic molded package and direct bonded substrate
JP2016143846A (ja) 半導体装置
CN112889148B (zh) 具有自由浮动封装概念的功率半导体装置
JP2021180232A (ja) 電力半導体装置
US20090001546A1 (en) Ultra-thick thick film on ceramic substrate
JP2012209469A (ja) 電力用半導体装置
US11581229B2 (en) Power semiconductor module with adhesive filled tapered portion
US20230223331A1 (en) Semiconductor module

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230919

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230919

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240319

R150 Certificate of patent or registration of utility model

Ref document number: 7459395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150