JP5602077B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5602077B2 JP5602077B2 JP2011064484A JP2011064484A JP5602077B2 JP 5602077 B2 JP5602077 B2 JP 5602077B2 JP 2011064484 A JP2011064484 A JP 2011064484A JP 2011064484 A JP2011064484 A JP 2011064484A JP 5602077 B2 JP5602077 B2 JP 5602077B2
- Authority
- JP
- Japan
- Prior art keywords
- base plate
- sealing resin
- circuit board
- partition plate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
(実施の形態1)
最初に本発明の実施の形態1の半導体装置の構成について説明する。なお、図1〜図3ではそれぞれ半導体装置の構成が適宜省略されており、半導体装置が簡略化されて図示されている。
まず、ベース板3の所定に位置に回路基板2が搭載される。続いて、回路基板2の回路2aの所定の位置に半導体素子1が搭載される。続いて、ベース板3にケース材5および仕切り板6が搭載される。半導体素子1間および半導体素子1と回路基板2、ケース材5、仕切り板6の所定の位置とが配線部材9で接合される。続いて、ケース材5内の仕切り区分内ごとに封止樹脂7が封止される。これにより、本実施の形態の半導体装置100が製造される。
図5を参照して、本実施の形態の比較例の半導体装置100では、図中矢印で示されるケース材5で取り囲まれた空間4の対角線長さDがベース板3と封止樹脂7との界面の最大距離となる。比較例の半導体装置100は仕切り板6を有していないため、仕切り板6によって空間4が区画されていない。そのため、ベース板3と封止樹脂7との界面の距離を小さくすることはできない。
本発明の実施の形態2では、本発明の実施の形態1と比較して、ケース材および仕切り板の形状が主に異なっている。
本発明の実施の形態3では、本発明の実施の形態1と比較して、ベース板の形状が主に異なっている。
本発明の実施の形態4では、本発明の実施の形態1と比較して、ベース板の形状が主に異なっている。
本発明の実施の形態5では、本発明の実施の形態1と比較して、ベース板の形状が主に異なっている。
本発明の実施の形態6では、本発明の実施の形態1と比較して、封止樹脂が主に異なっている。
本発明の実施の形態7では、本発明の実施の形態1と比較して、封止樹脂が主に異なっている。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
Claims (6)
- 半導体素子と、
前記半導体素子が実装された回路基板と、
前記回路基板が実装された放熱性を有するベース板と、
前記ベース板に設置され、かつ前記回路基板を囲む空間を有するケース材と、
前記ベース板に設置され、前記空間を前記回路基板の配置された第1の領域とその他の第2の領域とを有するように区画する仕切り板と、
前記第1の領域においては前記半導体素子を覆うように、前記仕切り板で区画された前記第1および第2の領域の各々を封止する封止樹脂とを備え、
前記仕切り板の前記ベース板側の先端部は、前記ベース板に向かって断面積が小さくなるテーパ形状を有している、半導体装置。 - 半導体素子と、
前記半導体素子が実装された回路基板と、
前記回路基板が実装された放熱性を有するベース板と、
前記ベース板に設置され、かつ前記回路基板を囲む空間を有するケース材と、
前記ベース板に設置され、前記空間を前記回路基板の配置された第1の領域とその他の第2の領域とを有するように区画する仕切り板と、
前記第1の領域においては前記半導体素子を覆うように、前記仕切り板で区画された前記第1および第2の領域の各々を封止する封止樹脂とを備え、
前記ベース板は仕切り板用凹部を含み、
前記仕切り板用凹部に前記仕切り板の前記ベース板側の前記先端部が挿入されている、半導体装置。 - 前記仕切り板用凹部は、前記仕切り板用凹部の底部に向かって開口面積が大きくなる逆テーパ形状を有している、請求項2に記載の半導体装置。
- 半導体素子と、
前記半導体素子が実装された回路基板と、
前記回路基板が実装された放熱性を有するベース板と、
前記ベース板に設置され、かつ前記回路基板を囲む空間を有するケース材と、
前記ベース板に設置され、前記空間を前記回路基板の配置された第1の領域とその他の第2の領域とを有するように区画する仕切り板と、
前記第1の領域においては前記半導体素子を覆うように、前記仕切り板で区画された前記第1および第2の領域の各々を封止する封止樹脂とを備え、
前記ベース板はケース材用凹部を含み、
前記ケース材用凹部に前記ケース材の前記ベース板側の前記先端部が挿入されており、
前記ケース材用凹部は、前記ケース材用凹部の底部に向かって開口面積が大きくなる逆テーパ形状を有している、半導体装置。 - 半導体素子と、
前記半導体素子が実装された回路基板と、
前記回路基板が実装された放熱性を有するベース板と、
前記ベース板に設置され、かつ前記回路基板を囲む空間を有するケース材と、
前記ベース板に設置され、前記空間を前記回路基板の配置された第1の領域とその他の第2の領域とを有するように区画する仕切り板と、
前記第1の領域においては前記半導体素子を覆うように、前記仕切り板で区画された前記第1および第2の領域の各々を封止する封止樹脂とを備え、
前記ベース板はベース板凹部を含み、
前記ベース板凹部は、前記ベース板において前記回路基板が実装された部分および前記ケース材、前記仕切り板が設置された部分とは異なる部分に設けられており、かつ
前記ベース板凹部は、前記ベース板凹部の底部に向かって開口面積が大きくなる逆テーパ形状を有している、半導体装置。 - 半導体素子と、
前記半導体素子が実装された回路基板と、
前記回路基板が実装された放熱性を有するベース板と、
前記ベース板に設置され、かつ前記回路基板を囲む空間を有するケース材と、
前記ベース板に設置され、前記空間を前記回路基板の配置された第1の領域とその他の第2の領域とを有するように区画する仕切り板と、
前記第1の領域においては前記半導体素子を覆うように、前記仕切り板で区画された前記第1および第2の領域の各々を封止する封止樹脂とを備え、
前記封止樹脂は、第1の封止樹脂と、前記第1の封止樹脂より低い弾性率を有する第2の封止樹脂とを含み、
前記第1の封止樹脂により前記回路基板の下面までが封止されており、かつ
前記第2の封止樹脂により前記回路基板の下面より上方が封止されている、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011064484A JP5602077B2 (ja) | 2011-03-23 | 2011-03-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011064484A JP5602077B2 (ja) | 2011-03-23 | 2011-03-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012204366A JP2012204366A (ja) | 2012-10-22 |
JP5602077B2 true JP5602077B2 (ja) | 2014-10-08 |
Family
ID=47185098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011064484A Active JP5602077B2 (ja) | 2011-03-23 | 2011-03-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5602077B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015015412A (ja) * | 2013-07-08 | 2015-01-22 | 富士電機株式会社 | 半導体装置 |
JP6349903B2 (ja) * | 2014-01-30 | 2018-07-04 | 日立化成株式会社 | 半導体装置 |
US9666519B2 (en) | 2014-02-24 | 2017-05-30 | Mitsubishi Electric Corporation | Power semiconductor module and power unit |
JP6135552B2 (ja) * | 2014-02-28 | 2017-05-31 | 三菱電機株式会社 | 半導体装置 |
JP6398270B2 (ja) * | 2014-04-03 | 2018-10-03 | 富士電機株式会社 | 半導体装置 |
JP6435794B2 (ja) * | 2014-11-12 | 2018-12-12 | 富士電機株式会社 | 半導体装置 |
JP6500567B2 (ja) * | 2015-04-01 | 2019-04-17 | 富士電機株式会社 | 半導体装置 |
US10290602B2 (en) | 2015-07-08 | 2019-05-14 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method of making semiconductor device |
CN108292631B (zh) * | 2015-12-04 | 2021-08-06 | 三菱电机株式会社 | 半导体模块 |
JP2017183699A (ja) * | 2016-03-29 | 2017-10-05 | 株式会社ケーヒン | 電力変換装置及び電力変換装置の製造方法 |
JP2017183657A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社豊田自動織機 | 半導体装置 |
JP6461441B1 (ja) * | 2017-07-03 | 2019-01-30 | 三菱電機株式会社 | 半導体装置 |
JP7027140B2 (ja) * | 2017-12-04 | 2022-03-01 | 株式会社東芝 | 電力変換装置及び鉄道車両 |
WO2020021642A1 (ja) * | 2018-07-24 | 2020-01-30 | 日立化成株式会社 | 回路パッケージの製造方法及び回路パッケージ |
JP2020035965A (ja) * | 2018-08-31 | 2020-03-05 | 日立化成株式会社 | パワーモジュール |
JP7247791B2 (ja) * | 2019-07-03 | 2023-03-29 | 住友電気工業株式会社 | 半導体装置 |
US20220415735A1 (en) * | 2020-01-17 | 2022-12-29 | Mitsubishi Electric Corporation | Power module and power conversion device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6417455A (en) * | 1987-07-10 | 1989-01-20 | Mitsubishi Electric Corp | Semiconductor device |
JPH09275155A (ja) * | 1996-04-03 | 1997-10-21 | Hitachi Ltd | 半導体装置 |
JP4137840B2 (ja) * | 2004-05-10 | 2008-08-20 | 三菱電機株式会社 | 電力用半導体装置 |
JP5228519B2 (ja) * | 2008-02-19 | 2013-07-03 | 富士電機株式会社 | 半導体装置 |
JP2009289920A (ja) * | 2008-05-28 | 2009-12-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2012015222A (ja) * | 2010-06-30 | 2012-01-19 | Hitachi Ltd | 半導体装置 |
JP2012151342A (ja) * | 2011-01-20 | 2012-08-09 | Aisin Aw Co Ltd | 半導体装置 |
-
2011
- 2011-03-23 JP JP2011064484A patent/JP5602077B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012204366A (ja) | 2012-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5602077B2 (ja) | 半導体装置 | |
JP4319591B2 (ja) | 半導体パワーモジュール | |
JP6983187B2 (ja) | 電力用半導体装置 | |
JP6054009B1 (ja) | 半導体装置 | |
JP5071719B2 (ja) | 電力用半導体装置 | |
JP7163054B2 (ja) | 半導体装置 | |
JP2011228336A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6057926B2 (ja) | 半導体装置 | |
US9466542B2 (en) | Semiconductor device | |
JP6057927B2 (ja) | 半導体装置 | |
JP2022186839A (ja) | 半導体装置 | |
WO2020241238A1 (ja) | 半導体装置 | |
JPWO2018194153A1 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
JP2006179538A (ja) | 半導体パワーモジュール | |
JP6041795B2 (ja) | 半導体装置 | |
JP2012015222A (ja) | 半導体装置 | |
JPWO2020136810A1 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
JP2004228286A (ja) | 電力用半導体装置 | |
JP6157320B2 (ja) | 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法 | |
JP2007027261A (ja) | パワーモジュール | |
JP2017135144A (ja) | 半導体モジュール | |
JP2021027150A (ja) | 半導体装置 | |
JP2021093441A (ja) | 半導体モジュール | |
JP4861200B2 (ja) | パワーモジュール | |
JP2015037151A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5602077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |