JP2009289920A

JP2009289920A - 半導体装置の製造方法

Info

Publication number: JP2009289920A
Application number: JP2008139866A
Authority: JP
Inventors: Seiki Hiramatsu; 星紀平松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-05-28
Filing date: 2008-05-28
Publication date: 2009-12-10

Abstract

【課題】コーティング材と封止材の界面の接着性および半導体素子などの基材表面との接着性を向上させた半導体装置を提供する。
【解決手段】半導体素子５は電極３に積載され、基板２とケース６とにより形成される第１領域の内側に配設され、上記電極３のひとつの側面に粘度η₁のリブ材９を塗布することにより、上記電極３とリブ材９とにより上記電極３の側面を囲む第２領域を形成する工程と、形成された第２領域の内側に粘度η₂のコーティング材８を塗布する工程と、第１領域の内側であって、第２領域の外側に粘度η₃の封止樹脂１１を注入する工程と、上記第１領域の内側に封止樹脂１１を注入する工程とを含み、粘度η₁、η₂およびη₃は、η₃＜η₂＜η₁の条件を満たし、上記リブ材９、コーティング材８および封止樹脂１１は未硬化の状態で塗布して、同時に硬化させることを特徴とする。
【選択図】図１

Description

本発明は半導体装置の製造方法に関し、パワーデバイスとしての半導体装置の製造方法において好適である。

産業機器や電鉄、自動車の進展に伴い、それらに使用される半導体装置の使用環境も激化している。その結果、半導体装置の封止材（封止樹脂）の剥離が発生したり、防湿性の低下から絶縁破壊を起こしたりする問題が発生し、半導体装置を組み込んだ電気システム装置の小型化、高機能化、高性能化を妨げる要因のひとつになっている。そのような半導体装置の問題を解決するひとつの手段として、半導体素子の表面をコーティングし、その外側を封止材で封止する方法が検討されてきた。たとえば特許文献１には、リードフレーム上に実装された半導体素子の上をシリコーンゴムでコーティングし、その外側をエポキシ樹脂で封止する方法が開示されている（図８参照）。また、特許文献２には、制御基板に実装した電子部品にコーティング材を施して、その外側をシリコーンゲルで封止する方法が示されている（図９参照）。
特開平８−３３０４７７号公報特開平７−３３５８００号公報

しかしながら、特許文献１（図８参照）および特許文献２（図９参照）に示す方法では、コーティング材を硬化させてから封止樹脂を注入して硬化するので、Ｈ／Ｃ試験などの際に、コーティング材と封止樹脂との間で剥離が生じ易く、その剥離した部分から封止樹脂に亀裂が発生したり、封止樹脂とセラミック基板との界面が剥離したりして、半導体装置の信頼性を著しく損ねるという問題があった。また、コーティング材と封止樹脂とを別々に硬化させると、工程が複雑になるだけでなく、封止樹脂の線膨張率による熱応力や硬化収縮により、コーティング材を半導体素子から剥離させてしまうという問題もあった。

本発明は上記問題に鑑みてなされたものであり、その目的とするところは、コーティング材と封止材の界面の接着性および半導体素子などの基材表面との接着性を向上させ、信頼性の高い半導体装置を提供することにある。

本発明の半導体の製造方法は、基板と、該基板側面を囲うケースと、セラミック板と、電極と、半導体素子と、封止樹脂と、コーティング材とを構成部材に含み、半導体素子および電極はそれぞれ複数存在し、半導体素子は電極に積載され、基板とケースとにより形成される第１領域の内側に配設されており、上記電極の少なくともひとつの側面に粘度η₁のリブ材を塗布することにより、上記電極の側面を囲む第２領域を形成する工程と、形成された第２領域の内側に粘度η₂のコーティング材を塗布する工程と、第１領域の内側であって第２領域の外側に粘度η₃の封止樹脂を注入する工程と、第１領域の内側に封止樹脂を注入する工程とを含み、粘度η₁、η₂およびη₃は、η₃＜η₂＜η₁の条件を満たし、上記リブ材、コーティング材および封止樹脂を未硬化の状態で塗布して、同時に硬化させることを特徴とする。

本発明の製造方法においては、半導体素子を積載した電極の表面から硬化した封止樹脂の上面までの高さＨ₁と、半導体素子を積載した電極の表面から半導体素子の表面までの高さＨ₂と、半導体素子を積載した電極の表面から第２領域を形成するリブ材の表面までの高さＨとが、Ｈ₁＞Ｈ＞Ｈ₂の条件を満たし、かつ、半導体素子を積載した電極の表面からコーティング材の表面までの高さＬが、Ｈ≧Ｌ＞Ｈ₂の条件を満たすことが好ましい。

また、本発明の製造方法においては、半導体素子の側面から第２領域を形成するリブ材の厚みの中心までの距離Ｄと、隣接する半導体素子の側面間の距離Ｗとが、Ｄ≦０．５×Ｗの条件を満たすことが好ましい。

以下、本発明についてさらに詳細に説明する。なお、以下の実施の形態の説明では、図面を用いて説明しているが、本願の図面において同一の参照符号を付したものは、同一部分または相当部分を示している。

図１は本発明の製造方法により製造される半導体装置１００の一例の断面図を示す。図１に示す半導体装置１００は、基板２と該基板２の側面を囲うケース６とにより形成される第１領域内（図１中Ａ）に、電極３と、この電極３に挟まれる位置に配設されたセラミック板４と、電極３上に設けられた半導体素子５とを少なくとも備える。電極３および半導体素子５は上記第１領域内に複数設けられ、各半導体素子同士はワイヤボンド１３により電気的に接続される。また、半導体素子５は、適宜ワイヤボンド１２，１４により外部電極７と接続された構造をとる。なお上記第１領域を形成するリブ材は、電極の側面の厚み全体を覆うものではなく、図１に示すように側面の一部を覆う状態であればよい。

上記半導体素子５は、電気信号の切換や増幅などを行なう素子であり、通常シリコン素子であるが、これに限定されるものではなく、たとえばＧａＡｓ、ＩｎＰ、ＳｉＣなどの化合物材料を用いた素子のように半導体特性が得られるものであればいずれも用いることができる。図１の断面図においては、電極３上には半導体素子５が２個しか搭載されていないが、半導体素子の数はこれに限定されるものではなく、複数（３以上）の半導体素子を搭載してもよい。なお、半導体装置１００の中に搭載する半導体素子として、１種のみでなく複数種類の半導体素子を搭載してもよいことは、言うまでもない。

図１において、半導体素子５が搭載される電極３および外部電極７は、半導体素子５に電力を供給したり、半導体素子５からの電気信号を外部に伝達したりする配線路である。このような電極３および外部電極７を構成する材料としては、通常は銅を用いるが、これに限定されるものではなく、例えば、銀、アルミニウム、金などの導電性を持つ金属であれば構わない。また、電極を構成する金属の表面には、防錆のために金、ニッケルなどのめっきを施しても構わない。このような、電極はエッチングや打ち抜き加工等により作製することができるが、これらの方法に限定されるものではなく、所定（所望）の形状に加工できる方法であればいずれも採用することができる。

図１において半導体素子５が搭載される電極３は、セラミック板４上に設けられる。このセラミック板４は、半導体素子５と電極３とを搭載し、半導体素子５と基板２との間を絶縁するための板である。セラミック板４を構成するセラミックとしては、十分な絶縁特性が得られるものであればよく、例えばアルミナ、窒化アルミ、窒化ホウ素が汎用されているが、これらに限定されるものではなく、窒化珪素、シリカなどを用いてもよい。

上述のような半導体素子５、電極３、セラミック板４は、図１に示すように基板２とケース６に囲まれる第１領域に設けられる。このケース６は、外部電極７を固定し、半導体装置１００の外枠を形成するものである。ケース６は絶縁性の樹脂からなり、例えば、エポキシ樹脂中にアルミナ、シリカ、窒化ホウ素、窒化アルミニウムなどのセラミック微粒子を充填させたものが用いられるが、これに限定されるものではなく、微粒子としてダイヤモンドや樹脂粒子を用いてもよく、また、該微粒子を分散させるための絶縁性の樹脂は、シリコーン樹脂、アクリル樹脂、ウレタン樹脂、エポキシ樹脂、ポリフェニレンスルフィド（ＰＰＳ）、ポリエステルなど、成型できる樹脂であればよい。上記微粒子の粒子形状は、通常は球状粒子を用いるが、これに限定されるものではなく、粒状、破砕状、りん片状などを用いてもよい。絶縁性の樹脂に対する微粒子の含有量は特に限定されず、所望の物性や成型性に応じて調整すればよい。

本発明の製造方法は、図１に示すように、上記電極３の少なくともひとつの側面に粘度η₁のリブ材９を塗布することにより、上記電極３の側面を囲む第２領域（図１中Ｂ）を形成する工程を含む。図１において、リブ材９はセラミック板４の上面に設けられているが、リブ材を設ける形態はこれに限定されるものではなく、たとえば、電極３上面の周辺に沿って形成されていてもよく、また、セラミック板４上面と電極３上面を跨いでいだ状態で形成されてもよい。形成されるリブ材９の厚み（図１の幅方向）は特に限定されるものではなく、半導体素子５間の距離に応じて適宜変更すればよい。また、リブ材９の高さとしては、後述するコーティング材の電極３表面からの高さＬ（図２参照）を超えるように形成すればよい。上記リブ材９はディスペンサで塗布するのが一般的であるが、スクリーン印刷や液滴を飛ばして塗布してもよい。リブ材９の塗布は、通常１度でよいが、リブ材の高さを高くする場合には、複数回に分けて塗布を行なってもよい。

本発明の製造方法は、上記のように形成された第２領域の内側に、図１に示すように粘度η₂のコーティング材８を塗布する工程を含み、このコーティング材８を塗布する工程の後に、第１領域の内側に粘度η₃の封止樹脂１１を注入する工程を含む。

上記コーティング材８を塗布する方法は特に限定されるものではなく、上記リブ材９の塗布と同様の方法により行なうことができる。また、上記封止樹脂１１は、図１に示すように、たとえば注入口１０を介して、上記基板２とケース６に囲まれた第１領域内であって、上記リブ材９により形成された第２領域の外側に存在する半導体素子を覆うように注入することができる。

上記コーティング材８や封止樹脂１１を注入するに際して、上記リブ材９は、例えば図３に示されるように、半導体素子５の側面から近接するリブ材９の厚みの中心までの距離をＤとし、隣接する半導体素子５の側面間の距離をＷとするときに、Ｄ≦０．５×Ｗの条件を満たすように調整しておくことが好ましい。距離ＤおよびＷが、上記範囲を満たすように形成する場合は、リブ材９の内側にあるコーティング材８の上面を封止樹脂１５が流れる距離を短くでき、封止材を注入する時もコーティング材が位置ズレを起こすことがないので好ましい。また、リブ材９を必要以上に塗布する必要がなくなるので、厚膜化によるリブ材９への気泡混入の可能性を低減することができ、また一般的なＨ／Ｃ（ヒートサイクル）試験などの半導体装置の信頼性試験においても、剥離や亀裂を起こすことがない。なお、図３における半導体装置の構成は、図１における構成と同一である。また、図３では、セラミック板４上の隣り合う電極３が分離されているが、電極３の形成形態これに限定されるものではく、電気的に同電位が印加される電極３の上に、複数の半導体素子が搭載されていてもよい。また、隣り合う半導体素子５は、それぞれ別のセラミック板に搭載されていても構わない。

なお、上記のようなリブ材９、コーティング材８、および封止樹脂１１としては特に限定されるものではなく、たとえばＳｉ−Ｏ−Ｓｉ結合を主鎖に持つシリコーン樹脂にアルミナ、シリカ、シリコーンゴムなどの絶縁性の粒子を充填した樹脂を用いることができる。また、上記絶縁性の粒子を充填させる樹脂として、上記シリコーン樹脂の他、アクリル樹脂、ウレタン樹脂、エポキシ樹脂など、絶縁性を持った熱硬化性の樹脂であればいずれも用いることができる。また絶縁性の粒子としても、特に限定するものではなく、上記粒子の他、窒化ホウ素やダイヤモンドなどの粒子を用いてもよい。これらの粒子形状は通常球状粒子を用いるがこれに限定するものではなく、粒状、破砕状、りん片状などを用いてもよい。封止材、コーティング材、リブ材は別々の種類の樹脂を用いてもよいが、同一種類の樹脂を用いる方がよい。この場合、それぞれの樹脂の界面における接着を良好なものとすることができる。

また、上記リブ材９の粘度（η₁）と、コーティング材８の粘度（η₂）と、封止樹脂１１の粘度（η₃）とが、各材料の粘度は、１００ｍＰａ・ｓ以上３０００００ｍＰａ・ｓ以下の範囲にあることが好ましく、より好ましくは、５００ｍＰａ・ｓ以上２０００００ｍＰａ・ｓ以下の範囲であることが成型性などの点から好ましい。また、これらの粘度が、η₃＜η₂＜η₁の条件を満たすことが好ましい。このような条件を満たすように各材料の粘度を調整することによって、封止樹脂１１を注入する際に、コーティング材８の位置ずれが起きることがない。

また、本発明の製造方法においては、上記リブ材、コーティング材および封止樹脂を未硬化の状態で塗布して、同時に硬化させる。このようにコーティング材８とリブ材９と封止樹脂１１とを同時に硬化させるので、コーティング材８とリブ材９と封止樹脂１１の界面の接着性を向上させることができ、Ｈ／Ｃ試験などの半導体装置の信頼性試験においても界面剥離を起こすことがない。さらに、コーティング材８とリブ材９と封止樹脂１１とを同時に硬化させると、各材料が互いの硬化収縮の影響を受けにくいため、電極３や半導体素子５から、コーティング材８を引き剥がすことなく、信頼性の高い半導体装置を得る。

ここで、上記コーティング材８によるコーティングは、例えば図４の半導体装置の上面図に示されるように、第１領域内に存在する全ての各半導体素子５に対して行なう形態とすることができるが（図４においては、６箇所のコーティングが形成されている）、この形態に限定されるものではなく、コーティングの必要な半導体素子５に対して行なえばよい。すなわち、たとえば、図５の半導体装置の上面図に示すように、シリコン半導体素子１７ａ（Ｓｉ半導体素子）と炭化シリコン半導体素子１７ｂ（ＳｉＣ半導体素子、コーティング材８の下方を指すものとする）とを搭載した半導体装置であれば、ＳｉＣ半導体素子に対してのみ熱分解性の高いシリコーン樹脂でコーティングを行なえば、半導体装置全体の信頼性を向上させることができる。ここで、半導体素子５は、公知の金属接合材料を用いて電極上に電気的に接続し、固定されることが多いが、この方法に限定されるものではなく、銀や銅などの導電性の微粒子を樹脂中に分散させた導電性ペーストを使用してもよく、すなわち、半導体素子５に必要な電流や電圧が供給できる接続方法であればいずれの方法を用いても構わない。なお、上記図４中の矢印は図３の断面図の観測方向を示す。

また、図１においては、半導体素子５とセラミック板４と基板２と各ワイヤボンド１２，１３，１４と外部電極７とを構成部材に含む部分がケース６内部に１個搭載された図を示しているが、本発明における半導体装置の構成はこれに限定されるものではなく、たとえば図６に示すように上記構成部材に含む部分をケース６内に積層させてもよく、また、図７に示すように、基板２の底面が同一面内になるようにして、各装置を並べて配置してもよい。

上記封止樹脂１１を第１領域全体に注入した場合、図２に示すように半導体素子を積載した電極３の表面から硬化した封止樹脂１５の上面までの高さＨ₁（単に封止樹脂１５の高さということがある）と、半導体素子を積載した電極３の表面から半導体素子５の表面までの高さＨ₂（単に半導体素子５の高さということがある）と、半導体素子を積載した電極３の表面から第２領域を形成するリブ材９の表面までの高さ（単にリブ材９の高さということがある）Ｈとが、Ｈ₁＞Ｈ＞Ｈ₂の条件を満たし、かつ、半導体素子を積載した電極３の表面からコーティング材８の表面までの高さ（単にコーティング材８の高さということがある）Ｌが、Ｈ≧Ｌ＞Ｈ₂の条件を満たすことが好ましい。このようの条件を満たす場合は、リブ材９の高さＨが、封止樹脂１５の高さＨ₁と半導体素子５の高さＨ₂の間にあり、コーティング材８の高さＬがＨよりも小さいので、封止樹脂１５を注入するときにコーティング材８の位置ずれを起こすことがない。また、Ｈ₁＞Ｈであることから、リブ材９によって封止樹脂１５が分断されることがなく、封止樹脂を、断片の接合からなるものではなく、連続した一体の硬化物とすることができるため、得られた半導体装置のＨ／Ｃ試験などの信頼性試験において界面剥離を起こすことがない。

上記のような工程および構成を含む本発明の製造方法により得られた半導体装置は、コーティング材と封止材の界面の接着性および半導体素子などの基材表面との接着性を向上したものであり、信頼性の高い半導体装置となる。

なお、本発明の製造方法においては、上記工程のほか、半導体装置の製造における従来公知の工程を当然に含むものである。

以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。

（実施例１〜１４）
エポキシ樹脂に、シリカ粒子を混入して粘度を調節した材料を用いて、図１に示す半導体装置を作製した。リブ材９、コーティング材８および封止樹脂１１の粘度は、表１に示す各値に調整したものを用いた。

本実施例においては、半導体装置の外形サイズが７０ｍｍ×３５ｍｍ×２５ｍｍ（高さ）のものを使用した。この半導体装置は以下のようにして製造することができる。まず、７０ｍｍ×３０ｍｍ×２ｍｍの基板２を準備し、この基板２の上に、電極３として裏面に２３ｍｍ×１０ｍｍ×０．３ｍｍの銅電極と表面に６ｍｍ×６ｍｍ×０．３ｍｍと１０ｍｍ×６ｍｍ×０．３ｍｍの電極３を設けた２５ｍｍ×１０ｍｍ×０．６３５ｍｍの窒化アルミニウム４を等間隔で６個、図４に示すように並べて設けた。この各電極３上にシリコンからなる半導体素子５を設置し、本発明の製造方法の各工程を施した。

すなわち、表１〜表３に示す粘度を有するリブ材９をディスペンサで塗布して、厚みが１ｍｍ、高さが３ｍｍとなるように形成した。次いで、リブ材９により形成された上述の第２領域に表１〜表３に示す粘度を有するコーティング材８をディスペンサで塗布した。このときコーティング高さは２．８ｍｍであった。その後、表１〜表３に示す粘度を有する封止樹脂１１を図１に示すように注入口１０から注入し、図２に示すように上述の第１領域全体を封止するように注入した。その後、これらリブ材９、コーティング材８および封止樹脂１１を加熱により硬化させて、半導体装置を製造した。

製造した上記各半導体装置について、部分放電開始電圧（PDIV : Partial Discharge Inception Voltage）を測定した。測定は、フロリナート（住友スリーエム社製、ＦＣ４０）中で行ない、約１００Ｖ／ｓｅｃで電圧を上昇させた。その結果を表１〜表３に示す。なお、表３における実施例１１は、表２に記載した実施例１１の再掲である。

実施例１〜６は、リブ材の粘度と半導体素子のＰＤＩＶ特性について評価した結果を示し、実施例７〜１１は、封止樹脂の粘度と半導体素子のＰＤＩＶ特性について評価した結果であり、また、実施例１１〜１４は、リブ材、コーティング材および封止樹脂の粘度と半導体素子のＰＤＩＶ特性について評価した結果である。

これらの結果より、リブ材の粘度η₁とコーティング材の粘度η₂と封止樹脂の粘度η₃が、η₃＜η₂＜η₁の条件を満たしていれば、絶縁信頼性の高い半導体装置が得られることが示された。

また、表には記していないが、東レダウコーニング製ＳＥ１８８０（粘度：８００ｍＰａ・ｓ）、ＳＥ４４４５ＣＶ（粘度：２００００ｍＰａ・ｓ）、ＳＥ１８１５ＣＶ（粘度：２３００ｍＰａ・ｓ）をリブ材、コーティング材、封止樹脂に適用してＰＤＩＶの評価を行った結果、上記実施例１１〜１４と同様の結果を得た。

（実施例１５〜２５）
実施例１５〜２５においては、リブ材とコーティング材の高さを調節した半導体装置を製造した。半導体装置は、実施例１〜１４と同様、外形サイズに７０ｍｍ×３５ｍｍ×２５ｍｍ（高さ）のものを使用し、半導体素子等についても同様の構成とした。そして、上述の第１領域内部に、リブ材、コーティング材、封止樹脂を表４および表５に示す種々の高さに調整した半導体装置を製造して、ＰＤＩＶ試験を行なった。リブ材、コーティング材、封止樹脂には、それぞれシリカ微粒子（電気化学工業社製、ＦＢ−６０）により粘度η₁＝１２００００ｍＰａ・ｓ、η₂＝６００００ｍＰａ・ｓ、η₃＝１０００ｍＰａ・ｓに調整したのエポキシ樹脂（Ｄｕｒａｌｃｏ社製、４４６０）を使用した。

まず、Ｈ₁、ＨおよびＨ₂についての実施例１５〜２０についての結果を表４に示す。

実施例１５〜２０では、リブ材の高さＨの影響を評価するため、封止樹脂の高さＬ＝Ｈの条件としてＰＤＩＶ試験を行った。この結果より、Ｈ₁＞Ｈ＞Ｈ₂の条件を満たせば、絶縁信頼性の高い半導体装置が得られることがわかった。次に、Ｈ≠Ｌとして表５に示す各高さに調節した半導体装置についての実施例２１〜２５の結果を表５に示す。

これらの結果より、封止樹脂の高さＨ₁とリブ材の高さＨと半導体素子の高さＨ₂とコーティング材の高さＬとがＨ₁＞Ｈ＞Ｈ₂であり、Ｈ₂＜Ｌ≦Ｈである条件を満たしていれば、絶縁信頼性の高い半導体装置が得られることがわかった。

（実施例２６〜３０）
実施例２６〜３０においては、リブ材と半導体素子との位置関係について検討した。

半導体装置は、実施例１と同様に、外形サイズに７０ｍｍ×３５ｍｍ×２５ｍｍ（高さ）を使用し、上述の第１領域内部に、半導体素子の側面から、リブ材の厚み中心までの距離を表６に示すように変化させ、それぞれの半導体装置のＰＤＩＶ試験を行なった。その結果を表６に示す。リブ材、コーティング材、封止樹脂には、シリカ微粒子（電気化学工業社製、ＦＢ−６０）により、それぞれ粘度η₁＝１２００００ｍＰａ・ｓ、η₂＝６００００ｍＰａ・ｓ、η₃＝１０００ｍＰａ・ｓに調整したエポキシ樹脂（Ｄｕｒａｌｃｏ社製、４４６０）を使用し、封止樹脂高さ（Ｈ₁）、リブ材高さ（Ｈ）、半導体素子高さ（Ｈ₂）、コーティング材高さ（Ｌ）には、それぞれＨ₁＝１０ｍｍ、Ｈ＝０．５ｍｍ、Ｈ₂＝０．３ｍｍ、Ｌ＝０．５ｍｍとし、リブ材は、幅１．０ｍｍで塗布した。

これらの結果より、半導体素子間の距離Ｗと半導体素子側面からリブ材の中心までの距離ＤがＤ≦０．５×Ｗであれば、絶縁信頼性の高い半導体装置が得られることがわかる。

以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の半導体装置の一例示す断面図である。本発明の半導体装置の断面図であって、半導体素子とコーティング材とリブ材と封止樹脂との高さ関係を示す図である。本発明の半導体装置の断面図であって、隣接する半導体素子間の距離とリブ材の厚みとの関係を示す図である。図１の半導体装置の上面図である。本発明の半導体装置の一例を示す上面図である。本発明の半導体装置の一例を示す断面図であって、積層型の半導体装置を示す断面図である。本発明の半導体装置における半導体素子の配置の一例を示す上面図である。特許文献１による半導体装置を示す模式図である。特許文献２による半導体装置を示す模式図である。

符号の説明

１００半導体装置、２基板、３電極、４セラミック版、５，２９半導体素子、６ケース、７外部電極、８，３１コーティング材、９リブ材、１０注入口、１１，１５封止樹脂、１２，１３，１４，１６，１８ワイヤボンド、１７ａシリコン半導体素子、１７ｂ炭化シリコン半導体素子、１９制御回路用実装基板、２０メルフタイプ抵抗器、２１チップコンデンサ、２２集積回路、２３チップ抵抗器、２４ベア集積回路チップ、２５エポキシ樹脂、２６コーティング剤、２７アイランド部、２８リードフレーム、３０ワイヤ、３２樹脂。

Claims

基板と、該基板側面を囲うケースと、電極と、半導体素子と、封止樹脂と、コーティング材とを構成部材として含み、
前記半導体素子および前記電極はそれぞれ複数存在し、
前記半導体素子は前記電極の少なくとも１つに積載され、前記基板と前記ケースとにより形成される第１領域の内側に配設された半導体装置の製造方法であって、
前記電極の少なくとも１つの側面に、粘度η₁のリブ材を塗布することにより前記リブ材と前記電極により囲まれる第２領域を形成する工程と、
形成された前記第２領域の内側に粘度η₂のコーティング材を塗布する工程と、
前記第１領域の内側であって前記第２領域の外側に粘度η₃の封止樹脂を注入する工程と、
前記第１領域の内側に前記封止樹脂を注入する工程とを含み、
前記粘度η₁、η₂およびη₃は、η₃＜η₂＜η₁の条件を満たし、
前記リブ材、前記コーティング材および前記封止樹脂は、未硬化の状態で塗布して、同時に硬化させる半導体装置の製造方法。
前記半導体素子を積載した前記電極の表面から硬化した前記封止樹脂の上面までの高さＨ₁と、前記半導体素子を積載した前記電極の表面から前記半導体素子の表面までの高さＨ₂と、前記半導体素子を積載した前記電極の表面から前記第２領域を形成する前記リブ材の表面までの高さＨとが、Ｈ₁＞Ｈ＞Ｈ₂の条件を満たし、かつ、
前記半導体素子を積載した前記電極の表面からコーティング材の表面までの高さＬが、Ｈ≧Ｌ＞Ｈ₂の条件を満たす請求項１に記載の半導体装置の製造方法。
前記半導体素子の側面から近接する前記リブ材の厚みの中心までの距離Ｄと、隣接する前記半導体素子の側面間の距離Ｗとが、Ｄ≦０．５×Ｗの条件を満たす請求項１または２に記載の半導体装置の製造方法。