JP6135552B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6135552B2 JP6135552B2 JP2014038680A JP2014038680A JP6135552B2 JP 6135552 B2 JP6135552 B2 JP 6135552B2 JP 2014038680 A JP2014038680 A JP 2014038680A JP 2014038680 A JP2014038680 A JP 2014038680A JP 6135552 B2 JP6135552 B2 JP 6135552B2
- Authority
- JP
- Japan
- Prior art keywords
- case
- semiconductor device
- sealing resin
- semiconductor element
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 229920005989 resin Polymers 0.000 claims description 47
- 239000011347 resin Substances 0.000 claims description 47
- 238000007789 sealing Methods 0.000 claims description 43
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1は、本発明の実施の形態1に係る半導体装置を示す断面図である。図2は、本発明の実施の形態1に係る半導体装置を示す平面図である。ベース板1上に電気回路を有する絶縁性の基板2が設けられ、その基板2上にはんだ3を介して半導体素子4が設けられている。半導体素子4を囲うケース5がベース板1上に設けられている。リード端子6が半導体素子4にはんだ7により接続されている。リード端子6はケース5を通って外部接続部8として外部に引き出されている。封止樹脂9がケース5内においてケース5の内側面に接触しつつ半導体素子4及びリード端子6を封止する。ケース5の内側面に、ケース5の上下方向に延びる縦溝の凹凸形状10が複数設けられている。
図7は、本発明の実施の形態2に係る半導体装置のケース内側面を拡大した断面図斜視図である。ケース5の上面部はヒートサイクルなどで半導体装置に反りが発生した時などに発生する応力の影響を受けやすい。そこで、本実施の形態では、凹凸形状10の凹部10bの横幅をケース5の縦方向の上側に向かって広くしている。これにより、凹凸形状10における封止樹脂9の上面部を肉厚化して剛性を上げることができるため、凹凸形状10で肉薄になった部分の封止樹脂9にクラックが発生するのを防ぐことができる。また、凹部10bが上面に向かって広がっているため、ケース5を樹脂成形後に金型のキャビティからイジェクトし易く、成形性が良好となる。
図10は、本発明の実施の形態3に係る半導体装置を示す斜視図である。ケース5は、半導体素子4を囲うケース本体5aと、ケース本体5aの内側下方に設けられた端子台5bとを有する。信号端子であるリード端子6が端子台5bの上面に設けられている。アルミのワイヤ13が半導体素子4とリード端子6を接続する。封止樹脂9がケース本体5a内において半導体素子4、端子台5b、リード端子6、及びワイヤ13を封止する。端子台5bの上面においてリード端子6に隣接して凹凸形状14が設けられている。凹凸形状14は端子台5bの上面に対して垂直方向に形成され、封止樹脂9で充填されている。
図12は、本発明の実施の形態4に係る半導体装置を示す断面図である。端子台5bの底面にアンダーカット部15が設けられている。アンダーカット部15は封止樹脂9で充填されている。ワイヤ13がリード端子6に接合された部分の直下にはアンダーカット部15が無く端子台5bの底面がベース板1に接合されている。
図13は、本発明の実施の形態5に係る半導体装置を示す断面図である。リード端子6がケース5の内側面から突出して半導体素子4に接続されている。封止樹脂9がケース5内において半導体素子4及びリード端子6を封止する。リード端子6の直下においてケース5の底面にアンダーカット部15が設けられている。アンダーカット部15は封止樹脂9で充填されている。
図14は、本発明の実施の形態6に係る半導体装置を示す断面図である。図15は、本発明の実施の形態6に係る半導体装置を示す平面図である。ケース5は樹脂成形されてパーティングライン16を有する。ケース5の内側面のパーティングライン16においてケース5の内側に向かってアンカー形状17を持つ突起部18が設けられている。
Claims (1)
- ベース板と、
前記ベース板上に設けられた半導体素子と、
前記ベース板上に設けられ、前記半導体素子を囲うケースと、
前記半導体素子に接続されたリード端子と、
前記ケース内において前記ケースの内側面に接触しつつ前記半導体素子及び前記リード端子を封止する封止樹脂とを備え、
前記ケースの内側面に、前記ケースの上下方向に延びる縦溝の凹凸形状が設けられ、
前記凹凸形状は前記封止樹脂で充填され、
前記凹凸形状の凹部の横幅は前記ケースの縦方向の上側に向かって広くなることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014038680A JP6135552B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014038680A JP6135552B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015162649A JP2015162649A (ja) | 2015-09-07 |
JP6135552B2 true JP6135552B2 (ja) | 2017-05-31 |
Family
ID=54185525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014038680A Active JP6135552B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6135552B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6451257B2 (ja) * | 2014-11-21 | 2019-01-16 | 富士電機株式会社 | 半導体装置 |
CN108496249B (zh) | 2016-01-29 | 2021-08-13 | 三菱电机株式会社 | 半导体装置 |
JP6607077B2 (ja) * | 2016-02-23 | 2019-11-20 | 三菱電機株式会社 | 半導体装置 |
JP6743439B2 (ja) * | 2016-03-18 | 2020-08-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6493317B2 (ja) | 2016-06-23 | 2019-04-03 | 三菱電機株式会社 | 半導体装置 |
JP6874452B2 (ja) * | 2017-03-21 | 2021-05-19 | 住友電気工業株式会社 | 半導体モジュール |
DE112018003419T5 (de) | 2017-07-03 | 2020-08-20 | Mitsubishi Electric Corporation | Halbleiterbauelement |
JP7035920B2 (ja) | 2018-09-06 | 2022-03-15 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
JP7247574B2 (ja) * | 2018-12-19 | 2023-03-29 | 富士電機株式会社 | 半導体装置 |
JP7131436B2 (ja) * | 2019-03-06 | 2022-09-06 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP7365787B2 (ja) * | 2019-05-10 | 2023-10-20 | 三菱電機株式会社 | 半導体装置、電力変換装置、及び半導体装置の製造方法 |
JP7257978B2 (ja) * | 2020-01-20 | 2023-04-14 | 三菱電機株式会社 | 半導体装置 |
WO2021176540A1 (ja) * | 2020-03-03 | 2021-09-10 | 三菱電機株式会社 | パワー半導体装置 |
JP7540248B2 (ja) | 2020-08-27 | 2024-08-27 | 富士電機株式会社 | 半導体モジュール |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5889942U (ja) * | 1981-12-11 | 1983-06-17 | 富士電機株式会社 | 混成集積回路装置 |
JPS59149602U (ja) * | 1983-03-24 | 1984-10-06 | 株式会社村田製作所 | 電子部品の密封構造 |
JPS6197849U (ja) * | 1984-12-04 | 1986-06-23 | ||
JP5602077B2 (ja) * | 2011-03-23 | 2014-10-08 | 三菱電機株式会社 | 半導体装置 |
-
2014
- 2014-02-28 JP JP2014038680A patent/JP6135552B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015162649A (ja) | 2015-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6135552B2 (ja) | 半導体装置 | |
JP6195019B2 (ja) | 電力用半導体装置及びその製造方法 | |
US10104775B2 (en) | Semiconductor device and method for manufacturing the same | |
US8569890B2 (en) | Power semiconductor device module | |
US9425065B2 (en) | Semiconductor device and method of manufacture thereof | |
JP6293030B2 (ja) | 電力用半導体装置 | |
US7166926B2 (en) | Method for producing semiconductor device and semiconductor device | |
CN108292631B (zh) | 半导体模块 | |
JP6699742B2 (ja) | 半導体装置 | |
US10325825B2 (en) | Semiconductor apparatus | |
JP6125089B2 (ja) | パワー半導体モジュールおよびパワーユニット | |
JP5206007B2 (ja) | パワーモジュール構造 | |
JP2008028006A (ja) | 半導体装置 | |
JP2015090965A (ja) | 半導体装置 | |
JP6907670B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010003858A (ja) | 半導体装置 | |
JP6702431B2 (ja) | 半導体装置 | |
CN109844936B (zh) | 半导体装置及其制造方法 | |
JP6771412B2 (ja) | 半導体装置 | |
JP2014120619A (ja) | 半導体装置及びその製造方法 | |
JP2012222291A (ja) | 半導体パッケージ | |
KR100559551B1 (ko) | 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지방법 | |
JPWO2020079743A1 (ja) | 電力用半導体装置及びその製造方法 | |
JP2009194275A (ja) | 実装用組立構造および樹脂封止型半導体装置 | |
JPH0521644A (ja) | 樹脂封止型電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6135552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |