JP6135552B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6135552B2 JP6135552B2 JP2014038680A JP2014038680A JP6135552B2 JP 6135552 B2 JP6135552 B2 JP 6135552B2 JP 2014038680 A JP2014038680 A JP 2014038680A JP 2014038680 A JP2014038680 A JP 2014038680A JP 6135552 B2 JP6135552 B2 JP 6135552B2
- Authority
- JP
- Japan
- Prior art keywords
- case
- semiconductor device
- sealing resin
- semiconductor element
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 229920005989 resin Polymers 0.000 claims description 47
- 239000011347 resin Substances 0.000 claims description 47
- 238000007789 sealing Methods 0.000 claims description 43
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、電気自動車や電車等のモータを制御するインバータ又は回生用のコンバータに用いられる半導体装置に関する。
ケース型の半導体装置は、リード端子として、電力を入出力させる電力端子と、信号を入出力させる信号端子とを有する。電力端子はワイヤやはんだなどにより半導体素子に電気的に接続される。信号端子はワイヤなどにより半導体素子に電気的に接続される。
半導体装置が動作すると半導体素子の温度が高くなるため、動作時間が長くなるにつれ、半導体素子と基板との間及び電力端子下の接合材のクラック、半導体素子に接合されたワイヤの劣化が進む。これらを防ぐためにケース内部の半導体素子を樹脂で封止する技術が提案されている。
ただし、接合材と封止樹脂の線膨脹係数が異なるため、樹脂の膨張収縮により接続部にせん断応力が発生し、接続部が外れる場合がある。そこで、比較的柔らかいシリコン系の封止樹脂を用いるか、Ｓｉ半導体素子の線膨脹係数に近いエポキシ系の封止樹脂を用いていた。前者では、半導体素子の発熱などにより繰返し応力が発生するため、接合部の疲労が早い。後者では、ケース材（例えばＰＰＳ樹脂）との線膨脹係数との乖離が大きいため、半導体素子の発熱や外部雰囲気の変化によるヒートサイクルでケース材から樹脂が剥離する。このため、半導体素子とリード端子を接続しているワイヤが切れたり、隙間から吸湿したりして、信頼性が低下する。そこで、接続部分のみを別構造体として個別封止したのちに全体を樹脂封止する技術が提案されている（例えば、特許文献１参照）。
しかし、接続部分のみを個別封止すると、接続部分が小型化し難く、構成部品点数が多くなって組立て性が悪化するという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は小型化し易く、組み立て性を悪化せず、信頼性を向上させることができる半導体装置を得るものである。
本発明に係る半導体装置は、ベース板と、前記ベース板上に設けられた半導体素子と、前記ベース板上に設けられ、前記半導体素子を囲うケースと、前記半導体素子に接続されたリード端子と、前記ケース内において前記ケースの内側面に接触しつつ前記半導体素子及び前記リード端子を封止する封止樹脂とを備え、前記ケースの内側面に、前記ケースの上下方向に延びる縦溝の凹凸形状が設けられ、前記凹凸形状は前記封止樹脂で充填され、前記凹凸形状の凹部の横幅は前記ケースの縦方向の上側に向かって広くなることを特徴とする。
本発明では、ケースの内側面にケースの上下方向に延びる縦溝の凹凸形状が設けられ、凹凸形状は封止樹脂で充填されている。これにより、封止樹脂がケースから剥離するのを防止することができる。この結果、小型化し易く、組み立て性を悪化せず、信頼性を向上させることができる。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。図２は、本発明の実施の形態１に係る半導体装置を示す平面図である。ベース板１上に電気回路を有する絶縁性の基板２が設けられ、その基板２上にはんだ３を介して半導体素子４が設けられている。半導体素子４を囲うケース５がベース板１上に設けられている。リード端子６が半導体素子４にはんだ７により接続されている。リード端子６はケース５を通って外部接続部８として外部に引き出されている。封止樹脂９がケース５内においてケース５の内側面に接触しつつ半導体素子４及びリード端子６を封止する。ケース５の内側面に、ケース５の上下方向に延びる縦溝の凹凸形状１０が複数設けられている。
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。図２は、本発明の実施の形態１に係る半導体装置を示す平面図である。ベース板１上に電気回路を有する絶縁性の基板２が設けられ、その基板２上にはんだ３を介して半導体素子４が設けられている。半導体素子４を囲うケース５がベース板１上に設けられている。リード端子６が半導体素子４にはんだ７により接続されている。リード端子６はケース５を通って外部接続部８として外部に引き出されている。封止樹脂９がケース５内においてケース５の内側面に接触しつつ半導体素子４及びリード端子６を封止する。ケース５の内側面に、ケース５の上下方向に延びる縦溝の凹凸形状１０が複数設けられている。
図３は、本発明の実施の形態１に係る半導体装置のケース内側面を拡大した断面図斜視図である。凹凸形状１０の凸部１０ａの横幅はケース５の横方向の内側に向かって広くなる。凹凸形状１０の凹部１０ｂの横幅はケース５の横方向の外側に向かって広くなる。封止樹脂９が凹部１０ｂ内に侵入し、凹凸形状１０は封止樹脂９で充填されている。
本実施の形態では、ケース５の内側面にケース５の上下方向に延びる縦溝の凹凸形状１０が設けられ、凹凸形状１０は封止樹脂９で充填されている。これにより、封止樹脂９がケース５から剥離するのを防止することができる。この結果、小型化し易く、組み立て性を悪化せず、信頼性を向上させることができる。
さらに本実施の形態の効果を比較例と比較して説明する。図４は比較例に係る半導体装置のケース内側面を拡大した断面図である。比較例ではケース５の内側面に横溝の凹凸形状１１が設けられている。封止樹脂９は混合及び注入の際に空気を巻き込むため、気泡１２が樹脂内部に残される。しかし、横溝の凹凸形状１１は気泡１２を逃がしにくい。
図５は本発明の実施の形態１に係る半導体装置のケース内側面を拡大した断面図である。本実施の形態では凹凸形状１０を縦溝とすることで、封止樹脂９に含有された気泡１２が浮き上がる際に滞留する部分がないため、上面に抜けやすい。従って、ケース５と封止樹脂９の密着面積が減少せず、ケース５と封止樹脂９の初期剥離が発生し難い。
また、本実施の形態では凹凸形状１０を縦溝とすることで、ケース５を樹脂成型するための金型において上下型分割方向にアンダーカット部が形成されない。従って、金型構造を簡易化することができ、成形工程が容易となる。
また、本実施の形態では、凹凸形状１０の凸部１０ａの横幅はケース５の横方向の内側に向かって広くなり、凹凸形状１０の凹部１０ｂの横幅はケース５の横方向の外側に向かって広くなる。これにより、封止樹脂９が硬化収縮した場合でも封止樹脂９がケース５内側に向かって剥離し難い。
図６は、本発明の実施の形態１に係る半導体装置の変形例のケース内側面を拡大した断面図斜視図である。図３では凹凸形状１０は平面により構成されているが、図６では凹凸形状１０は曲面により構成されている。この場合でも同様の効果を得ることができる。なお、平面と曲面を組み合わせて凹凸形状１０を構成してもよい。
なお、本実施の形態ではリード端子６が半導体素子４に直接接続されているが、アルミワイヤなどで間接的に接続してもよい。封止樹脂９はエポキシ樹脂などのポッティング材が一般的であるが、ＰＰＳなどの成形樹脂でもよい。ベース板１はフラットな形状に限らず、ピンフィンなどが付加された形状でもよい。
実施の形態２．
図７は、本発明の実施の形態２に係る半導体装置のケース内側面を拡大した断面図斜視図である。ケース５の上面部はヒートサイクルなどで半導体装置に反りが発生した時などに発生する応力の影響を受けやすい。そこで、本実施の形態では、凹凸形状１０の凹部１０ｂの横幅をケース５の縦方向の上側に向かって広くしている。これにより、凹凸形状１０における封止樹脂９の上面部を肉厚化して剛性を上げることができるため、凹凸形状１０で肉薄になった部分の封止樹脂９にクラックが発生するのを防ぐことができる。また、凹部１０ｂが上面に向かって広がっているため、ケース５を樹脂成形後に金型のキャビティからイジェクトし易く、成形性が良好となる。
図７は、本発明の実施の形態２に係る半導体装置のケース内側面を拡大した断面図斜視図である。ケース５の上面部はヒートサイクルなどで半導体装置に反りが発生した時などに発生する応力の影響を受けやすい。そこで、本実施の形態では、凹凸形状１０の凹部１０ｂの横幅をケース５の縦方向の上側に向かって広くしている。これにより、凹凸形状１０における封止樹脂９の上面部を肉厚化して剛性を上げることができるため、凹凸形状１０で肉薄になった部分の封止樹脂９にクラックが発生するのを防ぐことができる。また、凹部１０ｂが上面に向かって広がっているため、ケース５を樹脂成形後に金型のキャビティからイジェクトし易く、成形性が良好となる。
図８は本発明の実施の形態２に係る半導体装置の変形例１のケース内側面を拡大した断面図斜視図である。図８では凹凸形状として凸部１０ａと凹部１０ｂの上側に略矩形凹部１０ｃを追加している。これにより封止樹脂９の剛性を更に向上させることができる。なお、凸部１０ａと凹部１０ｂの境界面を傾斜させなくてもよい。また、略矩形凹部１０ｃを円弧又は曲線で構成してもよい。
図９は本発明の実施の形態２に係る半導体装置の変形例２のケース内側面を拡大した断面図斜視図である。凸部１０ａと凹部１０ｂの傾斜部の途中に段差１０ｄが設けられている。このように傾斜部が上面に向かって連続していなくても同様の効果を得ることができる。
実施の形態３．
図１０は、本発明の実施の形態３に係る半導体装置を示す斜視図である。ケース５は、半導体素子４を囲うケース本体５ａと、ケース本体５ａの内側下方に設けられた端子台５ｂとを有する。信号端子であるリード端子６が端子台５ｂの上面に設けられている。アルミのワイヤ１３が半導体素子４とリード端子６を接続する。封止樹脂９がケース本体５ａ内において半導体素子４、端子台５ｂ、リード端子６、及びワイヤ１３を封止する。端子台５ｂの上面においてリード端子６に隣接して凹凸形状１４が設けられている。凹凸形状１４は端子台５ｂの上面に対して垂直方向に形成され、封止樹脂９で充填されている。
図１０は、本発明の実施の形態３に係る半導体装置を示す斜視図である。ケース５は、半導体素子４を囲うケース本体５ａと、ケース本体５ａの内側下方に設けられた端子台５ｂとを有する。信号端子であるリード端子６が端子台５ｂの上面に設けられている。アルミのワイヤ１３が半導体素子４とリード端子６を接続する。封止樹脂９がケース本体５ａ内において半導体素子４、端子台５ｂ、リード端子６、及びワイヤ１３を封止する。端子台５ｂの上面においてリード端子６に隣接して凹凸形状１４が設けられている。凹凸形状１４は端子台５ｂの上面に対して垂直方向に形成され、封止樹脂９で充填されている。
このように端子台５ｂの上面においてリード端子６に隣接して凹凸形状１４を設けることで、ヒートサイクルなどによる封止樹脂９の動きを抑制することができる。これにより、リード端子６に接続されたワイヤ１３に発生するせん断応力を低減し、ワイヤ１３がリード端子６から引き剥がされるのを防ぐことができる。なお、凹凸形状１４は円柱形を例としてあげたが、多角形を使用しても同様の効果を得ることができる。
図１１は、本発明の実施の形態３に係る半導体装置の変形例を示す斜視図である。ケース５の内側面に実施の形態１と同様の縦溝の凹凸形状１０が更に設けられている。これにより更に封止樹脂９とケース５の剥離によるせん断応力を低減することができる。
実施の形態４．
図１２は、本発明の実施の形態４に係る半導体装置を示す断面図である。端子台５ｂの底面にアンダーカット部１５が設けられている。アンダーカット部１５は封止樹脂９で充填されている。ワイヤ１３がリード端子６に接合された部分の直下にはアンダーカット部１５が無く端子台５ｂの底面がベース板１に接合されている。
図１２は、本発明の実施の形態４に係る半導体装置を示す断面図である。端子台５ｂの底面にアンダーカット部１５が設けられている。アンダーカット部１５は封止樹脂９で充填されている。ワイヤ１３がリード端子６に接合された部分の直下にはアンダーカット部１５が無く端子台５ｂの底面がベース板１に接合されている。
ヒートサイクルなどで半導体装置に反りが発生しても、アンダーカット部１５においてケース５が封止樹脂９を押さえつけるため、封止樹脂９とベース板１又は基板２との剥離を抑制することができる。ただし、ワイヤ１３がリード端子６に接合された部分の直下に空洞部があると圧接力が保持できず、ワイヤ１３の接続品質が低下する。そこで、アンダーカット部１５が無い部分でワイヤボンディングを行うことで、封止樹脂９の剥離抑制とワイヤ１３の接続品質を両立させることができる。
実施の形態５．
図１３は、本発明の実施の形態５に係る半導体装置を示す断面図である。リード端子６がケース５の内側面から突出して半導体素子４に接続されている。封止樹脂９がケース５内において半導体素子４及びリード端子６を封止する。リード端子６の直下においてケース５の底面にアンダーカット部１５が設けられている。アンダーカット部１５は封止樹脂９で充填されている。
図１３は、本発明の実施の形態５に係る半導体装置を示す断面図である。リード端子６がケース５の内側面から突出して半導体素子４に接続されている。封止樹脂９がケース５内において半導体素子４及びリード端子６を封止する。リード端子６の直下においてケース５の底面にアンダーカット部１５が設けられている。アンダーカット部１５は封止樹脂９で充填されている。
ケース５の内側面から突出したリード端子６とベース板１又は基板２との隙間は狭く、封止樹脂９が侵入し難い。そこで、リード端子６の直下にアンダーカット部１５を追加して隙間を拡大することで、封止樹脂９の充填性を向上させることができる。
実施の形態６．
図１４は、本発明の実施の形態６に係る半導体装置を示す断面図である。図１５は、本発明の実施の形態６に係る半導体装置を示す平面図である。ケース５は樹脂成形されてパーティングライン１６を有する。ケース５の内側面のパーティングライン１６においてケース５の内側に向かってアンカー形状１７を持つ突起部１８が設けられている。
図１４は、本発明の実施の形態６に係る半導体装置を示す断面図である。図１５は、本発明の実施の形態６に係る半導体装置を示す平面図である。ケース５は樹脂成形されてパーティングライン１６を有する。ケース５の内側面のパーティングライン１６においてケース５の内側に向かってアンカー形状１７を持つ突起部１８が設けられている。
ケース５の内側面にアンカー形状の突起部１８を設けることで、水平方向と垂直方向に封止樹脂９の動きを抑制して封止樹脂９の剥離を防ぐことができる。パーティングライン１６であればケース５を樹脂成形する際にアンカー形状１７を持つ突起部１８を容易に形成することができる。また、突起部１８を連続させずに複数に分離することで、封止樹脂９の注入時に発生する気泡溜まりを低減することができる。
なお、半導体素子４は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体素子４は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体装置も小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体装置を高効率化できる。
１ ベース板、４ 半導体素子、５ ケース、５ａ ケース本体、５ｂ 端子台、６ リード端子、９ 封止樹脂、１０，１４ 凹凸形状、１０ａ 凸部、１０ｂ 凹部、１３ ワイヤ、１５ アンダーカット部、１６ パーティングライン、１７ アンカー形状、１８ 突起部
Claims (1)
- ベース板と、
前記ベース板上に設けられた半導体素子と、
前記ベース板上に設けられ、前記半導体素子を囲うケースと、
前記半導体素子に接続されたリード端子と、
前記ケース内において前記ケースの内側面に接触しつつ前記半導体素子及び前記リード端子を封止する封止樹脂とを備え、
前記ケースの内側面に、前記ケースの上下方向に延びる縦溝の凹凸形状が設けられ、
前記凹凸形状は前記封止樹脂で充填され、
前記凹凸形状の凹部の横幅は前記ケースの縦方向の上側に向かって広くなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014038680A JP6135552B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014038680A JP6135552B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015162649A JP2015162649A (ja) | 2015-09-07 |
| JP6135552B2 true JP6135552B2 (ja) | 2017-05-31 |
Family
ID=54185525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014038680A Active JP6135552B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6135552B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6451257B2 (ja) * | 2014-11-21 | 2019-01-16 | 富士電機株式会社 | 半導体装置 |
| JP6460266B2 (ja) | 2016-01-29 | 2019-01-30 | 三菱電機株式会社 | 半導体装置 |
| JP6607077B2 (ja) * | 2016-02-23 | 2019-11-20 | 三菱電機株式会社 | 半導体装置 |
| JP6743439B2 (ja) * | 2016-03-18 | 2020-08-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6493317B2 (ja) | 2016-06-23 | 2019-04-03 | 三菱電機株式会社 | 半導体装置 |
| JP6874452B2 (ja) * | 2017-03-21 | 2021-05-19 | 住友電気工業株式会社 | 半導体モジュール |
| JP6461441B1 (ja) * | 2017-07-03 | 2019-01-30 | 三菱電機株式会社 | 半導体装置 |
| JP7035920B2 (ja) | 2018-09-06 | 2022-03-15 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| JP7247574B2 (ja) * | 2018-12-19 | 2023-03-29 | 富士電機株式会社 | 半導体装置 |
| JP7131436B2 (ja) * | 2019-03-06 | 2022-09-06 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP7365787B2 (ja) * | 2019-05-10 | 2023-10-20 | 三菱電機株式会社 | 半導体装置、電力変換装置、及び半導体装置の製造方法 |
| JP7257978B2 (ja) * | 2020-01-20 | 2023-04-14 | 三菱電機株式会社 | 半導体装置 |
| WO2021176540A1 (ja) * | 2020-03-03 | 2021-09-10 | 三菱電機株式会社 | パワー半導体装置 |
| JP2022038766A (ja) | 2020-08-27 | 2022-03-10 | 富士電機株式会社 | 半導体モジュール |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5889942U (ja) * | 1981-12-11 | 1983-06-17 | 富士電機株式会社 | 混成集積回路装置 |
| JPS59149602U (ja) * | 1983-03-24 | 1984-10-06 | 株式会社村田製作所 | 電子部品の密封構造 |
| JPS6197849U (ja) * | 1984-12-04 | 1986-06-23 | ||
| JP5602077B2 (ja) * | 2011-03-23 | 2014-10-08 | 三菱電機株式会社 | 半導体装置 |
-
2014
- 2014-02-28 JP JP2014038680A patent/JP6135552B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015162649A (ja) | 2015-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6135552B2 (ja) | 半導体装置 | |
| JP6195019B2 (ja) | 電力用半導体装置及びその製造方法 | |
| US10104775B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8569890B2 (en) | Power semiconductor device module | |
| US9425065B2 (en) | Semiconductor device and method of manufacture thereof | |
| JP6293030B2 (ja) | 電力用半導体装置 | |
| US7166926B2 (en) | Method for producing semiconductor device and semiconductor device | |
| JP6699742B2 (ja) | 半導体装置 | |
| CN108292631B (zh) | 半导体模块 | |
| US10325825B2 (en) | Semiconductor apparatus | |
| JP2008028006A (ja) | 半導体装置 | |
| JP6125089B2 (ja) | パワー半導体モジュールおよびパワーユニット | |
| JP2015090965A (ja) | 半導体装置 | |
| JP5206007B2 (ja) | パワーモジュール構造 | |
| JP2010003858A (ja) | 半導体装置 | |
| JP6907670B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6702431B2 (ja) | 半導体装置 | |
| CN109844936B (zh) | 半导体装置及其制造方法 | |
| JP6771412B2 (ja) | 半導体装置 | |
| JP2014120619A (ja) | 半導体装置及びその製造方法 | |
| JP2012222291A (ja) | 半導体パッケージ | |
| KR100559551B1 (ko) | 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지방법 | |
| JPWO2020079743A1 (ja) | 電力用半導体装置及びその製造方法 | |
| JPH0521644A (ja) | 樹脂封止型電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170410 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6135552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |