JP6195019B2 - 電力用半導体装置及びその製造方法 - Google Patents

電力用半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6195019B2
JP6195019B2 JP2016518665A JP2016518665A JP6195019B2 JP 6195019 B2 JP6195019 B2 JP 6195019B2 JP 2016518665 A JP2016518665 A JP 2016518665A JP 2016518665 A JP2016518665 A JP 2016518665A JP 6195019 B2 JP6195019 B2 JP 6195019B2
Authority
JP
Japan
Prior art keywords
power semiconductor
metal plate
semiconductor device
sealing resin
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016518665A
Other languages
English (en)
Other versions
JPWO2015173862A1 (ja
Inventor
裕史 川島
裕史 川島
坂本　健
健 坂本
武敏 鹿野
武敏 鹿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015173862A1 publication Critical patent/JPWO2015173862A1/ja
Application granted granted Critical
Publication of JP6195019B2 publication Critical patent/JP6195019B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電力用半導体素子を封止樹脂により封止する電力用半導体装置及びその製造方法に関する。
半導体装置の中でも電力用半導体装置は、鉄道車両、ハイブリッドカー、電気自動車等の車両、家電機器、産業用機械等において、比較的大きな電力を制御、整流するために利用されている。使用時に電力用半導体素子が発熱するため、電力用半導体装置には素子の放熱性が要求される。また、数百Ｖ以上の高電圧が印加されることから装置外部との絶縁が必要となる。
ここで、ＩＰＭ（Intelligent Power Module）は電力用半導体素子と制御用半導体素子とが一体となったモジュールである。配線材料にリードフレームを用いる場合、電力用半導体素子と制御用半導体素子は物理的に切り離されたダイパッドに実装され、その後金属細線などで電気的に接続することが多い。電力用半導体素子は大電流を通電することから、発熱が大きくモジュールとしての放熱性が求められる。
放熱構造の一つとしてダイパッドの裏面に放熱性の高い絶縁膜を介して金属板を熱圧着し、それらをトランスファーモールドによって成型する構造がある（例えば、特許文献１参照）。
日本特開２００４−１７２２３９号公報
トランスファーモールドで使用する封止樹脂は熱硬化性であり、熱によって一旦溶融し、その後化学反応によって硬化していく。このため限られた時間内で注入しきらなければならず、特に大面積のパッケージなどでは注入速度を速くする必要があった。しかし、速度を速くして注入すると、ダイパッドとインナーリードをつなぐ曲げ部にかかる流動抵抗が高くなり、ダイパッドが絶縁膜から引き剥がされる力を受ける。このため、ダイパッドと絶縁膜の接着性が不安定となり、絶縁耐圧が低下する。また、電力用半導体素子に対する面圧が下がり、電力用半導体素子とダイパッドの接合強度が弱くなる。この結果、歩留まりが低下する。
絶縁膜の全面がダイパッドと接着するのではなく、配線の都合上、絶縁膜の外周部や一部では接着しない箇所が生じる。このとき接着していない外周部では、絶縁膜と金属板の線膨脹係数差による反りが発生する。絶縁膜は主に樹脂であり、金属よりも線膨脹係数が大きいため、反りは下側に凸形状になる。トランスファーモールドにおいて、反った金属板を下金型に載置すると、金型から浮く部分ができる。このまま樹脂注入すると水平方向に流れる封止樹脂が金属板の下面と下金型との間に入り込んで、樹脂バリが発生する。そして樹脂バリが多い場合は放熱性が低下する。
本発明は、上述のような課題を解決するためになされたもので、その目的は歩留まりと放熱性を向上させることができる電力用半導体装置及びその製造方法を得るものである。
本発明に係る電力用半導体装置の製造方法は、インナーリードと、前記インナーリードに接続されたアウターリードと、前記インナーリードよりも下方に配置されたダイパッドと、前記インナーリードと前記ダイパッドをつなぐ曲げ部とを有するリードフレームを準備する工程と、前記ダイパッド上に電力用半導体素子を固着する工程と、前記ダイパッドの下面に絶縁膜を介して金属板を固着する工程と、下金型と上金型の間のキャビティ内に前記インナーリード、前記ダイパッド、前記電力用半導体素子、前記絶縁膜、及び金属板を配置して封止樹脂により封止する工程とを備え、前記下金型は、前記インナーリードの下方において前記キャビティの底面に設けられた段差部を有し、前記段差部の上面の高さは前記キャビティ内に配置された前記電力用半導体素子の上面よりも高く、前記キャビティ内に前記封止樹脂を注入する際に、前記金属板の下面は前記キャビティの底面に接し、前記封止樹脂を前記段差部の上方から前記電力用半導体素子の上面に向かって下方向に流すことを特徴とする。
本発明では、封止樹脂を段差部の上方から電力用半導体素子の上面に向かって下方向に流して、ダイパッドを下方に押さえつける。また、段差部を設けることにより曲げ部に対する流動抵抗が低減する。これにより、ダイパッドと絶縁膜の接着性が安定するため、絶縁耐圧が向上する。さらに、電力用半導体素子も押さえつけることで面圧が上がり、電力用半導体素子の直下のダイパッドと絶縁膜の接合強度が高くなる。この結果、歩留まりが向上する。また、段差部を設けることで、樹脂注入の際に封止樹脂が金属板に至るまでに封止樹脂の水平方向の流れが少なくなり、金属板と下金型の間に封止樹脂が入り難くなる。そして、絶縁膜及び金属板を下方に押さえつけて金属板の反りを抑え込むことで、金属板と下金型の間に封止樹脂が更に入り難くなる。このため、金属板の下面の樹脂バリ発生が抑制され、フィンなどの外部冷却器の取り付け時に樹脂バリが介在しないため、放熱性が向上する。
本発明の実施の形態１に係る電力用半導体装置を示す下面図である。 図１のＩ−ＩＩに沿った断面図である。 本発明の実施の形態１に係る電力用半導体装置の内部を示す上面図である。 本発明の実施の形態１に係る電力用半導体装置の側面図である。 本発明の実施の形態１に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る電力用半導体装置の製造方法を示す上面図である。 本発明の実施の形態１に係る電力用半導体装置の製造方法を示す拡大断面図である。 比較例に係る電力用半導体装置の製造方法を示す拡大断面図である。 本発明の実施の形態２に係る電力用半導体装置を示す下面図である。 図９のＩ−ＩＩに沿った断面図である。 本発明の実施の形態２に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る電力用半導体装置を示す下面図である。 図１２のＩ−ＩＩに沿った断面図である。 本発明の実施の形態３に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る電力用半導体装置の変型例を示す下面図である。 図１５のＩ−ＩＩに沿った断面図である。 本発明の実施の形態４に係る電力用半導体装置を示す下面図である。 本発明の実施の形態４に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態５に係る電力用半導体装置を示す下面図である。 図１９のＩ−ＩＩに沿った断面図である。
本発明の実施の形態に係る電力用半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る電力用半導体装置を示す下面図である。図２は図１のＩ−ＩＩに沿った断面図である。図３は、本発明の実施の形態１に係る電力用半導体装置の内部を示す上面図である。図４は、本発明の実施の形態１に係る電力用半導体装置の側面図である。この電力用半導体装置はＤＩＰタイプのパッケージである。
リードフレームはインナーリード１ａ，１ｂ，１ｃと、インナーリード１ａ，１ｂ，１ｃにそれぞれ接続されたアウターリード２ａ，２ｂ，２ｃと、インナーリード１ａよりも下方に配置されたダイパッド３と、インナーリード１ａとダイパッド３をつなぐ曲げ部４とを有する。インナーリード１ａ，１ｂはパワーインナーリードであり、インナーリードは制御インナーリードである。アウターリード２ａ，２ｂはパワーアウターリードであり、アウターリード２ｃはそれぞれと制御アウターリードである。
電力用半導体素子５がダイパッド３上にＰｂフリーはんだを用いて固着されている。電力用半導体素子５はＲＣ−ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）である。制御用半導体素子６がインナーリード１ｃ上に導電性接着剤を用いて固着されている。なお、電力用半導体素子５とダイパッド３の接合にははんだに限らず導電性接着剤などの導電性を有した接合材を用いることができる。
電力用半導体素子５の上面にはエミッタ電極とゲート電極が設けられている。Ａｌワイヤ７ａがエミッタ電極とインナーリード１ｂを接続し、Ａｕワイヤ７ｂがゲート電極と制御用半導体素子６を接続し、Ａｕワイヤ７ｃが制御用半導体素子６とインナーリード１ｃを接続している。なお、ＡｌワイヤやＡｕワイヤの代わりにＣｕワイヤを用いてもよい。
金属板８がダイパッド３の下面に放熱性の高い絶縁膜９を介して固着されている。金属板８はＣｕやＡｌなどの放熱性の高い材料からなる。絶縁膜９は樹脂と熱伝導性のフィラーの混合物で、絶縁膜９の樹脂は熱可塑性でも熱硬化性であっても接着性を得ることができればよい。フィラーはＳｉＯ２、Ａｌ２Ｏ３、ＢＮなど電気絶縁と高熱伝導率が両立すればよい。
封止樹脂１０がインナーリード１ａ，１ｂ，１ｃ、ダイパッド３、電力用半導体素子５、絶縁膜９、Ａｌワイヤ７ａ、Ａｕワイヤ７ｂ，７ｃ、及び金属板８を封止する。金属板８の下面は封止樹脂１０の下面から露出されている。装置両端からアウターリード２ａ，２ｂ，２ｃがそれぞれ突出している。インナーリード１ａ，１ｂの下方において封止樹脂１０の下面に段差部１１が設けられている。段差部１１における封止樹脂１０の下面の高さｈ１は電力用半導体素子５の上面の高さｈ２よりも高い。
続いて、本実施の形態に係る電力用半導体装置の製造方法を説明する。図５は、本発明の実施の形態１に係る電力用半導体装置の製造方法を示す断面図である。図６は、本発明の実施の形態１に係る電力用半導体装置の製造方法を示す上面図である。
まず、リードフレームを準備し、そのダイパッド３上にＰｂフリーはんだを用いて電力用半導体素子５を固着し、インナーリード１ｃ上に導電性接着剤を用いて制御用半導体素子６を固着する。電力用半導体素子５のエミッタ電極とインナーリード１ａをＡｌワイヤ７ａにより接続し、電力用半導体素子５のゲート電極と制御用半導体素子６をＡｕワイヤ７ｂにより接続し、制御用半導体素子６とインナーリード１ｃをＡｕワイヤ７ｃにより接続する。
予め金属板８がついた半硬化の絶縁膜９をダイパッド３の下面に熱圧着で仮接着させる。ここで半硬化とは、常温では固体であるが、高温ではいったん溶融した後に完全硬化に向かう、硬化が不完全な状態をいう。
次に、図５及び図６に示すように、下金型１２ａと上金型１２ｂの間のキャビティ１３内に、インナーリード１ａ，１ｂ，１ｃ、ダイパッド３、電力用半導体素子５、Ａｌワイヤ７ａ、Ａｕワイヤ７ｂ，７ｃ、金属板８、及び絶縁膜９等を配置する。この際にキャビティ１３の底面において下金型１２ａから位置決め用の可動ピン１２ｃを突き出して、金属板８及び絶縁膜９を位置決めする。そして、型締後にアウターリード２ａ，２ｂ間にある注入ゲートからキャビティ１３内に封止樹脂１０を注入して、この封止樹脂１０により封止する（トランスファーモールド）。この封止樹脂１０の注入圧力によって絶縁膜９を完全に熱圧着するとともに封止体を形成する。
樹脂注入では制御用のインナーリード１ｃ上のＡｕワイヤ７ｃに対する封止樹脂１０の流動抵抗を減らすため、電力用のインナーリード１ａ，１ｂ側から制御用のインナーリード１ｃ側に向けて封止樹脂１０を流す。注入中に位置決め用の可動ピン１２ｃを引き抜き、金型内に静水圧をかける。封止樹脂１０が硬化した後に金型の脱型によって離型する。
下金型１２ａは、インナーリード１ａの下方においてキャビティ１３の底面に設けられた段差部１４を有する。段差部１４の上面の高さｈ１はキャビティ１３内に配置された電力用半導体素子５の上面の高さｈ２よりも高い。キャビティ１３内に封止樹脂１０を注入する際に、金属板８の下面はキャビティ１３の底面に接し、封止樹脂１０を段差部１４の上方から電力用半導体素子５の上面に向かって下方向に流す。
トランスファーモールド後にアウターリード２ａ，２ｂ間の注入ゲートに残存した封止樹脂１０を封止体から切り離す。封止体の側面には図４に示すような面粗度（Ｒｚ）２０μｍ以上のゲート樹脂除去痕１５が残る。その後、アウターリード２ａ，２ｂ，２ｃに防錆処理などの後加工を施し、所定の形に外形加工する。
続いて、本実施の形態の効果を比較例と比較しながら説明する。図７は、本発明の実施の形態１に係る電力用半導体装置の製造方法を示す拡大断面図である。図８は、比較例に係る電力用半導体装置の製造方法を示す拡大断面図である。本実施の形態では、インナーリード１ａの下方においてキャビティ１３の底面に段差部１４を設けるが、比較例では段差部１４を設けない。
比較例では段差部１４が無いため、注入した封止樹脂１０が絶縁膜９やダイパッド３に対して水平方向（平面方向）に流れる。従って、曲げ部４は封止樹脂１０から上向きの流動抵抗を受けるため、樹脂注入中に絶縁膜９からダイパッド３を引き剥がす力が連続的に加わり、絶縁膜９とダイパッド３の接着性が不安定となる。また、電力用半導体素子５に対する面圧が下がり、電力用半導体素子５とダイパッド３の接合強度が弱くなる。水平方向に流れる封止樹脂１０が金属板８の下面と下金型との間に入り込んで、樹脂バリが発生する。
一方、本実施の形態では、封止樹脂１０を段差部１４の上方から電力用半導体素子５の上面に向かって下方向に流してダイパッド３を下方に押さえつける。また、段差部１４を設けることにより曲げ部４に対する流動抵抗が低減する。これにより、絶縁膜９とダイパッド３の接着性が安定するため、絶縁耐圧が向上する。さらに、電力用半導体素子５も押さえつけることで面圧が上がり、電力用半導体素子５の直下のダイパッド３と絶縁膜９の接合強度が高くなる。この結果、歩留まりが向上する。
また、段差部１４を設けることで、樹脂注入の際に封止樹脂１０が金属板８に至るまでに封止樹脂１０の水平方向の流れが少なくなり、金属板８と下金型１２ａの間に封止樹脂１０が入り難くなる。そして、絶縁膜９及び金属板８を下方に押さえつけて金属板８の反りを抑え込むことで、金属板８と下金型１２ａの間に封止樹脂１０が更に入り難くなる。このため、金属板８の下面の樹脂バリ発生が抑制され、フィンなどの外部冷却器の取り付け時に樹脂バリが介在しないため、放熱性が向上する。
また、本実施の形態では、インナーリード１ａの下方において封止樹脂１０の下面に段差部１１が設けられている。この段差部１１によりアウターリード２ａ，２ｂと金属板８との間の沿面距離が長くなるため、電力用半導体装置を小型化することができる。
なお、実施の形態１では下金型１２ａに可動ピン１２ｃを設ける領域を確保するため、段差部１４と金属板８の間を一定の間隔（０．５〜３ｍｍ）だけ離す必要がある。従って、製造後の装置において段差部１１と金属板８の間に一定の幅の封止樹脂１０の底面が必要となる。
実施の形態２．
図９は、本発明の実施の形態２に係る電力用半導体装置を示す下面図である。図１０は図９のＩ−ＩＩに沿った断面図である。図１１は、本発明の実施の形態２に係る電力用半導体装置の製造方法を示す断面図である。
段差部１４と金属板８との間においてキャビティ１３の底面に段差部１４よりも高さが低い突起１６が２個設けられている。この下金型１２ａの突起１６が転写されることで、段差部１１と金属板８との間において封止樹脂１０の下面に段差部１１よりも深さが浅い窪み１７が２個設けられる。窪み１７の高さは金属板８と絶縁膜９の合計厚みよりも小さいことが望ましい。
下金型１２ａの突起１６に沿って金属板８を位置決めして載置することができるため、実施の形態１で用いた位置決め用の可動ピン１２ｃを無くすことができる。これにより、下金型１２ａ上で可動ピン１２ｃを設ける領域を省略できるため、封止樹脂１０の底面の幅を狭くでき、電力用半導体装置を小型化できる。
また、突起１６により金属板８の側面と下金型１２ａとの間隔を更に狭くすることができるため、曲げ部４に対する流動抵抗が更に低減し、絶縁膜９とダイパッド３の接着性が更に安定する。そして、金属板８の下面と下金型１２ａの底面との間に封止樹脂１０が更に入り難くなる。
また、金属板８の側面と下金型１２ａの段差部１４との間隔が場所によって異なると、金属板８への水平方向の流れが不均一となるため樹脂バリの出方がばらつく。そこで、突起１６を２個以上にすることが好ましい。そして、金属板８と絶縁膜９を下金型１２ａ上に置いた際に突起１６により回転することなく安定して位置固定できる。従って、金属板８の側面と下金型１２ａの段差部１４との間隔が均等になるため、製造ばらつきが小さくなる。突起１６を２個以上にした場合には、製造後の装置において封止樹脂１０の下面に窪み１７が２個以上設けられる。
また、本実施の形態２によれば下金型１２ａ上で可動ピン１２ｃを設ける領域を省略できる。従って、製造後の装置において封止樹脂１０の底面の幅を狭くできるため、製品の小型化が可能となる。
実施の形態３．
図１２は、本発明の実施の形態３に係る電力用半導体装置を示す下面図である。図１３は図１２のＩ−ＩＩに沿った断面図である。図１４は、本発明の実施の形態３に係る電力用半導体装置の製造方法を示す断面図である。
実施の形態２の突起１６の代わりに、段差部１１と金属板８との間においてキャビティ１３の底面に段差部１４よりも高さが低い小段差部１８が設けられている。この下金型１２ａの小段差部１８が転写されることで、段差部１１と金属板８との間において封止樹脂１０の下面に段差部１１よりも深さが浅い小段差部１９が設けられる。小段差部１８は窪み１７に比べて構造がシンプルで直線的な形状であるため、金型の清掃しやすく、メンテナンス性が向上する。小段差部１８の高さは金属板８と絶縁膜９の合計厚みよりも小さいことが望ましい。
図１５は、本発明の実施の形態３に係る電力用半導体装置の変型例を示す下面図である。図１６は図１５のＩ−ＩＩに沿った断面図である。段差部１１と小段差部１８の傾斜面をつなげて全体的な傾斜にし、その傾斜を金属板８の近くまで延長する。この場合でも実施の形態３の効果を得ることができる。
実施の形態４．
図１７は、本発明の実施の形態４に係る電力用半導体装置を示す下面図である。図１８は、本発明の実施の形態４に係る電力用半導体装置の製造方法を示す断面図である。図１８は図１７の装置のＩ−ＩＩに沿った断面に対応する。
実施の形態１と同様に金属板８の長辺に沿って段差部１１が設けられ、それに加えて金属板８の短辺に沿ってキャビティ１３の底面において下金型１２ａに凸部２０が設けられている。この下金型１２ａの凸部２０が転写されることで、金属板８の短辺に沿って封止樹脂１０の下面のねじ穴付近に凹部２１が設けられる。
凸部２０により短辺側でも封止樹脂１０の水平方向の流れが少なくなるため、金属板８の短辺方向の反りに対しても樹脂バリ発生が抑制される。凸部２０の高さ（凹部２１の深さ）は金属板８の厚みよりも大きいことが望ましい。
実施の形態５．
図１９は、本発明の実施の形態５に係る電力用半導体装置を示す下面図である。図２０は図１９のＩ−ＩＩに沿った断面図である。本実施の形態では実施の形態１等の段差部１４が金属板８の外周を囲むように設けられている。この下金型１２ａの段差部１４が転写されることで、封止樹脂１０の下面において段差部１１が金属板８の外周を囲むように設けられる。樹脂注入ゲートを金属板８の短辺側に設けている。このように樹脂注入ゲートをパワーリード側以外の方向に設けた場合でも、段差部１４を金属板８の外周を囲むように設けることにより絶縁膜９とダイパッド３の接着性を安定させ、かつ金属板の裏面の樹脂バリを抑制することができる。
なお、電力用半導体素子５は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された電力用半導体素子５は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ電力用半導体装置も小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、電力用半導体装置を高効率化できる。
１ａ インナーリード、２ａ アウターリード、３ ダイパッド、４ 曲げ部、５ 電力用半導体素子、８ 金属板、９ 絶縁膜、１０ 封止樹脂、１２ａ 下金型、１２ｂ 上金型、１３ キャビティ、１４ 段差部、１６ 突起、１７ 窪み、１８ 小段差部、１９ 小段差部、２０ 凸部、２１ 凹部

Claims (11)

  1. インナーリードと、前記インナーリードに接続されたアウターリードと、前記インナーリードよりも下方に配置されたダイパッドと、前記インナーリードと前記ダイパッドをつなぐ曲げ部とを有するリードフレームを準備する工程と、
    前記ダイパッド上に電力用半導体素子を固着する工程と、
    前記ダイパッドの下面に絶縁膜を介して金属板を固着する工程と、
    下金型と上金型の間のキャビティ内に前記インナーリード、前記ダイパッド、前記電力用半導体素子、前記絶縁膜、及び金属板を配置して封止樹脂により封止する工程とを備え、
    前記下金型は、前記インナーリードの下方において前記キャビティの底面に設けられた段差部を有し、
    前記段差部の上面の高さは前記キャビティ内に配置された前記電力用半導体素子の上面よりも高く、
    前記キャビティ内に前記封止樹脂を注入する際に、前記金属板の下面は前記キャビティの底面に接し、前記封止樹脂を前記段差部の上方から前記電力用半導体素子の上面に向かって下方向に流すことを特徴とする電力用半導体装置の製造方法。
  2. 前記下金型は、前記段差部と前記金属板との間において前記キャビティの底面に設けられ、前記段差部よりも高さが低い突起を有することを特徴とする請求項１に記載の電力用半導体装置の製造方法。
  3. 前記下金型は、前記段差部と前記金属板との間において前記キャビティの底面に設けられ、前記段差部よりも高さが低い小段差部を有することを特徴とする請求項１に記載の電力用半導体装置の製造方法。
  4. 前記金属板の長辺に沿って前記段差部が設けられ、
    前記下金型は、前記金属板の短辺に沿って前記キャビティの底面に設けられた凸部を有することを特徴とする請求項１〜３の何れか１項に記載の電力用半導体装置の製造方法。
  5. 前記段差部は前記金属板の外周を囲むように設けられていることを特徴とする請求項１〜３の何れか１項に記載の電力用半導体装置の製造方法。
  6. インナーリードと、前記インナーリードに接続されたアウターリードと、前記インナーリードよりも下方に配置されたダイパッドと、前記インナーリードと前記ダイパッドをつなぐ曲げ部とを有するリードフレームと、
    前記ダイパッド上に固着された電力用半導体素子と、
    前記ダイパッドの下面に絶縁膜を介して固着された金属板と、
    前記インナーリード、前記ダイパッド、前記電力用半導体素子、前記絶縁膜、及び金属板を封止する封止樹脂とを備え、
    前記金属板の下面は前記封止樹脂の下面から露出され、
    前記インナーリードの下方において前記封止樹脂の下面に段差部が設けられ、
    前記段差部における前記封止樹脂の下面の高さは前記電力用半導体素子の上面の高さよりも高いことを特徴とする電力用半導体装置。
  7. 前記段差部と前記金属板との間において前記封止樹脂の下面に前記段差部よりも深さが浅い窪みが設けられていることを特徴とする請求項６に記載の電力用半導体装置。
  8. 前記窪みは２個以上設けられていることを特徴とする請求項７に記載の電力用半導体装置。
  9. 前記段差部と前記金属板との間において前記封止樹脂の下面に前記段差部よりも深さが浅い小段差部が設けられていることを特徴とする請求項６に記載の電力用半導体装置。
  10. 前記金属板の長辺に沿って前記段差部が設けられ、前記金属板の短辺に沿って前記封止樹脂の下面に凹部が設けられていることを特徴とする請求項６〜９の何れか１項に記載の電力用半導体装置。
  11. 前記段差部は前記金属板の外周を囲むように設けられていることを特徴とする請求項６〜９の何れか１項に記載の電力用半導体装置。
JP2016518665A 2014-05-12 2014-05-12 電力用半導体装置及びその製造方法 Active JP6195019B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/062608 WO2015173862A1 (ja) 2014-05-12 2014-05-12 電力用半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2015173862A1 JPWO2015173862A1 (ja) 2017-04-20
JP6195019B2 true JP6195019B2 (ja) 2017-09-13

Family

ID=54479436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016518665A Active JP6195019B2 (ja) 2014-05-12 2014-05-12 電力用半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US9716072B2 (ja)
JP (1) JP6195019B2 (ja)
KR (1) KR101915873B1 (ja)
CN (1) CN106463420B (ja)
DE (1) DE112014006660B4 (ja)
WO (1) WO2015173862A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6546892B2 (ja) * 2016-09-26 2019-07-17 株式会社 日立パワーデバイス 半導体装置
US10483178B2 (en) * 2017-01-03 2019-11-19 Infineon Technologies Ag Semiconductor device including an encapsulation material defining notches
JP6721128B2 (ja) 2017-08-23 2020-07-08 三菱電機株式会社 半導体装置の製造方法
CN109637983B (zh) * 2017-10-06 2021-10-08 财团法人工业技术研究院 芯片封装
JP7030481B2 (ja) * 2017-11-10 2022-03-07 エイブリック株式会社 樹脂封止金型および半導体装置の製造方法
JP7040032B2 (ja) * 2018-01-17 2022-03-23 株式会社デンソー 半導体装置
US20200031661A1 (en) * 2018-07-24 2020-01-30 Invensense, Inc. Liquid proof pressure sensor
CN113261095A (zh) * 2019-01-18 2021-08-13 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力转换装置
JP7090579B2 (ja) * 2019-05-08 2022-06-24 三菱電機株式会社 半導体装置およびその製造方法
JP7459465B2 (ja) * 2019-08-28 2024-04-02 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7269362B2 (ja) * 2019-10-07 2023-05-08 三菱電機株式会社 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置
JP7196815B2 (ja) * 2019-10-23 2022-12-27 三菱電機株式会社 半導体モジュール及び電力変換装置
JP2021145036A (ja) * 2020-03-12 2021-09-24 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP6851559B1 (ja) * 2020-03-13 2021-03-31 三菱電機株式会社 半導体装置および電力変換装置
US11765528B2 (en) * 2020-09-28 2023-09-19 Lite-On Singapore Pte. Ltd. Sensing device and method for packaging the same
JP7479771B2 (ja) * 2020-10-01 2024-05-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置
US11764209B2 (en) 2020-10-19 2023-09-19 MW RF Semiconductors, LLC Power semiconductor device with forced carrier extraction and method of manufacture
JP7535909B2 (ja) 2020-10-20 2024-08-19 三菱電機株式会社 電力用半導体装置およびその製造方法ならびに電力変換装置
JP7546783B2 (ja) * 2021-10-08 2024-09-06 三菱電機株式会社 半導体装置、電力変換装置、および、半導体装置の製造方法
US20230163037A1 (en) * 2021-11-25 2023-05-25 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
EP4369394A1 (en) * 2022-11-10 2024-05-15 Infineon Technologies Austria AG Power semiconductor package and method for fabricating the same
WO2024103986A1 (zh) * 2022-11-17 2024-05-23 海信家电集团股份有限公司 功率模块和设备
CN116247049B (zh) * 2023-02-28 2024-01-23 海信家电集团股份有限公司 功率模块及具有其的电子设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152260A (ja) * 1988-12-05 1990-06-12 Fujitsu Ltd 樹脂封止半導体装置およびそれの製造に用いる金型
JP2771838B2 (ja) * 1989-03-31 1998-07-02 ポリプラスチックス株式会社 電子部品の樹脂封止方法、樹脂封止用成形金型及び電子部品封止成形品
JPH09129661A (ja) * 1995-10-31 1997-05-16 Hitachi Ltd 成形装置および成形方法
JP4073559B2 (ja) * 1998-10-30 2008-04-09 三菱電機株式会社 半導体装置
JP4277168B2 (ja) 2002-11-18 2009-06-10 サンケン電気株式会社 樹脂封止型半導体装置及びその製法
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3854957B2 (ja) * 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP4463146B2 (ja) * 2005-05-18 2010-05-12 三菱電機株式会社 半導体装置の製造方法
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
JP5876669B2 (ja) * 2010-08-09 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP5598189B2 (ja) * 2010-09-08 2014-10-01 株式会社デンソー 半導体装置の製造方法
JP5484372B2 (ja) * 2011-02-14 2014-05-07 三菱電機株式会社 半導体モジュール
JP5720514B2 (ja) * 2011-09-27 2015-05-20 三菱電機株式会社 半導体装置の製造方法
JP5680011B2 (ja) * 2012-03-26 2015-03-04 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法

Also Published As

Publication number Publication date
DE112014006660B4 (de) 2019-10-31
KR101915873B1 (ko) 2018-11-06
DE112014006660T5 (de) 2017-01-19
CN106463420A (zh) 2017-02-22
WO2015173862A1 (ja) 2015-11-19
CN106463420B (zh) 2019-07-26
JPWO2015173862A1 (ja) 2017-04-20
KR20160143802A (ko) 2016-12-14
US9716072B2 (en) 2017-07-25
US20160343644A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
JP6195019B2 (ja) 電力用半導体装置及びその製造方法
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US8569890B2 (en) Power semiconductor device module
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
JP6183226B2 (ja) 電力用半導体装置の製造方法
US9691730B2 (en) Semiconductor device and method for manufacturing the same
WO2017175612A1 (ja) パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
CN108604578B (zh) 电力用半导体装置及其制造方法
JP6135552B2 (ja) 半導体装置
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP6266168B2 (ja) 半導体装置
JP6699742B2 (ja) 半導体装置
JP2014216459A (ja) 半導体装置
US10325825B2 (en) Semiconductor apparatus
CN111095537A (zh) 半导体装置及具备该半导体装置的功率转换装置
JPWO2015132969A1 (ja) 絶縁基板及び半導体装置
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP4039298B2 (ja) 樹脂封止型半導体装置およびその製造方法ならびに成形型
JP4737138B2 (ja) 半導体装置及びその製造方法
JP2018029149A (ja) 電力用半導体装置およびその製造方法
JPWO2021001924A1 (ja) パワーモジュールおよびその製造方法
US20210175141A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2014107519A (ja) 半導体装置およびその製造方法
JP2012209469A (ja) 電力用半導体装置
JP2012174747A (ja) パワー半導体モジュールの構造およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170731

R150 Certificate of patent or registration of utility model

Ref document number: 6195019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250