JP6721128B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6721128B2
JP6721128B2 JP2019537483A JP2019537483A JP6721128B2 JP 6721128 B2 JP6721128 B2 JP 6721128B2 JP 2019537483 A JP2019537483 A JP 2019537483A JP 2019537483 A JP2019537483 A JP 2019537483A JP 6721128 B2 JP6721128 B2 JP 6721128B2
Authority
JP
Japan
Prior art keywords
pin
heat sink
semiconductor device
manufacturing
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019537483A
Other languages
English (en)
Other versions
JPWO2019038857A1 (ja
Inventor
坂本　健
健 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019038857A1 publication Critical patent/JPWO2019038857A1/ja
Application granted granted Critical
Publication of JP6721128B2 publication Critical patent/JP6721128B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Description

本発明は、ヒートシンクをモールド樹脂で封止する半導体装置の製造方法に関する。
パワー半導体モジュールにおいて、樹脂との接着力を向上させ、外気からの水分侵入を防ぐために、底面角部に段差を設けたヒートシンクが用いられている。また、パワー半導体モジュールのトランスファーモールドプロセスにおいて、ヒートシンクを下金型上の定位置に置く必要がある。この位置決め方法として、固定ピンによる位置決めと、可動ピンによる位置決めがある（例えば、特許文献１参照）。
日本特開平１０−０６４９３３号公報
固定ピンによる位置決めでは、モールド樹脂流動によるヒートシンクの位置ずれは発生しない。ただし、固定ピンに嵌るようにヒートシンクにＵ字又は丸型の穴を設ける必要がある。固定ピンはモールド後に締め付け用のネジ穴を形成するための役割もある。しかし、固定ピンによる位置決めは、平面形状が矩形のヒートシンクには適用できなかった。
一方、可動ピンによる位置決めでは、ヒートシンクの外周を可動ピンで囲むことにより、矩形のヒートシンクを位置決めすることができる。モールド樹脂の流動による位置ズレを防ぐため、可動ピンが突き出した状態で樹脂注入し、注入完了後にピン先端をキャビティの底面まで下降させる。しかし、可動ピンを下降させる際に可動ピン周辺に樹脂バリが入り込み摺動抵抗が大きくなるので、可動範囲の最大値は０．５ｍｍ程度である。このため、段差付きの肉厚なヒートシンクに対して十分な高さまで可動ピンを突き出すことができない。従って、可動ピンによる位置決めは、段差付きのヒートシンクには適用できなかった。
本発明は、上述のような課題を解決するためになされたもので、その目的は底面角部に段差を有する平面形状が矩形のヒートシンクを位置決めしてモールド樹脂で封止することができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、底面角部に段差を有する平面形状が矩形のヒートシンクをモールド金型のキャビティの内部に配置し、前記キャビティの底面から第１のピンを突き出して前記ヒートシンクを位置決めする工程と、前記キャビティの前記底面から突き出した第２のピンを、位置決めした前記ヒートシンクの前記段差に配置する工程と、前記ヒートシンクを位置決めした後に前記第１のピンを前記キャビティの底面まで下降させ、前記第２のピンを突き出したまま前記ヒートシンクをモールド樹脂で封止する工程とを備えることを特徴とする。
本発明では、第１のピンを突き出してヒートシンクを位置決めした後に第１のピンを下降させ、ヒートシンクの段差に配置した第２のピンを突き出したままヒートシンクをモールド樹脂で封止する。これにより、底面角部に段差を有する平面形状が矩形のヒートシンクを位置決めしてモールド樹脂で封止することができる。
本発明の実施の形態１に係る半導体装置の製造方法のフローチャートである。 本発明の実施の形態１に係る半導体装置の製造方法を示す平面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す平面図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態４に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態５に係る半導体装置の製造方法を示す断面図である。
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の製造方法のフローチャートである。図２は、本発明の実施の形態１に係る半導体装置の製造方法を示す平面図である。図３から図５は、本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
図２及び図３に示すように、下側のモールド金型１に、可動ピンである第１のピン２及び第２のピン３が設けられている。金属のヒートシンク４をモールド金型１のキャビティ５の内部に配置し、キャビティ５の底面から第１のピン２を突き出してヒートシンク４を位置決めする（ステップＳ１）。ヒートシンク４は、底面角部に段差を有し、平面形状が矩形である。この際に、第１のピン２の突き出し高さをヒートシンク４の厚み相当にし、ヒートシンク４の側壁を第１のピン２に押し当てることでヒートシンク４を位置決めする。また、キャビティ５の底面から突き出した第２のピン３を、位置決めしたヒートシンク４の段差に配置する。
次に、図４に示すように、位置決めしたヒートシンク４の上に半導体チップ６とリードフレーム７を設ける。これらを覆うようにモールド金型１の上にモールド金型８を配置する。そして、第１のピン２をキャビティ５の底面まで下降させる（ステップＳ２）。
次に、図５に示すように、モールド金型１，８の間に設けられたランナー９を介してキャビティ５内にモールド樹脂１０を注入し、第２のピン３を突き出したままヒートシンク４をモールド樹脂１０で封止する（ステップＳ３）。この際に第２のピン３でヒートシンク４を固定して位置ずれを防ぐ。樹脂封止が完了した後、第２のピン３をキャビティ５の底面まで下降させる（ステップＳ４）。
以上、説明したように、本実施の形態では、第１のピン２を用いてヒートシンク４を位置決めした後に第１のピン２を下降させて樹脂封止を行う。これにより、段差付きの肉厚なヒートシンク４に対して十分な高さまで第１のピン２を突き出すことができるため、段差付きのヒートシンク４を位置決めすることができる。また、可動ピンによる位置決めであるため、平面形状が矩形のヒートシンク４を用いることができる。平面形状が矩形のヒートシンク４は加工が容易であるため、低コストである。また、段差に配置した第２のピン３を突き出したままヒートシンク４をモールド樹脂１０で封止する。これにより、モールド樹脂１０の注入時におけるヒートシンク４の位置ずれを防ぐことができる。よって、本実施の形態により、底面角部に段差を有する平面形状が矩形のヒートシンク４を位置決めしてモールド樹脂１０で封止することができる。
実施の形態２．
図６は、本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。本実施の形態では第２のピン３が固定ピンである。これにより、可動ピンが減るため、金型製作コストが下がる。さらに、可動ピン外周の樹脂バリ清掃頻度も減るため、メンテナンスコストが下がる。
第２のピン３は円柱形状でもよいが、第２のピン３の先端にテーパーが設けられていることが好ましい。これにより、ヒートシンク４の底面が第２のピン３に乗り上がっても、テーパーに沿って滑り落ちてキャビティ５の底面まで戻る。その他の構成及び効果は実施の形態１と同様である。
実施の形態３．
図７は、本発明の実施の形態３に係る半導体装置の製造方法を示す平面図である。図８から図１０は、本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。これらの図７から図１０はそれぞれ実施の形態１の図２から図５に対応する。
本実施の形態では、ヒートシンク４の矩形の平面形状の４辺のうち、キャビティ５へのモールド樹脂１０の注入口であるランナー９がある側の辺には第２のピン３が設けられていない。これにより、可動ピンが減るため、金型製作コストが下がる。さらに、可動ピン外周の樹脂バリ清掃頻度も減るため、メンテナンスコストが下がる。ただし、ヒートシンク４の回転による位置ずれを防ぐため、ヒートシンク４の他の３辺に沿って第２のピン３を配置する。その他の構成及び効果は実施の形態１と同様である。
実施の形態４．
図１１は、本発明の実施の形態４に係る半導体装置の製造方法を示す断面図である。可動ピンプレート１１とエジェクタピンプレート１２が、ストッパープレート１３に取り付けられ、それぞれストッパープレート１３に対して個別に可動する。第１のピン２は可動ピンプレート１１に固定されている。エジェクタピン１４がエジェクタピンプレート１２に固定されている。キャビティ５の底面からエジェクタピン１４を突き出すことで、モールド樹脂１０で封止した前記ヒートシンク４を取り出す。
第２のピン３は、エジェクタピン１４と共にエジェクタピンプレート１２に固定され、エジェクタピン１４の動作と連動する。これにより、第２のピン３自体がエジェクタピンとなる。また、第２のピン３を可動させるプレートを新たに追加する必要がなく、小規模な改造で実施可能である。なお、第１のピン２がエジェクタピンプレート１２に固定され、第２のピン３が可動ピンプレート１１に固定されていてもよい。その他の構成及び効果は実施の形態１と同様である。
実施の形態５．
図１２は、本発明の実施の形態５に係る半導体装置の製造方法を示す断面図である。本実施の形態では、コンプレッションモールドプロセスによりヒートシンク４を封止する。具体的には、まず、実施の形態１〜４と同様に、上側のモールド金型１のキャビティ底面においてヒートシンク４を位置決めする。次に、顆粒のモールド樹脂１０を下側のモールド金型８で溶かし、可動キャビティ部品１５により押し上げることで、ヒートシンク４をモールド樹脂１０で封止する。このようなコンプレッションモールドプロセスでも実施の形態１〜４と同様の効果を得ることができる。
なお、半導体チップ６はＭＯＳＦＥＴ、ＳＢＤ、ＩＧＢＴ又はＰＮダイオードなどである。また、半導体チップ６は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体装置も小型化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体装置を高効率化できる。
１，８ モールド金型、２ 第１のピン、３ 第２のピン、４ ヒートシンク、５ キャビティ、１０ モールド樹脂、１２ エジェクタピンプレート、１４ エジェクタピン

Claims (7)

  1. 底面角部に段差を有する平面形状が矩形のヒートシンクをモールド金型のキャビティの内部に配置し、前記キャビティの底面から第１のピンを突き出して前記ヒートシンクを位置決めする工程と、
    前記キャビティの前記底面から突き出した第２のピンを、位置決めした前記ヒートシンクの前記段差に配置する工程と、
    前記ヒートシンクを位置決めした後に前記第１のピンを前記キャビティの底面まで下降させ、前記第２のピンを突き出したまま前記ヒートシンクをモールド樹脂で封止する工程とを備えることを特徴とする半導体装置の製造方法。
  2. 前記第２のピンは固定ピンであることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第２のピンの先端にテーパーが設けられていることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記ヒートシンクの矩形の平面形状の４辺のうち、前記キャビティへの前記モールド樹脂の注入口がある側の辺に沿って前記第２のピンが設けられていないことを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記ヒートシンクの回転による位置ずれを防ぐように前記第２のピンを配置することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記キャビティの前記底面からエジェクタピンを突き出すことで、前記モールド樹脂で封止した前記ヒートシンクを取り出す工程を更に備え、
    前記第１のピン又は前記第２のピンは、前記エジェクタピンと共にエジェクタピンプレートに固定され、前記エジェクタピンの動作と連動することを特徴とする請求項１に記載の半導体装置の製造方法。
  7. コンプレッションモールドプロセスにより前記ヒートシンクを封止することを特徴とする請求項１〜６の何れか１項に記載の半導体装置の製造方法。
JP2019537483A 2017-08-23 2017-08-23 半導体装置の製造方法 Active JP6721128B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/030127 WO2019038857A1 (ja) 2017-08-23 2017-08-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019038857A1 JPWO2019038857A1 (ja) 2020-01-09
JP6721128B2 true JP6721128B2 (ja) 2020-07-08

Family

ID=65439796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019537483A Active JP6721128B2 (ja) 2017-08-23 2017-08-23 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US11062916B2 (ja)
JP (1) JP6721128B2 (ja)
KR (1) KR102321556B1 (ja)
CN (1) CN110998812B (ja)
DE (1) DE112017007957B4 (ja)
WO (1) WO2019038857A1 (ja)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752677B2 (ja) * 1989-01-11 1998-05-18 日本電気株式会社 半導体装置の製造方法
JPH0555410A (ja) * 1991-08-28 1993-03-05 Hitachi Ltd 半導体装置
JPH07130782A (ja) 1993-10-29 1995-05-19 Rohm Co Ltd ヒートシンク付きパッケージ型半導体装置の製造方法
US6058602A (en) * 1998-09-21 2000-05-09 Integrated Packaging Assembly Corporation Method for encapsulating IC packages with diamond substrate
MY114454A (en) * 1996-03-14 2002-10-31 Towa Corp Method of sealing electronic component with molded resin
JPH10189630A (ja) * 1996-12-25 1998-07-21 Towa Kk 電子部品の樹脂封止成形方法
EP0817261B1 (en) * 1996-06-28 2003-04-23 STMicroelectronics S.r.l. Method for manufacturing plastic package for electronic device having a fully insulated dissipator
JP2959481B2 (ja) * 1996-08-15 1999-10-06 日本電気株式会社 樹脂封止型半導体装置及びその製造方法
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
JP3916026B2 (ja) * 1998-10-05 2007-05-16 富士電機デバイステクノロジー株式会社 半導体素子のパッケージおよびその製造方法
JP2003197664A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3733341B2 (ja) * 2002-04-15 2006-01-11 三菱電機株式会社 電力半導体装置の製造方法
JP5333402B2 (ja) * 2010-10-06 2013-11-06 三菱電機株式会社 半導体装置の製造方法
JP6321482B2 (ja) * 2013-09-26 2018-05-09 エイブリック株式会社 半導体製造装置
JP6027569B2 (ja) * 2014-03-26 2016-11-16 エムテックスマツムラ株式会社 中空パッケージの製造方法および中空パッケージ
DE112014006660B4 (de) 2014-05-12 2019-10-31 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
JP6266168B2 (ja) * 2015-04-15 2018-01-24 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN110998812B (zh) 2023-08-18
US20200176273A1 (en) 2020-06-04
WO2019038857A1 (ja) 2019-02-28
KR20200029009A (ko) 2020-03-17
US11062916B2 (en) 2021-07-13
KR102321556B1 (ko) 2021-11-03
DE112017007957T5 (de) 2020-07-09
JPWO2019038857A1 (ja) 2020-01-09
CN110998812A (zh) 2020-04-10
DE112017007957B4 (de) 2023-01-26

Similar Documents

Publication Publication Date Title
WO2017175612A1 (ja) パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
JP6195019B2 (ja) 電力用半導体装置及びその製造方法
US11049790B2 (en) Electrically insulating thermal interface on the discontinuity of an encapsulation structure
CN108292631B (zh) 半导体模块
US20150097281A1 (en) Semiconductor device
TWI645952B (zh) Resin molding metal mold and resin molding method
JP6083399B2 (ja) 半導体装置及びその製造方法
JP6699742B2 (ja) 半導体装置
JP6721128B2 (ja) 半導体装置の製造方法
WO2018113290A1 (zh) 半导体元件以及制造方法
JP7204919B2 (ja) パワーモジュールおよびその製造方法
US20140291822A1 (en) Integrated circuit package
CN110970372A (zh) 包括具有嵌入式半导体管芯的间隔件的半导体器件组件
US8912051B1 (en) Method for controlling molding compound geometry around a semiconductor die
JP6907670B2 (ja) 半導体装置および半導体装置の製造方法
TWI808036B (zh) 雙面冷卻組件的封裝製程
JP5984652B2 (ja) 半導体装置およびその製造方法
JP2020031215A (ja) 樹脂封止型半導体部品
JP2015088519A (ja) 半導体装置及びその製造方法
JP2015053378A (ja) 半導体装置
JP2021052091A (ja) 半導体製造装置および半導体装置の製造方法
JP2016051832A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200601

R150 Certificate of patent or registration of utility model

Ref document number: 6721128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250