KR20200029009A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20200029009A KR20200029009A KR1020207004265A KR20207004265A KR20200029009A KR 20200029009 A KR20200029009 A KR 20200029009A KR 1020207004265 A KR1020207004265 A KR 1020207004265A KR 20207004265 A KR20207004265 A KR 20207004265A KR 20200029009 A KR20200029009 A KR 20200029009A
- Authority
- KR
- South Korea
- Prior art keywords
- heat sink
- pin
- semiconductor device
- manufacturing
- cavity
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 20
- 239000011347 resin Substances 0.000 claims abstract description 28
- 229920005989 resin Polymers 0.000 claims abstract description 28
- 238000007789 sealing Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 238000006073 displacement reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
저면 코너부에 단차를 갖는 평면 형상이 직사각형인 히트 싱크(4)를 몰드 금형(1)의 캐비티(5)의 내부에 배치하고, 캐비티(5)의 저면으로부터 제 1 핀(2)을 돌출시켜 히트 싱크(4)를 위치결정한다. 캐비티(5)의 저면으로부터 돌출된 제 2 핀(3)을 위치결정한 히트 싱크(4)의 단차에 배치한다. 히트 싱크(4)를 위치결정한 후에 제 1 핀(2)을 캐비티(5)의 저면까지 하강시켜, 제 2 핀(3)을 돌출시킨 그대로 히트 싱크(4)를 몰드 수지(10)로 밀봉한다.
Description
본 발명은 히트 싱크를 몰드 수지로 밀봉하는 반도체 장치의 제조 방법에 관한 것이다.
파워 반도체 모듈에 있어서, 수지와의 접착력을 향상시켜, 외기로부터의 수분 침입을 방지하기 위해, 저면 코너부에 단차를 마련한 히트 싱크가 이용되고 있다. 또한, 파워 반도체 모듈의 트랜스퍼 몰드 프로세스에 있어서, 히트 싱크를 하부 금형 상의 정위치에 둘 필요가 있다. 이 위치결정 방법으로서, 고정 핀에 의한 위치결정과, 가동 핀에 의한 위치결정이 있다(예를 들면, 특허문헌 1 참조).
고정 핀에 의한 위치결정에서는, 몰드 수지 유동에 의한 히트 싱크의 위치 어긋남은 발생하지 않는다. 단, 고정 핀에 끼워지도록 히트 싱크에 U자 또는 환형의 구멍을 마련할 필요가 있다. 고정 핀은 몰드 후에 체결용의 나사 구멍을 형성하기 위한 역할도 있다. 그러나, 고정 핀에 의한 위치결정은, 평면 형상이 직사각형인 히트 싱크에는 적용할 수 없었다.
한편, 가동 핀에 의한 위치결정에서는, 히트 싱크의 외주를 가동 핀으로 둘러싸는 것에 의해, 직사각형의 히트 싱크를 위치결정할 수 있다. 몰드 수지의 유동에 의한 위치 어긋남을 방지하기 위해, 가동 핀이 돌출된 상태에서 수지 주입하고, 주입 완료 후에 핀 선단을 캐비티의 저면까지 하강시킨다. 그러나, 가동 핀을 하강시킬 때에 가동 핀 주변에 수지 버어가 인입되어 미끄럼 운동 저항이 커지므로, 가동 범위의 최대값은 0.5㎜ 정도이다. 이 때문에, 단차를 갖는 두꺼운 히트 싱크에 대해서 충분한 높이까지 가동 핀을 돌출시킬 수 없다. 따라서, 가동 핀에 의한 위치결정은 단차를 갖는 히트 싱크에는 적용할 수 없었다.
본 발명은 상술과 같은 과제를 해결하기 위해서 이루어진 것으로, 그 목적은 저면 코너부에 단차를 갖는 평면 형상이 직사각형인 히트 싱크를 위치결정하고 몰드 수지로 밀봉할 수 있는 반도체 장치의 제조 방법을 얻는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 저면 코너부에 단차를 갖는 평면 형상이 직사각형인 히트 싱크를 몰드 금형의 캐비티의 내부에 배치하고, 상기 캐비티의 저면으로부터 제 1 핀을 돌출시켜 상기 히트 싱크를 위치결정하는 공정과, 상기 캐비티의 상기 저면으로부터 돌출된 제 2 핀을, 위치결정한 상기 히트 싱크의 상기 단차에 배치하는 공정과, 상기 히트 싱크를 위치결정한 후에 상기 제 1 핀을 상기 캐비티의 저면까지 하강시키고, 상기 제 2 핀을 돌출시킨 그대로 상기 히트 싱크를 몰드 수지로 밀봉하는 공정을 구비하는 것을 특징으로 한다.
본 발명에서는, 제 1 핀을 돌출시켜 히트 싱크를 위치결정한 후에 제 1 핀을 하강시키고, 히트 싱크의 단차에 배치한 제 2 핀을 돌출시킨 그대로 히트 싱크를 몰드 수지로 밀봉한다. 이에 의해, 저면 코너부에 단차를 갖는 평면 형상이 직사각형인 히트 싱크를 위치결정하고 몰드 수지로 밀봉할 수 있다.
도 1은 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법의 흐름도이다.
도 2는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 도시하는 평면도이다.
도 3은 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 4는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 5는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 6은 본 발명의 실시형태 2에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 7은 본 발명의 실시형태 3에 따른 반도체 장치의 제조 방법을 도시하는 평면도이다.
도 8은 본 발명의 실시형태 3에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 9는 본 발명의 실시형태 3에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 10은 본 발명의 실시형태 3에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 11은 본 발명의 실시형태 4에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 12는 본 발명의 실시형태 5에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 2는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 도시하는 평면도이다.
도 3은 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 4는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 5는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 6은 본 발명의 실시형태 2에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 7은 본 발명의 실시형태 3에 따른 반도체 장치의 제조 방법을 도시하는 평면도이다.
도 8은 본 발명의 실시형태 3에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 9는 본 발명의 실시형태 3에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 10은 본 발명의 실시형태 3에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 11은 본 발명의 실시형태 4에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 12는 본 발명의 실시형태 5에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
본 발명의 실시형태에 따른 반도체 장치의 제조 방법에 대해서 도면을 참조하여 설명한다. 동일하거나 또는 대응하는 구성 요소에는 동일한 부호를 부여하고, 설명의 반복을 생략하는 경우가 있다.
실시형태 1
도 1은 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법의 흐름도이다. 도 2는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 도시하는 평면도이다. 도 3 내지 도 5는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 2 및 도 3에 도시하는 바와 같이, 하측의 몰드 금형(1)에 가동 핀인 제 1 핀(2) 및 제 2 핀(3)이 마련되어 있다. 금속의 히트 싱크(4)를 몰드 금형(1)의 캐비티(5)의 내부에 배치하고, 캐비티(5)의 저면으로부터 제 1 핀(2)을 돌출시켜 히트 싱크(4)를 위치결정한다(단계 S1). 히트 싱크(4)는 저면 코너부에 단차를 가지며, 평면 형상이 직사각형이다. 이 때에, 제 1 핀(2)의 돌출 높이를 히트 싱크(4)의 두께 상당으로 하고, 히트 싱크(4)의 측벽을 제 1 핀(2)에 가압하는 것에 의해 히트 싱크(4)를 위치결정한다. 또한, 캐비티(5)의 저면으로부터 돌출된 제 2 핀(3)을 위치결정한 히트 싱크(4)의 단차에 배치한다.
다음에, 도 4에 도시하는 바와 같이, 위치결정한 히트 싱크(4) 위에 반도체 팁(6)과 리드 프레임(7)을 마련한다. 이들을 덮도록 몰드 금형(1) 위에 몰드 금형(8)을 배치한다. 그리고, 제 1 핀(2)을 캐비티(5)의 저면까지 하강시킨다(단계 S2).
다음에, 도 5에 도시하는 바와 같이, 몰드 금형(1, 8) 사이에 마련된 러너(9)를 거쳐서 캐비티(5) 내에 몰드 수지(10)를 주입하고, 제 2 핀(3)을 돌출시킨 그대로 히트 싱크(4)를 몰드 수지(10)로 밀봉한다(단계 S3). 이 때에 제 2 핀(3)으로 히트 싱크(4)를 고정하여 위치 어긋남을 방지한다. 수지 밀봉이 완료된 후, 제 2 핀(3)을 캐비티(5)의 저면까지 하강시킨다(단계 S4).
이상, 설명한 바와 같이, 본 실시형태에서는 제 1 핀(2)을 이용하여 히트 싱크(4)를 위치결정한 후에 제 1 핀(2)을 하강시켜 수지 밀봉을 실행한다. 이에 의해, 단차를 갖는 두꺼운 히트 싱크(4)에 대해서 충분한 높이까지 제 1 핀(2)을 돌출시킬 수 있기 때문에, 단차를 갖는 히트 싱크(4)를 위치결정할 수 있다. 또한, 가동 핀에 의한 위치결정이기 때문에, 평면 형상이 직사각형인 히트 싱크(4)를 이용할 수 있다. 평면 형상이 직사각형인 히트 싱크(4)는 가공이 용이하기 때문에, 저비용이다. 또한, 단차에 배치한 제 2 핀(3)을 돌출시킨 그대로 히트 싱크(4)를 몰드 수지(10)로 밀봉한다. 이에 의해, 몰드 수지(10)의 주입시에 있어서의 히트 싱크(4)의 위치 어긋남을 방지할 수 있다. 따라서, 본 실시형태에 의해, 저면 코너부에 단차를 갖는 평면형상이 직사각형인 히트 싱크(4)를 위치결정하고 몰드 수지(10)로 밀봉할 수 있다.
실시형태 2
도 6은 본 발명의 실시형태 2에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다. 본 실시형태에서는 제 2 핀(3)이 고정 핀이다. 이에 의해, 가동 핀이 감소하기 때문에, 금형 제작 비용이 낮아진다. 또한, 가동 핀 외주의 수지 버어 청소 빈도도 줄어들기 때문에, 유지보수 비용이 낮아진다.
제 2 핀(3)은 원기둥 형상이어도 좋지만, 제 2 핀(3)의 선단에 테이퍼가 마련되어 있는 것이 바람직하다. 이에 의해, 히트 싱크(4)의 저면이 제 2 핀(3)에 탑재되어도, 테이퍼를 따라서 미끄러져 떨어져 캐비티(5)의 저면까지 되돌아온다. 그 이외의 구성 및 효과는 실시형태 1과 마찬가지이다.
실시형태 3
도 7은 본 발명의 실시형태 3에 따른 반도체 장치의 제조 방법을 도시하는 평면도이다. 도 8 내지 도 10은 본 발명의 실시형태 3에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다. 이들 도 7 내지 도 10은 각각 실시형태 1의 도 2 내지 도 5에 대응한다.
본 실시형태에서는, 히트 싱크(4)의 직사각형의 평면 형상의 4변 중, 캐비티(5)로의 몰드 수지(10)의 주입구인 러너(9)가 있는 측의 변에는 제 2 핀(3)이 마련되어 있지 않다. 이에 의해, 가동 핀이 줄어들기 때문에, 금형 제작 비용이 낮아진다. 또한, 가동 핀 외주의 수지 버어 청소 빈도도 줄어들기 때문에, 유지보수 비용이 낮아진다. 단, 히트 싱크(4)의 회전에 의한 위치 어긋남을 방지하기 위해, 히트 싱크(4)의 다른 3변을 따라서 제 2 핀(3)을 배치한다. 그 이외의 구성 및 효과는 실시형태 1과 마찬가지이다.
실시형태 4
도 11은 본 발명의 실시형태 4에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다. 가동 핀 플레이트(11)와 이젝터 핀 플레이트(12)가 스토퍼 플레이트(13)에 장착되며, 각각 스토퍼 플레이트(13)에 대해서 개별적으로 가동한다. 제 1 핀(2)은 가동 핀 플레이트(11)에 고정되어 있다. 이젝터 핀(14)이 이젝터 핀 플레이트(12)에 고정되어 있다. 캐비티(5)의 저면으로부터 이젝터 핀(14)을 돌출시키는 것에 의해, 몰드 수지(10)로 밀봉한 상기 히트 싱크(4)를 취출한다.
제 2 핀(3)은 이젝터 핀(14)과 함께 이젝터 핀 플레이트(12)에 고정되며, 이젝터 핀(14)의 동작과 연동한다. 이에 의해, 제 2 핀(3) 자체가 이젝터 핀이 된다. 또한, 제 2 핀(3)을 가동시키는 플레이트를 새로 추가할 필요가 없어, 소규모의 개조로 실시 가능하다. 또한, 제 1 핀(2)이 이젝터 핀 플레이트(12)에 고정되며, 제 2 핀(3)이 가동 핀 플레이트(11)에 고정되어 있어도 좋다. 그 이외의 구성 및 효과는 실시형태 1과 마찬가지이다.
실시형태 5
도 12는 본 발명의 실시형태 5에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다. 본 실시형태에서는, 컴프레션 몰드 프로세스(compression mold process)에 의해 히트 싱크(4)를 밀봉한다. 구체적으로는, 우선, 실시형태 1 내지 4와 마찬가지로, 상측의 몰드 금형(1)의 캐비티 저면에서 히트 싱크(4)를 위치결정한다. 다음에, 과립의 몰드 수지(10)를 하측의 몰드 금형(8)에서 녹이고, 가동 캐비티 부품(15)에 의해 밀어올리는 것에 의해, 히트 싱크(4)를 몰드 수지(10)로 밀봉한다. 이와 같은 컴프레션 몰드 프로세스에서도 실시형태 1 내지 4와 마찬가지의 효과를 얻을 수 있다.
또한, 반도체 팁(6)은 MOSFET, SBD, IGBT 또는 PN 다이오드 등이다. 또한, 반도체 팁(6)은 규소에 의해 형성된 것에 한정되지 않으며, 규소에 비해 밴드 갭이 큰 와이드 밴드 갭 반도체에 의해서 형성된 것이어도 좋다. 와이드 밴드 갭 반도체는 예를 들면, 탄화규소, 질화 갈륨계 재료, 또는 다이아몬드이다. 이와 같은 와이드 밴드 갭 반도체에 의해 형성된 반도체 팁은, 내전압성이나 허용 전류 밀도가 높기 때문에, 소형화할 수 있다. 이 소형화된 반도체 팁을 이용하는 것에 의해, 이 반도체 팁을 조립한 반도체 장치도 소형화할 수 있다. 또한, 반도체 팁의 내열성이 높기 때문에, 히트 싱크의 방열 핀을 소형화할 수 있으며, 수냉부를 공냉화할 수 있으므로, 반도체 장치를 더욱 소형화할 수 있다. 또한, 반도체 팁의 전력 손실이 낮고 고효율이기 때문에, 반도체 장치를 고효율화할 수 있다.
1, 8: 몰드 금형
2: 제 1 핀
3: 제 2 핀 4: 히트 싱크
5: 캐비티 10: 몰드 수지
12: 이젝터 핀 플레이트 14: 이젝터 핀
3: 제 2 핀 4: 히트 싱크
5: 캐비티 10: 몰드 수지
12: 이젝터 핀 플레이트 14: 이젝터 핀
Claims (7)
- 저면 코너부에 단차를 갖는 평면 형상이 직사각형인 히트 싱크를 몰드 금형의 캐비티의 내부에 배치하고, 상기 캐비티의 저면으로부터 제 1 핀을 돌출시켜 상기 히트 싱크를 위치결정하는 공정과,
상기 캐비티의 상기 저면으로부터 돌출된 제 2 핀을, 위치결정한 상기 히트 싱크의 상기 단차에 배치하는 공정과,
상기 히트 싱크를 위치결정한 후에 상기 제 1 핀을 상기 캐비티의 저면까지 하강시키고, 상기 제 2 핀을 돌출시킨 그대로 상기 히트 싱크를 몰드 수지로 밀봉하는 공정을 구비하는 것을 특징으로 하는
반도체 장치의 제조 방법. - 제 1 항에 있어서,
상기 제 2 핀은 고정 핀인 것을 특징으로 하는
반도체 장치의 제조 방법. - 제 2 항에 있어서,
상기 제 2 핀의 선단에 테이퍼가 마련되어 있는 것을 특징으로 하는
반도체 장치의 제조 방법. - 제 1 항에 있어서,
상기 히트 싱크의 직사각형인 평면 형상의 4변 중, 상기 캐비티로의 상기 몰드 수지의 주입구가 있는 측의 변을 따라서 상기 제 2 핀이 마련되어 있지 않은 것을 특징으로 하는
반도체 장치의 제조 방법. - 제 4 항에 있어서,
상기 히트 싱크의 회전에 의한 위치 어긋남을 방지하도록 상기 제 2 핀을 배치하는 것을 특징으로 하는
반도체 장치의 제조 방법. - 제 1 항에 있어서,
상기 캐비티의 상기 저면으로부터 이젝터 핀을 돌출시키는 것에 의해, 상기 몰드 수지로 밀봉한 상기 히트 싱크를 취출하는 공정을 추가로 구비하고,
상기 제 1 핀 또는 상기 제 2 핀은 상기 이젝터 핀과 함께 이젝터 핀 플레이트에 고정되며, 상기 이젝터 핀의 동작과 연동하는 것을 특징으로 하는
반도체 장치의 제조 방법. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
컴프레션 몰드 프로세스에 의해 상기 히트 싱크를 밀봉하는 것을 특징으로 하는
반도체 장치의 제조 방법.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2017/030127 WO2019038857A1 (ja) | 2017-08-23 | 2017-08-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200029009A true KR20200029009A (ko) | 2020-03-17 |
| KR102321556B1 KR102321556B1 (ko) | 2021-11-03 |
Family
ID=65439796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207004265A KR102321556B1 (ko) | 2017-08-23 | 2017-08-23 | 반도체 장치의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11062916B2 (ko) |
| JP (1) | JP6721128B2 (ko) |
| KR (1) | KR102321556B1 (ko) |
| CN (1) | CN110998812B (ko) |
| DE (1) | DE112017007957B4 (ko) |
| WO (1) | WO2019038857A1 (ko) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02184040A (ja) * | 1989-01-11 | 1990-07-18 | Nec Corp | 半導体装置の製造方法 |
| JPH0555410A (ja) * | 1991-08-28 | 1993-03-05 | Hitachi Ltd | 半導体装置 |
| JPH1064933A (ja) | 1996-08-15 | 1998-03-06 | Nec Corp | 樹脂封止型半導体装置及びその製造方法 |
| US5874324A (en) * | 1996-03-14 | 1999-02-23 | Towa Corporation | Method of sealing electronic component with molded resin |
| JP2000183279A (ja) * | 1998-10-05 | 2000-06-30 | Fuji Electric Co Ltd | 半導体素子のパッケージおよびその製造方法 |
| US6262480B1 (en) * | 1996-06-28 | 2001-07-17 | Sgs-Thomson Microelectronics S.R.L. | Package for electronic device having a fully insulated dissipator |
| JP2003197664A (ja) * | 2001-12-28 | 2003-07-11 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2003309136A (ja) * | 2002-04-15 | 2003-10-31 | Mitsubishi Electric Corp | 電力半導体装置の製造方法 |
| US6821822B1 (en) * | 1998-03-26 | 2004-11-23 | Seiko Epson Corporation | Method of manufacturing semiconductor device, molding device for semiconductor device, and semiconductor device |
| KR101265043B1 (ko) * | 2010-10-06 | 2013-05-16 | 미쓰비시덴키 가부시키가이샤 | 반도체장치의 제조방법 |
| JP2015088733A (ja) * | 2013-09-26 | 2015-05-07 | セイコーインスツル株式会社 | 半導体製造装置 |
| JP2015188006A (ja) * | 2014-03-26 | 2015-10-29 | エムテックスマツムラ株式会社 | 中空パッケージの製造方法および中空パッケージ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130782A (ja) | 1993-10-29 | 1995-05-19 | Rohm Co Ltd | ヒートシンク付きパッケージ型半導体装置の製造方法 |
| US6058602A (en) * | 1998-09-21 | 2000-05-09 | Integrated Packaging Assembly Corporation | Method for encapsulating IC packages with diamond substrate |
| JPH10189630A (ja) * | 1996-12-25 | 1998-07-21 | Towa Kk | 電子部品の樹脂封止成形方法 |
| DE112014006660B4 (de) | 2014-05-12 | 2019-10-31 | Mitsubishi Electric Corporation | Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben |
| JP6266168B2 (ja) * | 2015-04-15 | 2018-01-24 | 三菱電機株式会社 | 半導体装置 |
-
2017
- 2017-08-23 DE DE112017007957.8T patent/DE112017007957B4/de active Active
- 2017-08-23 KR KR1020207004265A patent/KR102321556B1/ko active IP Right Grant
- 2017-08-23 CN CN201780094019.9A patent/CN110998812B/zh active Active
- 2017-08-23 US US16/500,856 patent/US11062916B2/en active Active
- 2017-08-23 JP JP2019537483A patent/JP6721128B2/ja active Active
- 2017-08-23 WO PCT/JP2017/030127 patent/WO2019038857A1/ja active Application Filing
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02184040A (ja) * | 1989-01-11 | 1990-07-18 | Nec Corp | 半導体装置の製造方法 |
| JPH0555410A (ja) * | 1991-08-28 | 1993-03-05 | Hitachi Ltd | 半導体装置 |
| US5874324A (en) * | 1996-03-14 | 1999-02-23 | Towa Corporation | Method of sealing electronic component with molded resin |
| US6262480B1 (en) * | 1996-06-28 | 2001-07-17 | Sgs-Thomson Microelectronics S.R.L. | Package for electronic device having a fully insulated dissipator |
| JPH1064933A (ja) | 1996-08-15 | 1998-03-06 | Nec Corp | 樹脂封止型半導体装置及びその製造方法 |
| US6821822B1 (en) * | 1998-03-26 | 2004-11-23 | Seiko Epson Corporation | Method of manufacturing semiconductor device, molding device for semiconductor device, and semiconductor device |
| JP2000183279A (ja) * | 1998-10-05 | 2000-06-30 | Fuji Electric Co Ltd | 半導体素子のパッケージおよびその製造方法 |
| JP2003197664A (ja) * | 2001-12-28 | 2003-07-11 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2003309136A (ja) * | 2002-04-15 | 2003-10-31 | Mitsubishi Electric Corp | 電力半導体装置の製造方法 |
| KR101265043B1 (ko) * | 2010-10-06 | 2013-05-16 | 미쓰비시덴키 가부시키가이샤 | 반도체장치의 제조방법 |
| JP2015088733A (ja) * | 2013-09-26 | 2015-05-07 | セイコーインスツル株式会社 | 半導体製造装置 |
| JP2015188006A (ja) * | 2014-03-26 | 2015-10-29 | エムテックスマツムラ株式会社 | 中空パッケージの製造方法および中空パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110998812B (zh) | 2023-08-18 |
| US20200176273A1 (en) | 2020-06-04 |
| WO2019038857A1 (ja) | 2019-02-28 |
| JP6721128B2 (ja) | 2020-07-08 |
| US11062916B2 (en) | 2021-07-13 |
| KR102321556B1 (ko) | 2021-11-03 |
| DE112017007957T5 (de) | 2020-07-09 |
| JPWO2019038857A1 (ja) | 2020-01-09 |
| CN110998812A (zh) | 2020-04-10 |
| DE112017007957B4 (de) | 2023-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108886036B (zh) | 功率模块、功率半导体装置及功率模块制造方法 | |
| KR101915873B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
| CN108292631B (zh) | 半导体模块 | |
| JP5738226B2 (ja) | 電力用半導体装置モジュール | |
| JP2015073012A (ja) | 半導体装置 | |
| JP6699742B2 (ja) | 半導体装置 | |
| JP2014216459A (ja) | 半導体装置 | |
| JP2015162649A (ja) | 半導体装置 | |
| JP6083399B2 (ja) | 半導体装置及びその製造方法 | |
| KR102321556B1 (ko) | 반도체 장치의 제조 방법 | |
| JP7173375B2 (ja) | 半導体モジュール | |
| KR20160035916A (ko) | 전력 모듈 패키지 및 그 제조방법 | |
| JPWO2021001924A1 (ja) | パワーモジュールおよびその製造方法 | |
| CN110970372A (zh) | 包括具有嵌入式半导体管芯的间隔件的半导体器件组件 | |
| US20240145332A1 (en) | Power semiconductor device and manufacturing method | |
| US8912051B1 (en) | Method for controlling molding compound geometry around a semiconductor die | |
| JP7136367B2 (ja) | 半導体パッケージ | |
| CN219246670U (zh) | 功率模块 | |
| JP2018082005A (ja) | 半導体装置 | |
| WO2022157934A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN113921409A (zh) | 封装模具、封装体及封装方法 | |
| JP2020191381A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2020072101A (ja) | パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク | |
| JP2016076640A (ja) | 半導体冷却構造 | |
| JP2014116349A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |