JP7136367B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP7136367B2 JP7136367B2 JP2021563499A JP2021563499A JP7136367B2 JP 7136367 B2 JP7136367 B2 JP 7136367B2 JP 2021563499 A JP2021563499 A JP 2021563499A JP 2021563499 A JP2021563499 A JP 2021563499A JP 7136367 B2 JP7136367 B2 JP 7136367B2
- Authority
- JP
- Japan
- Prior art keywords
- cooling plate
- semiconductor package
- heat spreader
- package according
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、電力制御機器等に使用される半導体パッケージに関する。
冷却板の上に絶縁層を介してヒートスプレッダが設けられた半導体パッケージが用いられている。従来は、冷却板とヒートスプレッダの絶縁距離を確保するために、絶縁層の面積を大きくして絶縁層がヒートスプレッダからサイドにはみ出すようにしていた(例えば、特許文献1参照)。
絶縁層の面積を大きくするのに伴って冷却板の面積も大きくなる。このため、半導体パッケージのサイズが大きくなるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は絶縁性を確保しつつサイズを小型化できる半導体パッケージを得るものである。
本発明に係る半導体パッケージは、冷却板と、前記冷却板の上面に絶縁層を介して設けられたヒートスプレッダと、前記ヒートスプレッダの上に設けられた半導体チップと、前記冷却板の前記上面、前記ヒートスプレッダ及び前記半導体チップを封止するモールド樹脂とを備え、前記絶縁層は前記ヒートスプレッダからサイドにはみ出しておらず、前記ヒートスプレッダの外周部の下方において前記冷却板の前記上面に溝部が設けられ、前記絶縁層は前記溝部の上方をオーバーハングするように設けられていることを特徴とする。
本発明では、絶縁層がヒートスプレッダからサイドにはみ出していないため、冷却板の面積を大きくする必要が無い。また、ヒートスプレッダの外周部の下方において冷却板の上面に溝部が設けられている。絶縁層は溝部の上方をオーバーハングするように設けられている。これにより、冷却板とヒートスプレッダとの間の絶縁距離を確保することができる。よって、絶縁性を確保しつつ半導体パッケージのサイズを小型化できる。
実施の形態に係る半導体パッケージについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、実施の形態1に係る半導体パッケージを示す断面図である。冷却板1は、下面側に複数の放熱フィンを持つピンフィン型である。冷却板1は銅又はアルミニウムなどの金属からなる。冷却板1の上面に絶縁層2を介してヒートスプレッダ3が設けられている。ヒートスプレッダ3は、銅などの金属からなり、導電性を有している。絶縁層2はフィラーが充填されたエポキシ樹脂である。絶縁層2の厚みは0.15mm~0.2mm程度である。
図1は、実施の形態1に係る半導体パッケージを示す断面図である。冷却板1は、下面側に複数の放熱フィンを持つピンフィン型である。冷却板1は銅又はアルミニウムなどの金属からなる。冷却板1の上面に絶縁層2を介してヒートスプレッダ3が設けられている。ヒートスプレッダ3は、銅などの金属からなり、導電性を有している。絶縁層2はフィラーが充填されたエポキシ樹脂である。絶縁層2の厚みは0.15mm~0.2mm程度である。
ヒートスプレッダ3の上に半導体チップ4が設けられている。半導体チップ4はIGBT、MOSFET又はダイオードなどである。半導体チップ4の下面電極はヒートスプレッダ3にはんだ5により接合されている。半導体チップ4が発生した熱は、はんだ5、ヒートスプレッダ3及び絶縁層2を通って冷却板1に伝えられる。
半導体チップ4の上面電極にリード6がはんだ7により接合されている。ヒートスプレッダ3にリード8がはんだ9により接合されている。モールド樹脂10が冷却板1の上面、ヒートスプレッダ3、半導体チップ4、及びリード6,8の一部を封止する。モールド樹脂10はエポキシ樹脂である。モールド樹脂10は冷却板1の溝部11に充填される。
ヒートスプレッダ3は絶縁層一体型ヒートスプレッダである。平面視において絶縁層2の外形形状とヒートスプレッダ3の外形形状は同じである。即ち、絶縁層2の面積はヒートスプレッダ3の面積と同じである。このため、絶縁層2はヒートスプレッダ3からサイドにはみ出していない。
ヒートスプレッダ3の外周部の下方において冷却板1の上面に溝部11が設けられている。溝部11の深さは0.5mm~1.0mm程度である。溝部11の幅は2.0mm~3.0mm程度である。絶縁層2は溝部11の上方をオーバーハングするように設けられている。絶縁層2が溝部11の上方をオーバーハングする長さは1.0mm~1.5mm程度である。
図2は、冷却板の上面を示す平面図である。図3は、冷却板の上にヒートスプレッダ等を設けた状態を示す平面図である。溝部11はヒートスプレッダ3の全周を囲むように四角い枠状に設けられている。ただし、溝部11はヒートスプレッダ3の一部のみを囲むように設けられていてもよい。
続いて、本実施の形態の効果を比較例と比較して説明する。図4は、比較例に係る半導体パッケージを示す断面図である。比較例では、冷却板1の上面に溝部11が設けられていない。従って、冷却板1とヒートスプレッダ3との間の絶縁距離を確保するために、絶縁層2の面積を大きくして絶縁層2がヒートスプレッダ3からサイドにはみ出すようにしている。これに伴って冷却板1の面積が大きくなるため、半導体パッケージのサイズが大きくなるという問題がある。
これに対して、本実施の形態では、絶縁層2がヒートスプレッダ3からサイドにはみ出していない。従って、絶縁層2の面積が小さいため、冷却板1の面積を大きくする必要が無い。また、ヒートスプレッダ3の外周部の下方において冷却板1の上面に溝部11が設けられている。絶縁層2は溝部11の上方をオーバーハングするように設けられている。これにより、冷却板1とヒートスプレッダ3との間の絶縁距離を確保することができる。よって、絶縁性を確保しつつ半導体パッケージのサイズを小型化できる。
実施の形態2.
図5は、実施の形態2に係る半導体パッケージを示す断面図である。ヒートスプレッダ3の側面に切り欠き12が設けられている。切り欠き12を利用することで製造時においてヒートスプレッダ3の搬送が容易となる。その他の構成及び効果は実施の形態1と同様である。
図5は、実施の形態2に係る半導体パッケージを示す断面図である。ヒートスプレッダ3の側面に切り欠き12が設けられている。切り欠き12を利用することで製造時においてヒートスプレッダ3の搬送が容易となる。その他の構成及び効果は実施の形態1と同様である。
実施の形態3.
図6は、実施の形態3に係る半導体パッケージを示す断面図である。溝部11の外側の側面に、冷却板1の中心方向に向かって傾斜するテーパ13が設けられている。樹脂封止の際にテーパ13の上側からモールド樹脂10が注入される。このモールド樹脂10がテーパ13に沿って流れるため、モールド樹脂10が溝部11内に回り込み易くなる。その他の構成及び効果は実施の形態1と同様である。
図6は、実施の形態3に係る半導体パッケージを示す断面図である。溝部11の外側の側面に、冷却板1の中心方向に向かって傾斜するテーパ13が設けられている。樹脂封止の際にテーパ13の上側からモールド樹脂10が注入される。このモールド樹脂10がテーパ13に沿って流れるため、モールド樹脂10が溝部11内に回り込み易くなる。その他の構成及び効果は実施の形態1と同様である。
実施の形態4.
図7は、実施の形態4に係る半導体パッケージを示す断面図である。冷却板1の上面には、絶縁層2との接触面以外の領域にディンプル14が設けられている。ディンプル14の深さは0.1mm程度、大きさはφ0.25mm程度である。ディンプル14を設けることで冷却板1とモールド樹脂10との密着性が向上する。また、絶縁層2との接触面にディンプル14を設けないことで放熱性を確保することができる。なお、溝部11の中だけにディンプル14を設けてもよい。その他の構成及び効果は実施の形態1と同様である。
図7は、実施の形態4に係る半導体パッケージを示す断面図である。冷却板1の上面には、絶縁層2との接触面以外の領域にディンプル14が設けられている。ディンプル14の深さは0.1mm程度、大きさはφ0.25mm程度である。ディンプル14を設けることで冷却板1とモールド樹脂10との密着性が向上する。また、絶縁層2との接触面にディンプル14を設けないことで放熱性を確保することができる。なお、溝部11の中だけにディンプル14を設けてもよい。その他の構成及び効果は実施の形態1と同様である。
実施の形態5.
図8は、実施の形態5に係る半導体パッケージを示す断面図である。溝部11の内側の側面にテーパ15が設けられている。図9は、テーパの無い溝部を有する冷却板を示す断面図である。テーパ15の無い溝部11を切削で成形する場合、溝部11の端にバリ16が発生する可能性がある。溝部11の内側部分は絶縁層2及びヒートスプレッダ3の実装部であるため、バリ16が存在すると実装の妨げになる。これに対して、溝部11の内側の側面にテーパ15を設けることで、実装部でのバリ16の発生を抑制することができる。その他の構成及び効果は実施の形態1と同様である。
図8は、実施の形態5に係る半導体パッケージを示す断面図である。溝部11の内側の側面にテーパ15が設けられている。図9は、テーパの無い溝部を有する冷却板を示す断面図である。テーパ15の無い溝部11を切削で成形する場合、溝部11の端にバリ16が発生する可能性がある。溝部11の内側部分は絶縁層2及びヒートスプレッダ3の実装部であるため、バリ16が存在すると実装の妨げになる。これに対して、溝部11の内側の側面にテーパ15を設けることで、実装部でのバリ16の発生を抑制することができる。その他の構成及び効果は実施の形態1と同様である。
実施の形態6.
図10は、実施の形態6に係る半導体パッケージを示す断面図である。溝部11の外側の側面に、冷却板1の中心方向に向かって傾斜する逆テーパのアンカー構造17が設けられている。このアンカー構造17の隙間にモールド樹脂10が入り込むことによって、冷却板1とモールド樹脂10との密着性が向上する。その他の構成及び効果は実施の形態1と同様である。
図10は、実施の形態6に係る半導体パッケージを示す断面図である。溝部11の外側の側面に、冷却板1の中心方向に向かって傾斜する逆テーパのアンカー構造17が設けられている。このアンカー構造17の隙間にモールド樹脂10が入り込むことによって、冷却板1とモールド樹脂10との密着性が向上する。その他の構成及び効果は実施の形態1と同様である。
実施の形態7.
図11は、実施の形態7に係る半導体パッケージを示す断面図である。溝部11は冷却板1の外端部まで延在する。このため、冷却板1の上面において、絶縁層2及びヒートスプレッダ3の実装部だけが突出して段差がある単純な構造となる。冷却板1の構造を単純化することで、冷却板1の製造工程を簡略化することができる。その他の構成及び効果は実施の形態1と同様である。
図11は、実施の形態7に係る半導体パッケージを示す断面図である。溝部11は冷却板1の外端部まで延在する。このため、冷却板1の上面において、絶縁層2及びヒートスプレッダ3の実装部だけが突出して段差がある単純な構造となる。冷却板1の構造を単純化することで、冷却板1の製造工程を簡略化することができる。その他の構成及び効果は実施の形態1と同様である。
実施の形態8.
図12は、実施の形態8に係る半導体パッケージを示す断面図である。実施の形態1-7の冷却板1はピンフィン型であるが、本実施の形態の冷却板1は放熱フィンを有しないベース板である。この場合でも実施の形態1と同様の効果を得ることができる。
図12は、実施の形態8に係る半導体パッケージを示す断面図である。実施の形態1-7の冷却板1はピンフィン型であるが、本実施の形態の冷却板1は放熱フィンを有しないベース板である。この場合でも実施の形態1と同様の効果を得ることができる。
なお、半導体チップ4は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成されたパワー半導体チップは、耐電圧性と許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体モジュールも小型化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの冷却板を小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
1 冷却板、2 絶縁層、3 ヒートスプレッダ、4 半導体チップ、10 モールド樹脂、11 溝部、12 切り欠き、13 テーパ、14 ディンプル、15 テーパ、17 アンカー構造
Claims (9)
- 冷却板と、
前記冷却板の上面に絶縁層を介して設けられたヒートスプレッダと、
前記ヒートスプレッダの上に設けられた半導体チップと、
前記冷却板の前記上面、前記ヒートスプレッダ及び前記半導体チップを封止するモールド樹脂とを備え、
前記絶縁層は前記ヒートスプレッダからサイドにはみ出しておらず、
前記ヒートスプレッダの外周部の下方において前記冷却板の前記上面に溝部が設けられ、
前記絶縁層は前記溝部の上方をオーバーハングするように設けられていることを特徴とする半導体パッケージ。 - 前記ヒートスプレッダの側面に切り欠きが設けられていることを特徴とする請求項1に記載の半導体パッケージ。
- 前記溝部の外側の側面にテーパが設けられていることを特徴とする請求項1又は2に記載の半導体パッケージ。
- 前記冷却板の前記上面には、前記絶縁層との接触面以外の領域にディンプルが設けられていることを特徴とする請求項1~3の何れか1項に記載の半導体パッケージ。
- 前記溝部の内側の側面にテーパが設けられていることを特徴とする請求項1~3の何れか1項に記載の半導体パッケージ。
- 前記溝部の外側の側面にアンカー構造が設けられていることを特徴とする請求項1又は2に記載の半導体パッケージ。
- 前記溝部は前記冷却板の外端部まで延在することを特徴とする請求項1又は2に記載の半導体パッケージ。
- 前記冷却板はベース板であることを特徴とする請求項1~7の何れか1項に記載の半導体パッケージ。
- 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項1~8の何れか1項に記載の半導体パッケージ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/048331 WO2021117145A1 (ja) | 2019-12-10 | 2019-12-10 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021117145A1 JPWO2021117145A1 (ja) | 2021-06-17 |
JP7136367B2 true JP7136367B2 (ja) | 2022-09-13 |
Family
ID=76329988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021563499A Active JP7136367B2 (ja) | 2019-12-10 | 2019-12-10 | 半導体パッケージ |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220262700A1 (ja) |
JP (1) | JP7136367B2 (ja) |
CN (1) | CN114762109A (ja) |
DE (1) | DE112019007953T5 (ja) |
WO (1) | WO2021117145A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314037A (ja) | 2001-04-17 | 2002-10-25 | Hitachi Ltd | パワー半導体モジュール |
JP2010114257A (ja) | 2008-11-06 | 2010-05-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
WO2013099545A1 (ja) | 2011-12-26 | 2013-07-04 | 三菱電機株式会社 | 電力用半導体装置及びその製造方法 |
WO2013118478A1 (ja) | 2012-02-09 | 2013-08-15 | 富士電機株式会社 | 半導体装置 |
JP2014123644A (ja) | 2012-12-21 | 2014-07-03 | Mitsubishi Electric Corp | 電力用半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5955251B2 (ja) | 2013-03-18 | 2016-07-20 | 三菱電機株式会社 | パワー半導体モジュール |
-
2019
- 2019-12-10 US US17/597,733 patent/US20220262700A1/en active Pending
- 2019-12-10 WO PCT/JP2019/048331 patent/WO2021117145A1/ja active Application Filing
- 2019-12-10 CN CN201980102718.2A patent/CN114762109A/zh active Pending
- 2019-12-10 JP JP2021563499A patent/JP7136367B2/ja active Active
- 2019-12-10 DE DE112019007953.0T patent/DE112019007953T5/de active Granted
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314037A (ja) | 2001-04-17 | 2002-10-25 | Hitachi Ltd | パワー半導体モジュール |
JP2010114257A (ja) | 2008-11-06 | 2010-05-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
WO2013099545A1 (ja) | 2011-12-26 | 2013-07-04 | 三菱電機株式会社 | 電力用半導体装置及びその製造方法 |
WO2013118478A1 (ja) | 2012-02-09 | 2013-08-15 | 富士電機株式会社 | 半導体装置 |
JP2014123644A (ja) | 2012-12-21 | 2014-07-03 | Mitsubishi Electric Corp | 電力用半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE112019007953T5 (de) | 2022-10-06 |
US20220262700A1 (en) | 2022-08-18 |
CN114762109A (zh) | 2022-07-15 |
JPWO2021117145A1 (ja) | 2021-06-17 |
WO2021117145A1 (ja) | 2021-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5900620B2 (ja) | 半導体装置 | |
JP5738226B2 (ja) | 電力用半導体装置モジュール | |
WO2017175612A1 (ja) | パワーモジュール、パワー半導体装置及びパワーモジュール製造方法 | |
JP4302607B2 (ja) | 半導体装置 | |
JP2014216459A (ja) | 半導体装置 | |
US20140284783A1 (en) | Semiconductor device | |
CN109637983B (zh) | 芯片封装 | |
JP6699742B2 (ja) | 半導体装置 | |
JP6780635B2 (ja) | 半導体モジュール | |
WO2017094189A1 (ja) | 半導体モジュール | |
US11232991B2 (en) | Semiconductor apparatus | |
JP6350364B2 (ja) | 接続構造体 | |
JP2017092056A (ja) | 電力半導体装置 | |
JP7136367B2 (ja) | 半導体パッケージ | |
CN111433910B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP5975866B2 (ja) | 電力用半導体装置 | |
US9355999B2 (en) | Semiconductor device | |
TW201916279A (zh) | 晶片封裝 | |
JP2017191807A (ja) | パワー半導体装置およびパワー半導体装置の製造方法 | |
JP2012209469A (ja) | 電力用半導体装置 | |
JP2017079217A (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
WO2018029801A1 (ja) | 半導体装置 | |
US20230154811A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP7484770B2 (ja) | 半導体パッケージ | |
WO2024053084A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220815 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7136367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |