JP6350364B2 - 接続構造体 - Google Patents

接続構造体 Download PDF

Info

Publication number
JP6350364B2
JP6350364B2 JP2015075336A JP2015075336A JP6350364B2 JP 6350364 B2 JP6350364 B2 JP 6350364B2 JP 2015075336 A JP2015075336 A JP 2015075336A JP 2015075336 A JP2015075336 A JP 2015075336A JP 6350364 B2 JP6350364 B2 JP 6350364B2
Authority
JP
Japan
Prior art keywords
groove
groove portion
terminal
solder
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015075336A
Other languages
English (en)
Other versions
JP2016195222A (ja
Inventor
裕人 藤田
裕人 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015075336A priority Critical patent/JP6350364B2/ja
Publication of JP2016195222A publication Critical patent/JP2016195222A/ja
Application granted granted Critical
Publication of JP6350364B2 publication Critical patent/JP6350364B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、接続部材により支持部材上に搭載部材が固定され、支持部材における搭載部材との対向面に、接続部材の濡れ拡がりを抑制するための溝部が形成された接続構造体に関する。
接続部材により支持部材上に搭載部材が固定され、支持部材における搭載部材との対向面に、接続部材の濡れ拡がりを抑制するための溝部が形成された接続構造体の一例として、特許文献1に記載の半導体装置が知られている。
この半導体装置では、接続部材としてのはんだによって、支持部材としてのリードフレーム上に、搭載部材としての半導体素子が固定されている。リードフレームには、多サイズの半導体素子を搭載可能とするために、溝部(鍵溝部)が多重に形成されている。
特開2013−12567号公報
ところで、多重の溝部によって、はんだの濡れ拡がりを抑制しようとすると、はみ出した余剰のはんだを吸収するために、溝部の幅を太く且つ深くしなければならない。たとえばサイズの大きい半導体素子を実装する場合、半導体素子の直下には、サイズの小さい半導体素子用の溝部が位置することとなる。上記したように溝部を深くすると、溝部の分、はんだが厚くなり、半導体素子からリードフレームへの放熱性が低下してしまう。
また、溝部が浅い(幅が狭い)場合、毛細管現象によってはんだが溝内を濡れ拡がるのに対し、溝部が深い場合、はんだの流れが悪くなり、溝部内にボイドが生じやすくなる。
そこで、本発明は上記問題点に鑑み、多サイズの搭載部材に適用することができ、放熱性の低下とボイドの発生を抑制することのできる接続構造体を提供することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
開示された発明のひとつは、支持部材(19)と、支持部材上に配置される接続部材(18)と、接続部材により支持部材に固定され、接続部材を介して支持部材に放熱する搭載部材(11)と、を備える接続構造体であって、支持部材は、接続部材の濡れ拡がりを抑制するために、搭載部材との対向面に形成された多重の第1溝部(40)及び第1溝部に連結された第2溝部(41)を有し、第2溝部として、隣り合う第1溝部において内側の第1溝部に連結されるとともに、外側の第1溝部に連結されることなく外側の第1溝部よりも外側まで延設されたものを含むことを特徴とする。
これによれば、支持部材が多重の第1溝部を有するため、多サイズの搭載部材に適用することができる。具体的には、多重に応じた数(サイズの種類)の搭載部材に適用することができる。
また、第2溝部として、隣り合う第1溝部において内側の第1溝部に連結されるとともに、外側の第1溝部に連結されることなく外側の第1溝部よりも外側まで延設されたものを含んでいる。したがって、このような第2溝部が連結された内側の第1溝部と外側の第1溝部について、溝を浅く(幅を狭く)することができる。外側の第1溝部に対応するサイズの搭載部材を実装する場合、搭載部材の直下に位置する内側の第1溝部も浅いため、搭載部材の放熱性低下を抑制することができる。なお、内側の第1溝部から、第2溝部を介して、外側の第1溝部に接続部材が流れ込むのを抑制することもできる。すなわち、接続部材が所望の厚さよりも薄くなり、接続信頼性が低下するのを抑制することもできる。
また、第2溝部を有さない構成よりも第1溝部を浅くできるため、毛細管現象によって接続部材が第1溝部内を濡れ拡がりやすい。これにより、第1溝部内の接続部材にボイドが生じるのを抑制することができる。以上のように、本発明によれば、多サイズの搭載部材に適用することができ、放熱性の低下とボイドの発生を抑制することができる。
開示された他の発明のひとつは、第2溝部は、少なくとも最内である1重目の第1溝部に連結されており、第1溝部の多重のうちの1つに選択的に連結されるとともに、連結された第1溝部以外の第1溝部に連結されることなく、最外の第1溝部よりも外側まで延設されていることを特徴とする。
これによれば、少なくとも1重目の第1溝部に第2溝部が連結されており、この第2溝部は、最外の第1溝部よりも外側まで延設されている。したがって、搭載部材としていずれのサイズを用いても、第2溝部によって余剰の接続部材を吸収することができる。このため、第2溝部の分、第1溝部の多重すべてを浅く(幅を狭く)することができる。サイズの大きい搭載部材を実装する場合、搭載部材の直下に位置するサイズの小さい搭載部材用の第1溝部も浅くなるため、搭載部材の放熱性低下を抑制することができる。
また、接続時に搭載部材と支持部材との対向領域に巻き込まれた空気を、第2溝部によって最外の第1溝部の外側、すなわち接続部材の外側に逃がすことができる。これによっても、接続部材内にボイドが生じるのを抑制することができる。
さらに、第2溝部が、第1溝部の多重のうちの1つに選択的に連結されており、連結された第1溝部以外の第1溝部に連結されていない。このため、サイズの小さい搭載部材を実装する場合に、サイズの小さい搭載部材用の第1溝部から、第2溝部を介して、サイズの大きい搭載部材用の第1溝部に接続部材が流れ込むのを抑制することもできる。すなわち、接続部材が所望の厚さよりも薄くなり、接続信頼性が低下するのを抑制することもできる。
開示された他の発明のひとつは、支持部材が第2溝部を複数有し、各第1溝部には少なくとも1つの第2溝部が連結され、各第2溝部は、連結された第1溝部以外の第1溝部に連結されることなく、最外の第1溝部よりも外側まで延設されていることを特徴とする。
これによれば、搭載部材のサイズが大きくなるほど、余剰の接続部材を吸収する第2溝部が増える。したがって、特にサイズが大きい搭載部材を用いたときに、余剰の接続部材を吸収する能力が高まる。これにより、第1溝部をさらに浅くし、放熱性の低下を効果的に抑制することができる。
また、各第1溝部に少なくとも1つの第2溝部が連結されている。したがって、各第1溝部に残る空気を、第2溝部によって最外の第1溝部の外側に逃がすことができる。さらには、接続時に搭載部材と支持部材との対向領域に巻き込まれた空気を、第2溝部によって逃がすこともできる。よって、接続部材内にボイドが生じるのを、効果的に抑制することができる。
第1実施形態に係る半導体装置の概略構成を示す平面図である。 図1のII-II線に沿う断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 溝部を示す平面図である。 ターミナル、溝部、及びはんだの関係を示す図である。 別のサイズのターミナル、溝部、及びはんだの関係を示す図である。 別のサイズのターミナル、溝部、及びはんだの関係を示す図である。 第2実施形態に係る半導体装置において、第1ヒートシンクを示す断面図である。 第1変形例を示す平面図である。 第2変形例を示す平面図である。 第3変形例を示す平面図である。 第4変形例を示す平面図である。 第5変形例を示す断面図である。 第6変形例を示す断面図である。
以下、本発明の実施形態を、図面を参照して説明する。以下においては、接続構造体として、半導体チップを備える半導体装置の例を示す。また、各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。後述する半導体チップの厚み方向をZ方向、Z方向に直交する一方向をX方向と示す。また、Z方向及びX方向の両方向に直交する方向をY方向と示す。特に断わりのない限り、上記したX方向及びY方向により規定されるXY平面に沿う形状を、平面形状とする。
(第1実施形態)
先ず、図1及び図2に基づき、半導体装置の概略構成について説明する。
図1及び図2に示すように、半導体装置10は、発熱部11と、第1ヒートシンク19と、第2ヒートシンク23と、封止樹脂体25と、を備えている。さらに、半導体装置10は、外部接続用の端子として、信号端子17と、主端子21,24と、を備えている。このような半導体装置10は、たとえばハイブリッド車や電気自動車の主機インバータに用いられる。
発熱部11は、半導体チップ12と、ターミナル16と、を有している。この発熱部11が、特許請求の範囲に記載の搭載部材に相当する。半導体チップ12は、シリコンなどの半導体基板に、絶縁ゲートバイポーラトランジスタ(IGBT)などのパワートランジスタが形成されてなる。本実施形態では、半導体基板に、nチャネル型のIGBTと、IGBTに逆並列に接続される転流ダイオード(FWD)が形成されてなる。すなわち、半導体チップ12に、RC−IGBTが形成されている。
IGBT及びFWDは、Z方向に電流が流れるように所謂縦型構造をなしており、半導体チップ12は、Z方向における一面12a及び一面12aと反対の裏面12bに、主電極をそれぞれ有している。一面12aには、エミッタ電極13が形成されている。エミッタ電極13は、FWDのアノード電極も兼ねている。また、一面12aには、信号用のパッド(図示略)も形成されている。このパッドは、ゲート電極用のパッドなどを含む。一方、裏面12bには、ほぼ全面にコレクタ電極14が形成されている。コレクタ電極14は、FWDのカソード電極も兼ねている。
半導体装置10は、上記半導体チップ12を1つ備えている。すなわち、半導体装置10は、三相インバータを構成する6つのアームのうちの1つを構成する。このような半導体装置10を、1in1パッケージとも称する。
エミッタ電極13には、はんだ15を介してターミナル16が接続されている。ターミナル16は、特許請求の範囲に記載の金属部材に相当する。ターミナル16は、半導体チップ12と第1ヒートシンク19との熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、金属材料を用いて形成されている。本実施形態では、Cuを用いて形成されている。ターミナル16は、エミッタ電極13に対応して設けられており、略直方体状をなしている。
エミッタ電極13と同じ一面12aに形成されたパッドには、ボンディングワイヤ(図示略)を介して、信号端子17が電気的に接続されている。信号端子17は、図1に示すように、Y方向に延設されており、後述する封止樹脂体25の側面25cのひとつから外部に突出している。これにより、信号端子17は、外部機器との電気的な接続が可能となっている。
ターミナル16における半導体チップ12との対向面16aと反対の裏面16bには、はんだ18を介して第1ヒートシンク19が接続されている。この第1ヒートシンク19が、特許請求の範囲に記載の支持部材に相当し、はんだ18が接続部材に相当する。第1ヒートシンク19は、発熱部11、より詳しくは半導体チップ12の生じた熱を、半導体装置10の外部に放熱する放熱機能と、半導体チップ12と後述する主端子21とを電気的に中継する機能とを果たす。このような第1ヒートシンク19は、はんだ18よりも熱伝導性に優れる材料を用いて形成されている。たとえば、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れる金属材料を採用することができる。本実施形態では、銅を用いて形成されている。
第1ヒートシンク19のうち、ターミナル16と対向する対向面19aと反対の面は、封止樹脂体25から露出された放熱面19bとなっている。一方、対向面19aと、対向面19a及び放熱面19bを繋ぐ側面19cは、封止樹脂体25によって被覆されている。第1ヒートシンク19の対向面19aには、溝部20が形成されている。溝部20の詳細については後述する。
第1ヒートシンク19には、主端子21が連結されている。この主端子21は、ターミナル16及び第1ヒートシンク19を介して、半導体チップ12のエミッタ電極13と電気的に接続されている。主端子21は、第1ヒートシンク19から、Y方向であって信号端子17とは反対方向に延設されている。そして、主端子21は、封止樹脂体25の側面25cのうち、信号端子17が突出する面と反対の面から外部に突出している。これにより、主端子21は、外部機器との電気的な接続が可能となっている。主端子21は、リードフレームの一部として、第1ヒートシンク19と一体的に形成されてもよいし、別部材の主端子21が第1ヒートシンク19に接続されてもよい。
一方、半導体チップ12のコレクタ電極14には、はんだ22を介して、第2ヒートシンク23が接続されている。第2ヒートシンク23も、第1ヒートシンク19同様、半導体チップ12の生じた熱を半導体装置10の外部に放熱する放熱機能と、半導体チップ12と後述する主端子24とを電気的に中継する機能とを果たす。本実施形態では、第2ヒートシンク23が銅を用いて形成されている。
第2ヒートシンク23のうち、半導体チップ12と対向する対向面23aと反対の面は、封止樹脂体25から露出された放熱面23bとなっている。一方、対向面23aと、対向面23a及び放熱面23bを繋ぐ側面23cは、封止樹脂体25によって被覆されている。
第2ヒートシンク23には、主端子24が連結されている。この主端子24は、第2ヒートシンク23を介して、半導体チップ12のコレクタ電極14と電気的に接続されている。主端子24は、第2ヒートシンク23からY方向であって、主端子21と同一方向に延設されている。そして、主端子24は、封止樹脂体25の側面25cのうち、主端子21が突出する面と同じ面から、外部に突出している。これにより、主端子24は、外部機器との電気的な接続が可能となっている。主端子24は、リードフレームの一部として、第2ヒートシンク23と一体的に形成されてもよいし、別部材の主端子24が第2ヒートシンク23に接続されてもよい。
そして、半導体チップ12、ターミナル16、信号端子17の一部、第1ヒートシンク19の一部、主端子21,24の一部、第2ヒートシンク23の一部、はんだ15,18,22、及び図示しないボンディングワイヤが、封止樹脂体25にて封止されている。封止樹脂体25は、金型内に樹脂を注入し、成形してなるものであり、平面略矩形状をなしている。樹脂としては、例えばエポキシ系樹脂を採用することができる。
上記したように、封止樹脂体25の一面25aから第1ヒートシンク19の放熱面19bが露出されており、放熱面19bは一面25aと略面一となっている。また、一面25aと反対の裏面25bから第2ヒートシンク23の放熱面23bが露出されており、放熱面23bは裏面25bと略面一となっている。さらには、側面25cのひとつから信号端子17が突出しており、信号端子17が突出する面と反対の面から主端子21,24がそれぞれ突出している。主端子21,24は、X方向に並んで配置されている。
なお、ターミナル16や各ヒートシンク19,23など、はんだ15,18,22に接する部材には、対応するはんだ15,18,22との濡れ性を向上するために、めっきなどの加工が施されてもよい。
次に、図3〜図5に基づき、上記した半導体装置10の製造方法の一例について説明する。
先ず、半導体チップ12、ターミナル16、及び第2ヒートシンク23を準備する。そして、図3に示すように第1リフロー工程を実施する。
具体的には、第2ヒートシンク23の対向面23a上に、はんだ22(たとえば、はんだ箔)を介して、半導体チップ12を配置する。このとき、コレクタ電極14が第2ヒートシンク23側となるように配置する。次いで、半導体チップ12上に、たとえば予め両面16a,16bにはんだ15,18が迎えはんだとして配置されたターミナル16を、はんだ15が半導体チップ12側となるように配置する。はんだ18は、半導体装置10における高さの公差ばらつきを吸収するために、余裕をもって多めに配置される。
そして、この積層状態で、はんだ15,18,22をリフロー(1stリフロー)させることにより、半導体チップ12と第2ヒートシンク23とをはんだ22を介して接続し、半導体チップ12とターミナル16とをはんだ15を介して接続する。はんだ18については、接続対象である第1ヒートシンク19がまだないので、表面張力により、ターミナル16の裏面16bの中心を頂点として盛り上がった形状となる。以上により、半導体チップ12、ターミナル16、及び第2ヒートシンク23を備えるユニット30が形成される。
次いで、信号端子17と半導体チップ12のパッドとを、ボンディングワイヤにより接続する。そして、図4に示すように、対向面19aが上になるようにして、第1ヒートシンク19を台座31上に配置し、1stリフローにより一体化したユニット30を、はんだ18を下向きにして第1ヒートシンク19の対向面19a上に配置する。
次いで、図5に示すように、第1ヒートシンク19を下にしてリフロー(2ndリフロー)を行う。このとき、第1ヒートシンク19上にユニット30を積層してなる構造体に荷重を加えて、半導体装置10の高さが所定の高さとなるようにしつつリフローを行う。本実施形態では、スペーサ32を、台座31と第2ヒートシンク23の対向面23aの間に介在させ、台座31及び第2ヒートシンク23に接触させることで、半導体装置10の高さが所定の高さとなるようにする。すなわち、台座31とスペーサ32が、高さ調整部材として機能する。
上記したように、多めのはんだ18をターミナル16と第1ヒートシンク19の間に供給しているため、2ndリフローにおいて、ターミナル16と第1ヒートシンク19との間のはんだ18は不足せず、確実な接続を行うことができる。また、上記荷重の印加などにより、ターミナル16と第1ヒートシンク19との間から、余剰のはんだ18が押し出される。この余剰のはんだ18は、溝部20に収容される。これにより、余剰のはんだ18がターミナル16の側面16cを濡れ拡がり、半導体チップ12側のはんだ15に流れ込むのを抑制することができる。
次いで、トランスファモールド法により封止樹脂体25の成形を行う。本実施形態では、各ヒートシンク19,23が完全に被覆されるように、封止樹脂体25を形成する。そして、成形後において、封止樹脂体25を一面25a側から第1ヒートシンク19の一部ごと切削することにより、第1ヒートシンク19の放熱面19bを露出させる。同様に、封止樹脂体25を裏面25b側から第2ヒートシンク23の一部ごと切削することにより、第2ヒートシンク23の放熱面23bを露出させる。これにより、放熱面19bが封止樹脂体25の一面25aと略面一となり、放熱面23bが裏面25bと略面一となる。この両面切削により、放熱面19b,23bの平面度、及び、放熱面19b,23b同士の平行度を確保することができる。
なお、各ヒートシンク19,23の放熱面19b,23bを成形金型のキャビティ壁面に押し当て、密着させた状態で、封止樹脂体25を成形してもよい。この場合、封止樹脂体25を成形した時点で、放熱面19b,23bが封止樹脂体25から露出される。このため、成形後の切削が不要となる。
そして、リードフレームの不要部分を除去することで、半導体装置10を得ることができる。なお、不要部分の除去は、切削の前に実施することもできる。
次に、図6に基づき、第1ヒートシンク19に形成された溝部20について説明する。図6に参考線として示すII-II線は、図1に示したII-II線に相当する。つまり、図2は、図6のII-II線に沿う断面図でもある。なお、以下において、幅とは溝部20の長手方向(延設方向)に直交する方向の長さを示す。
上記したように、溝部20は、第1ヒートシンク19の対向面19aに形成されている。溝部20は、リフロー時において、はんだ18の濡れ拡がりを抑制すべく、ターミナル16と第1ヒートシンク19との対向領域から溢れ出る余剰のはんだ18を吸収する(貯留する)。本実施形態では、このような溝部20として、図6に示すように、多重に設けられた第1溝部40と、第1溝部40に連結された第2溝部41と、を有している。
第1溝部40は、3種類のサイズのターミナル16に対応するために、3重構造をなしており、最内である1重目の第1溝部40aと、2重目の第1溝部40bと、最外である3重目の第1溝部40cと、を有している。一方、第2溝部41は、1重目の第1溝部40aに連結された第2溝部41aと、2重目の第1溝部40bに連結された第2溝部41bと、3重目の第1溝部40cに連結された第2溝部41cと、を有している。
1重目の第1溝部40aは、3つのうちの最小サイズのターミナル16を実装するときに、はんだ18の濡れ拡がりを抑制すべく形成されている。第1溝部40aは、最小サイズのターミナル16の形状、詳しくは裏面16bの形状に合わせて形成されている。この第1溝部40aは、Z方向からの投影視において、最小サイズのターミナル16の裏面16bを、第1溝部40aの少なくとも一部により取り囲むように形成されている。換言すれば、第1溝部40aは、対向面19aにおいて、最小サイズのターミナル16と対向する該ターミナル16の実装領域を取り囲むように形成されている。本実施形態では、第1溝部40aが矩形環状をなしている。より詳しくは、内周及び外周がともに正方形をなす幅一定の矩形環状をなしている。しかしながら、後述する第1溝部40b,40cのような不連続形状を採用することもできる。
矩形環状をなす第1溝部40aには、2つの第2溝部41aが連結されている。第2溝部41aは、第1溝部40aのうち、X方向に略平行な一対の辺の中央付近に連結されるとともに、Y方向に沿って延設されている。第2溝部41aの一方は、X方向に略平行な辺の一方から多重の外側に向けて延設されている。同じく、第2溝部41aの他方は、X方向に略平行な辺の他方から多重の外側に向けて延設されている。このように、第1溝部40a及び第2溝部41aは、Z軸周りに回転対称配置(2回対称)となっている。
2重目の第1溝部40bは、中間サイズのターミナル16を実装するときに、はんだ18の濡れ拡がりを抑制すべく形成されている。第1溝部40bは、中間サイズのターミナル16の形状、詳しくは裏面16bの形状に合わせて形成されている。この第1溝部40bは、Z方向からの投影視において、中間サイズのターミナル16の裏面16bを、第1溝部40bの少なくとも一部により取り囲むように形成されている。換言すれば、第1溝部40bは、対向面19aにおいて、中間サイズのターミナル16と対向する該ターミナル16の実装領域を取り囲むように形成されている。また、第1溝部40bは、1重目の第1溝部40aを取り囲むように形成されている。
第1溝部40bは、第2溝部41aを通過させるための2つの隙間42を有している。すなわち、第1溝部40bは、環状ではなく、不連続形状をなしている。詳しくは、第1溝部40bが、同一の形状及び同一の大きさをなす2つの片部を有している。2つの片部は平面略コの字状をなしており、コの字の両端が向き合うように配置されている。そして、向き合う端部の間に隙間42を有している。また、第1溝部40bをなす2つの片部は、X方向に並んで配置されている。これにより、第2溝部41aは、2重目の第1溝部40bに連結されることなく、隙間42を通じて、多重の外側に延設されている。なお、第1溝部40bの平面形状は、内周及び外周がともに正方形をなす幅一定の矩形環状から、隙間42部分を除去した形状とも言える。
この第1溝部40bには、2つの第2溝部41bが連結されている。第2溝部41bは、第1溝部40bのうち、コの字状をなす片部の中央付近にそれぞれ連結されるとともに、X方向に沿って延設されている。第2溝部41bの一方は、コの字状をなす片部の一方から多重の外側に向けて延設されている。同じく、第2溝部41aの他方は、コの字状をなす片部の他方から多重の外側に向けてX方向に延設されている。このように、第1溝部40b及び第2溝部41bは、Z軸周りに回転対称配置(2回対称)となっている。
3重目の第1溝部40cは、3つのうちの最大サイズのターミナル16を実装するときに、はんだ18の濡れ拡がりを抑制すべく形成されている。第1溝部40cは、最大サイズのターミナル16の形状、詳しくは裏面16bの形状に合わせて形成されている。この第1溝部40cは、Z方向からの投影視において、最大サイズのターミナル16の裏面16bを、第1溝部40cの少なくとも一部により取り囲むように形成されている。換言すれば、第1溝部40cは、対向面19aにおいて、最大サイズのターミナル16と対向する該ターミナル16の実装領域を取り囲むように形成されている。また、第1溝部40cは、2重目の第1溝部40bを取り囲むように形成されている。すなわち、第1溝部40a,40bを取り囲むように形成されている。
第1溝部40cは、第2溝部41aを通過させるための2つの隙間43と、第2溝部41bを通過させるための2つの隙間44を有している。すなわち、第1溝部40cも、環状ではなく、不連続形状をなしている。詳しくは、第1溝部40cが、同一の形状及び同一の大きさをなす4つの片部を有している。4つの片部は平面略L字状をなしており、L字の角が、矩形の四隅をなすように配置されている。そして、X方向において隣り合う片部の間に隙間43を有しており、Y方向において隣り合う片部の間に隙間44を有している。これにより、第2溝部41aは、3重目の第1溝部40cに連結されることなく、隙間43を通じて、多重の外側に延設されている。同じく、第2溝部41bは、3重目の第1溝部40cに連結されることなく、隙間44を通じて、多重の外側に延設されている。なお、第1溝部40cの平面形状は、内周及び外周がともに正方形をなす幅一定の矩形環状から、隙間43,44部分を除去した形状とも言える。
この第1溝部40cには、4つの第2溝部41cが連結されている。第2溝部41cは、第1溝部40cのうち、L字状をなす片部の角にそれぞれ連結されるとともに、X方向及びY方向に対してそれぞれ略45度の角度をなすように、多重の外側に延設されている。このように、第1溝部40c及び第2溝部41cは、Z軸周りに回転対称配置(4回対称)となっている。
このように、すべての第1溝部40a,40b,40cに複数の第2溝部41が連結されており、第1溝部40及びこの第1溝部40に連結された複数の第2溝部41が、回転対称配置となっている。上記したように、第2溝部41aはY方向に延設され、第2溝部41bはX方向に延設され、第2溝部41cはX方向及びY方向に対してそれぞれ略45度の角度をなすように延設されている。すなわち、第2溝部41は、1重目の第1溝部40aに対し、放射状配置となっている。
なお、第1溝部40及び第2溝部41の幅は1mm以下とされている。本実施形態では、対応する第1溝部40と第2溝部41が、互いに等しい幅とされている。すなわち、第1溝部40aと第2溝部41aの幅が等しく、第1溝部40bと第2溝部41bの幅が等しく、第1溝部40cと第2溝部41cの幅が等しくされている。さらには、すべての第1溝部40及び第2溝部41の幅が等しくされている。
次に、図7〜図9に基づき、ターミナル16、対向面19aに形成された溝部20、及びはんだ18の位置関係について説明する。図7〜図9では、ターミナル16(裏面16b)の外形輪郭を破線で示している。また、明確化するために、はんだ18にハッチングを施している。
先ず、上記した半導体装置10について説明する。上記した半導体装置10では、中間サイズのターミナル16が実装されており、図2に示すように、2重目の第1溝部40bまではんだ18が充填されている。図7に示すように、Z方向からの投影視において、2重目の第1溝部40bの一部(幅方向の一部)が、ターミナル16と重なっている。詳しくは、第1溝部40bの内周と外周の間に、ターミナル16の外形輪郭が位置している。すなわち、第1溝部40bは、対向面19aにおいて、中間サイズのターミナル16の実装領域を取り囲んでいる。なお、Z方向からの投影視において、中間サイズのターミナル16と重ならないように、第1溝部40bを設けることもできる。
このように、中間サイズのターミナル16を用いた場合、2重目の第1溝部40bにより、ターミナル16と第1ヒートシンク19との対向領域から溢れ出る余剰のはんだ18を吸収することができる。また、余剰のはんだ18は、第1溝部40bから、連結先の第2溝部41bに流れ込む。このため、第2溝部41bによっても吸収することができる。さらには、上記対向領域内から多重の外側に延設されている第2溝部41aによっても、余剰のはんだ18を吸収することができる。
したがって、はんだ18は、第1溝部40bにより囲まれる領域、第1溝部40b、及び第2溝部41a,41bに配置されている。すなわち、対向面19aのうち、第1溝部40bよりも外側の領域においては、第2溝部41a,41bのみにはんだ18が配置され、それ以外の部分にはんだ18が配置されていない。すなわち、3重目の第1溝部40cと第2溝部41cには、はんだ18が配置されていない。なお、ターミナル16の直下には、第1溝部40aと、第1溝部40bの一部と、第2溝部41aの一部が位置している。
次に、最小サイズのターミナル16を用いる場合について説明する。図8に示す例では、Z方向からの投影視において、1重目の第1溝部40aの一部(幅方向の一部)が、ターミナル16と重なっている。詳しくは、第1溝部40aの内周と外周の間に、ターミナル16の外形輪郭が位置している。すなわち、第1溝部40aは、対向面19aにおいて、最小サイズのターミナル16の実装領域を取り囲んでいる。なお、Z方向からの投影視において、最小サイズのターミナル16と重ならないように、第1溝部40aを設けることもできる。
このように、最小サイズのターミナル16を用いた場合、1重目の第1溝部40aにより、ターミナル16と第1ヒートシンク19との対向領域から溢れ出る余剰のはんだ18を吸収することができる。また、余剰のはんだ18は、第1溝部40aから、連結先の第2溝部41aに流れ込む。このため、余剰のはんだ18を、第2溝部41aによっても吸収することができる。
したがって、はんだ18は、第1溝部40aにより囲まれる領域、第1溝部40a、及び第2溝部41aに配置される。すなわち、対向面19aのうち、第1溝部40aよりも外側の領域においては、第2溝部41aのみにはんだ18が配置され、それ以外の部分にはんだ18が配置されない。すなわち、第1溝部40b,40cと第2溝部41b,41cには、はんだ18が配置されない。なお、ターミナル16の直下には、第1溝部40aの一部のみが位置する。
次に、最大サイズのターミナル16を用いる場合について説明する。図9に示す例では、Z方向からの投影視において、3重目の第1溝部40cの一部(幅方向の一部)が、ターミナル16と重なっている。詳しくは、第1溝部40cの内周と外周の間に、ターミナル16の外形輪郭が位置している。すなわち、第1溝部40cは、対向面19aにおいて、最大サイズのターミナル16の実装領域を取り囲んでいる。なお、Z方向からの投影視において、最大サイズのターミナル16と重ならないように、第1溝部40cを設けることもできる。
このように、最大サイズのターミナル16を用いた場合、3重目の第1溝部40cにより、ターミナル16と第1ヒートシンク19との対向領域から溢れ出る余剰のはんだ18を吸収することができる。また、余剰のはんだ18は、第1溝部40cから、連結先の第2溝部41cに流れ込む。このため、余剰のはんだ18を、第2溝部41cによっても吸収することができる。さらには、上記対向領域内から、多重の外側に延設されている第2溝部41a,41bによっても、余剰のはんだ18を吸収することができる。
したがって、はんだ18は、第1溝部40cにより囲まれる領域、第1溝部40c、及び第2溝部41a,41b、41cに配置される。すなわち、対向面19aのうち、第1溝部40cよりも外側の領域においては、第2溝部41a,41b,41cのみにはんだ18が配置され、それ以外の部分にはんだ18が配置されない。なお、ターミナル16の直下には、第1溝部40a,40bと、第1溝部40cの一部と、第2溝部41a,41bの一部が位置する。
次に、上記した半導体装置10の効果について説明する。
本実施形態によれば、第1ヒートシンク19が、対向面19aに、多重に形成された第1溝部40を有している。詳しくは、第1溝部40が、3種類のサイズのターミナル16に対応して3重に形成されており、最小サイズに対応する1重目の第1溝部40aと、中間サイズに対応する2重目の第1溝部40bと、最大サイズに対応する第1溝部40cと、を有している。したがって、多サイズのターミナル16に対して、第1ヒートシンク19を共通化し、ひいてはコストダウンすることができる。
また、第2溝部41として、1重目の第1溝部40aに連結された第2溝部41aを有し、この第2溝部41aが、3重目の第1溝部40cよりも外側、すなわち多重の外側まで延設されている。したがって、ターミナル16のいずれを用いても、第2溝部41aによって余剰のはんだ18を吸収することができる。たとえば最小サイズのターミナル16の場合、第1溝部40aから第2溝部41aに、はんだ18が流れ込む。中間サイズ又は最大サイズのターミナル16の場合、第2溝部41aがターミナル16の直下から多重の外側まで延設されているため、第2溝部41aにはんだ18が流れ込む。このように、第2溝部41aによってはんだ18を吸収できる分、第2溝部41を有さない構成に較べて、第1溝部40の多重すべての幅を狭く且つ深さを浅くすることができる。具体的には、すべての第1溝部40の幅が、1mm以下とされている。
上記したように、中間サイズのターミナル16を用いる場合、ターミナル16の直下には第1溝部40aが位置し、最大サイズのターミナル16を用いる場合、ターミナル16の直下には第1溝部40a,40bが位置する。ターミナル16の直下に位置する第1溝部40が深いと、はんだ18の厚みが増すため、第1溝部40の位置で熱抵抗が増大することとなる。これに対し、本実施形態では、第1溝部40の多重すべてを浅くすることができる。すなわち、ターミナル16の直下に位置するサイズの小さいターミナル用の第1溝部40も浅くすることができる。したがって、ターミナル16の直下に第1溝部40が位置しながらも、熱抵抗の増大を抑制することができる。すなわち、第1ヒートシンク19に対する発熱部11(半導体チップ12)の放熱性低下を抑制することができる。
また、上記したように第1溝部40の幅を狭く(深さを浅く)できるため、毛細管現象によってはんだ18が第1溝部40内を濡れ拡がりやすい。このように、はんだ18の流れがよくなるため、第1溝部40内のはんだ18にボイドが生じるのを抑制することができる。また、リフロー時にターミナル16と第1ヒートシンク19との対向領域に巻き込まれた空気を、第2溝部41aによって多重の外側、すなわちはんだ18外に逃がすことができる。これによっても、はんだ18内にボイドが生じるのを抑制することができる。
以上のように、本実施形態によれば、多サイズのターミナル16に適用することができ、且つ、放熱性の低下とボイドの発生を抑制することができる。
ところで、第2溝部41aが、複数の第1溝部40、たとえば第1溝部40a,40b,40cに連結されていると、最小サイズのターミナル16を用いる場合でも、第1溝部40aに流れ込んだはんだ18が、第2溝部41aを介して、第1溝部40b,40cに流れこむこととなる。これにより、ターミナル16と第1ヒートシンク19との対向領域のはんだ18や、1重目の第1溝部40aのはんだ18が所望の厚さよりも薄くなり、はんだ18による接続信頼性が低下する虞がある。同様に、中間サイズのターミナル16を用いる場合でも、第1溝部40bに流れ込んだはんだ18が、第2溝部41aを介して、第1溝部40cに流れこむこととなる。これにより、ターミナル16と第1ヒートシンク19との対向領域のはんだ18や、2重目の第1溝部40bのはんだ18が所望の厚さよりも薄くなり、はんだ18による接続信頼性が低下する虞がある。
これに対し、本実施形態では、第2溝部41aが、第1溝部40の多重のうちの1つ、具体的には1重目の第1溝部40aのみに選択的に連結され、連結された第1溝部40a以外の第1溝部40b,40cに連結されていない。このため、サイズの小さいターミナル16を実装する場合に、対応する第1溝部40から、第2溝部41aを介して、サイズの大きいターミナル用の第1溝部40にはんだ18が流れ込むのを抑制することができる。すなわち、上記した効果を奏しつつ、はんだ18が所望の厚さよりも薄くなり、接続信頼性が低下するのを抑制することができる。
なお、半導体装置10は、少なくとも上記構成を備えていればよい。本実施形態では、さらに以下の構成を備えることで、さらなる効果を奏する。
本実施形態では、第2溝部41を複数有し、各第1溝部40に少なくとも1つの第2溝部41が連結されている。詳しくは、第1溝部40aに第2溝部41aが連結され、第1溝部40bに第2溝部41bが連結され、第1溝部40cに第2溝部41cが連結されている。そして、各第2溝部41は、連結された第1溝部40以外の第1溝部40に連結されることなく、3重目の第1溝部40cよりも外側まで延設されている。このため、ターミナル16のサイズが大きくなるほど、余剰のはんだ18を吸収する第2溝部41が増える。たとえば最大のターミナル16を用いる場合、第2溝部41a,41b,41cにより、はんだ18を吸収することができる。したがって、特にサイズが大きいターミナル16を用いたときに、余剰のはんだ18を吸収する能力が高まる。これにより、第1溝部40をさらに浅くし、放熱性の低下を効果的に抑制することができる。
また、各第1溝部40に少なくとも1つの第2溝部41が連結されているため、各第1溝部40に空気が残っても、はんだ18の流れにより、連結先の第2溝部41を通じて多重の外側、すなわちはんだ18外に逃がすことができる。また、ターミナル16のサイズが大きくなるほど、ターミナル16と第1ヒートシンク19との対向領域が大きくなり、対向領域に巻き込まれた空気を逃がしにくくなる。しかしながら、本実施形態では、各第1溝部40に少なくとも1つの第2溝部41が連結されており、サイズの大きいターミナル16ほど、余剰のはんだ18を吸収する第2溝部41が多い。このため、ターミナル16と第1ヒートシンク19との対向領域に巻き込まれた空気を、はんだ18外に逃がしやすい。これにより、はんだ18にボイドが生じるのを、効果的に抑制することができる。
特に本実施形態では、1重目の第1溝部40aに2つの第2溝部41aが連結され、2重目の第1溝部40bに2つの第2溝部41bが連結され、3重目の第1溝部40cに4つの第2溝部41cが連結されている。すなわち、nを自然数とすると、(n+1)重目の第1溝部40に連結される第2溝部41の数が、n重目の第1溝部40に連結される第2溝部41の数に対して同数以上とされ、最外の第1溝部40cに連結される第2溝部41cの数が、1重目の第1溝部40aに連結される第2溝部41aの数よりも多くされている。これによれば、最小サイズのターミナル16の場合、はんだ18の吸収に2つの第2溝部41を用いることができ、中間サイズのターミナル16の場合、4つの第2溝部41を用いることができる。また、最大サイズのターミナル16の場合、8つの第2溝部41を用いることができる。したがって、放熱性の低下を抑制する効果と、はんだ18にボイドが生じるのを抑制する効果とを、さらに高めることができる。
さらに本実施形態では、各第1溝部40に複数の第2溝部41が連結され、上記したように、第1溝部40と、この第1溝部40に連結された複数の第2溝部41が、回転対称配置とされている。これにより、第1溝部40から、この第1溝部40に連結された第2溝部41にはんだ18が流れる際に、偏ってはんだ18が流れるのを抑制することができる。はんだ18は、ほぼ均等に分散する。したがって、はんだ18が第2溝部41に流れることで、ターミナル16の位置ずれや傾きが生じるのを抑制することができる。特に本実施形態では、第2溝部41が、1重目の第1溝部40aに対し、放射状配置となっている。したがって、ターミナル16の位置ずれや傾きを、より効果的に抑制することができる。
(第2実施形態)
本実施形態において、第1実施形態に示した半導体装置10と共通する部分についての説明は割愛する。
第1実施形態では、すべての第1溝部40及び第2溝部41の幅が等しい例を示した。これに対して、本実施形態では、図10に示すように、内側の第1溝部40ほど浅く、幅が狭くなっている。詳しくは、1重目の第1溝部40aの幅をW1、2重目の第1溝部40bの幅をW2、3重目の第1溝部40cの幅をW3とすると、W1<W2<W3の関係を満たしている。なお、本実施形態でも、互いに連結されている第1溝部40と第2溝部41の幅が等しくなっている。すなわち、第2溝部41aの幅がW1、第2溝部41bの幅がW2、第2溝部41cの幅がW3となっている。
上記したように、中間サイズのターミナル16を用いる場合、ターミナル16の直下には、1重目の第1溝部40aと第2溝部41aの一部が位置する。また、最大サイズのターミナル16を用いる場合、ターミナル16の直下には、1重目の第1溝部40aと、2重目の第1溝部40bと、第2溝部41a,41bそれぞれの一部と、が位置する。本実施形態では、上記したようにW1<W2<W3の関係を満たしている。したがって、最大サイズのターミナル16の場合、ターミナル16の直下に位置することとなる第1溝部40a,40b及び第2溝部41a,41bの深さが浅いため、熱抵抗増大を抑制する効果をさらに高めることができる。すなわち、放熱性低下を抑制する効果をさらに高めることができる。また、中間サイズのターミナル16の場合にも、ターミナル16の直下に位置することとなる第1溝部40a及び第2溝部41aの深さが浅いため、同様の効果を奏することができる。
また、半導体チップ12は、素子中心ほど温度が高くなる。すなわち、XY平面において、半導体チップ12の中心付近の温度が最も高くなる。これに対し、本実施形態では、内側の第1溝部40ほど浅い。すなわち、XY平面において、半導体チップ12の中心に近い第1溝部40ほど浅い。したがって、半導体チップ12の生じた熱を、第1ヒートシンク19に対して効率よく伝達させることができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
第1溝部40の多重すべてに第2溝部41が連結される例を示した。第2溝部41は、少なくとも1重目の第1溝部40aに連結されるとよい。たとえば図11に示す第1変形例では、実施形態に示した例(図6参照)に対し、第2溝部41b,41cを除去した構成となっている。第1溝部40cも、第1溝部40b同様、平面略コの字状をなす2つの片部を有しており、2つの片部は、コの字の両端が向き合うようにX方向に並んで配置されている。そして、向き合う端部の間に隙間43を有している。なお、図11では、第1溝部40aに2つの第2溝部41aが連結されているが、少なくとも1つの第2溝部41aが連結されればよい。これによれば、第1溝部40aが、いずれのサイズのターミナル16を用いる場合にも、はんだ18を吸収する溝として機能する。
半導体装置10は、第2溝部41として、隣り合う第1溝部40において内側の第1溝部に連結されるとともに、外側の第1溝部に連結されることなく外側の第1溝部よりも外側まで延設されたものを少なくとも含めばよい。たとえば図12に示す第2変形例では、1重目の第1溝部40aに連結された第2溝部41aが、2重目の第1溝部40bには連結され、3重目の第1溝部40cには連結されることなく、多重の外側まで延設されている。また、2重目の第1溝部40bに連結された第2溝部41bは、上記した実施形態同様、3重目の第1溝部40cに連結されることなく、第1溝部40cよりも外側まで延設されている。
したがって、第2溝部41a,41bのうち、第2溝部41bが、隣り合う第1溝部40b,40cにおいて内側の第1溝部40bに連結されるとともに、外側の第1溝部40cに連結されることなく外側の第1溝部40cよりも外側まで延設された端子となっている。この第2溝部41bにより、隣り合う第1溝部40b,40cを浅く(幅を狭く)することができる。第1溝部40cに対応する最大サイズのターミナル16を用いる場合、ターミナル16の直下に位置する第1溝部40bが浅いため、第1ヒートシンク19に対する発熱部11(半導体チップ12)の放熱性低下を抑制することができる。
また、内側の第1溝部40bから、第2溝部41bを介して、外側の第1溝部40cにはんだ18が流れ込むのを抑制することもできる。すなわち、はんだ18が所望の厚さよりも薄くなり、接続信頼性が低下するのを抑制することもできる。さらに、隣り合う第1溝部40b,40cを浅く(幅を狭く)することができるため、毛細管現象によってはんだ18が第1溝部40b,40c内を濡れ拡がりやすい。これにより、第1溝部40b,40c内のはんだ18にボイドが生じるのを抑制することができる。
それ以外にも、図13の第3変形例、図14の第4変形例に示す構成を採用することもできる。図13に示す第3変形例では、1重目の第1溝部40aに連結された第2溝部41aが、2重目の第1溝部40bに連結されることなく、第1溝部40bよりも外側まで延設されている。また、2重目の第1溝部40bに連結された第2溝部41bは、外側に向けて延設されている。そして、第1溝部40a,40b及び第2溝部41a,41bを取り囲んで3重目の第1溝部40cが設けられている。第1溝部40cには、第2溝部41cが連結されていない。第2溝部41a,41bは、第1溝部40cよりも内側の領域に設けられている。したがって、第2溝部41a,41bのうち、第2溝部41aが、隣り合う第1溝部40a,40bにおいて内側の第1溝部40aに連結されるとともに、外側の第1溝部40bに連結されることなく外側の第1溝部40bよりも外側まで延設された端子となっている。
図14に示す第4変形例では、1重目の第1溝部40aに第2溝部41aが連結されていない。2重目の第1溝部40bに連結された第2溝部41bが、3重目の第1溝部40cに連結されることなく、第1溝部40cよりも外側まで延設されている。また、第1溝部40cには、第2溝部41cが連結されている。したがって、第2溝部41b,41cのうち、第2溝部41bが、隣り合う第1溝部40b,40cにおいて内側の第1溝部40bに連結されるとともに、外側の第1溝部40cに連結されることなく外側の第1溝部40cよりも外側まで延設された端子となっている。
上記実施形態では、半導体装置10におけるターミナル16と第1ヒートシンク19の接続構造に、接続構造体の構造を適用する例を示した。しかしながら、支持部材上に、接続部材を介して搭載部材が固定されてなる接続構造体としては、上記例に限定されるものではない。接続部材は、はんだ18に限定されない。たとえば接着材でも良い。搭載部材は、ターミナル16(発熱部11)に限定されない。接続部材を介して支持部材に放熱するものであればよい。
たとえば図15に示す第5変形例では、半導体チップ12とリードフレーム45との接続構造に適用している。この場合、リードフレーム45が支持部材に相当する。リードフレーム45は、半導体チップ12との対向面45aに、溝部20を有している。この溝部20は、上記実施形態同様の構成となっている。これによれば、多サイズの半導体チップ12に対して、リードフレーム45を共通化し、ひいてはコストダウンすることができる。また、1重目の第1溝部40aに連結された第2溝部41aにより、余剰のはんだ18を吸収することができる分、第1溝部40の多重すべての幅を狭く且つ深さを浅くすることができる。これにより、リードフレーム45に対する半導体チップ12の放熱性低下を抑制することができる。また、はんだ18内にボイドが生じるのを抑制することができる。
一方、図16に示す第6変形例では、半導体チップ12と回路基板46との接続構造に適用している。この場合、回路基板が支持部材に相当する。回路基板46は、樹脂やセラミックなどの電気絶縁材料を用いて形成された絶縁基材46aと、絶縁基材46a上に配置された導体パターン46bと、を有している。半導体チップ12は、はんだ18を介して導体パターン46bに接続されている。そして、導体パターン46bに、溝部20が形成されている。この溝部20は、上記実施形態同様の構成となっている。これによれば、多サイズの半導体チップ12に対して、回路基板46を共通化し、ひいてはコストダウンすることができる。また、1重目の第1溝部40aに連結された第2溝部41aにより、余剰のはんだ18を吸収することができる分、第1溝部40の多重すべての幅を狭く且つ深さを浅くすることができる。これにより、回路基板46に対する半導体チップ12の放熱性低下を抑制することができる。また、はんだ18内にボイドが生じるのを抑制することができる。
本実施形態では、半導体装置10として、1in1パッケージの例を示した。しかしながら、それ以外の構成、例えば一相分の上下アームを備える2in1パッケージや、三相分の上下アームを備える6in1パッケージにおいても適用することができる。
10…半導体装置、11…発熱部、12…半導体チップ、12a…一面、12b…裏面、13…エミッタ電極、14…コレクタ電極、15…はんだ、16…ターミナル、16a…対向面、16b…裏面、17…信号端子、18…はんだ、19…第1ヒートシンク、19a…対向面、19b…放熱面、19c…側面、20…溝部、21…主端子、22…はんだ、23…第2ヒートシンク、23a…対向面、23b…放熱面、23c…側面、24…主端子、25…封止樹脂体、25a…一面、25b…裏面、25c…側面、30…ユニット、31…台座、32…スペーサ、40,40a,40b,40c…第1溝部、41,41a,41b,41c…第2溝部、42,43,44…隙間、45…リードフレーム、45a…対向面、46…回路基板、46a…絶縁基材、46b…導体パターン

Claims (8)

  1. 支持部材(19)と、
    前記支持部材上に配置される接続部材(18)と、
    前記接続部材により前記支持部材に固定され、前記接続部材を介して前記支持部材に放熱する搭載部材(11)と、を備える接続構造体であって、
    前記支持部材は、前記接続部材の濡れ拡がりを抑制するために、前記搭載部材との対向面に形成された多重の第1溝部(40)及び前記第1溝部に連結された第2溝部(41)を有し、
    前記第2溝部として、隣り合う前記第1溝部において内側の前記第1溝部に連結されるとともに、外側の前記第1溝部に連結されることなく外側の前記第1溝部よりも外側まで延設されたものを含むことを特徴とする接続構造体。
  2. 前記第2溝部は、少なくとも最内である1重目の前記第1溝部に連結されており、前記第1溝部の多重のうちの1つに選択的に連結されるとともに、連結された前記第1溝部以外の前記第1溝部に連結されることなく、最外の前記第1溝部よりも外側まで延設されていることを特徴とする請求項1に記載の接続構造体。
  3. 前記支持部材は、前記第2溝部を複数有し、
    各第1溝部には、少なくとも1つの前記第2溝部が連結され、
    各第2溝部は、連結された前記第1溝部以外の前記第1溝部に連結されることなく、最外の前記第1溝部よりも外側まで延設されていることを特徴とする請求項2に記載の接続構造体。
  4. 各第1溝部に、複数の前記第2溝部が連結され、
    前記第1溝部及び該第1溝部に連結された複数の前記第2溝部は、回転対称配置とされていることを特徴とする請求項3に記載の接続構造体。
  5. (n+1)重目の前記第1溝部に連結される前記第2溝部の数は、n重目(nは自然数)の前記第1溝部に連結される前記第2溝部の数に対して同数以上とされ、
    最外の前記第1溝部に連結される前記第2溝部の数は、1重目の前記第1溝部に連結される前記第2溝部の数よりも多いことを特徴とする請求項3又は請求項4に記載の接続構造体。
  6. 内側の前記第1溝部ほど浅いことを特徴とする請求項1〜5いずれか1項に記載の接続構造体。
  7. 少なくとも半導体チップを有する発熱部を前記搭載部材とし、前記発熱部が、前記接続部材としてのはんだによって、前記支持部材としての第1ヒートシンクに固定されてなることを特徴とする請求項1〜6いずれか1項に記載の接続構造体。
  8. 前記発熱部は、前記半導体チップと前記第1ヒートシンクとの間に介在され、前記半導体チップと前記第1ヒートシンクとを電気的且つ熱的に中継する金属部材(16)を有し、
    前記第1ヒートシンクとの間に前記発熱部を挟むように設けられ、前記半導体チップと電気的且つ熱的に接続される第2ヒートシンク(23)をさらに備え、
    前記金属部材が、前記はんだを介して前記第1ヒートシンクに固定されていることを特徴とする請求項7に記載の接続構造体。
JP2015075336A 2015-04-01 2015-04-01 接続構造体 Expired - Fee Related JP6350364B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015075336A JP6350364B2 (ja) 2015-04-01 2015-04-01 接続構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015075336A JP6350364B2 (ja) 2015-04-01 2015-04-01 接続構造体

Publications (2)

Publication Number Publication Date
JP2016195222A JP2016195222A (ja) 2016-11-17
JP6350364B2 true JP6350364B2 (ja) 2018-07-04

Family

ID=57323834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015075336A Expired - Fee Related JP6350364B2 (ja) 2015-04-01 2015-04-01 接続構造体

Country Status (1)

Country Link
JP (1) JP6350364B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6610590B2 (ja) * 2017-03-21 2019-11-27 トヨタ自動車株式会社 半導体装置とその製造方法
WO2019146260A1 (ja) * 2018-01-25 2019-08-01 住友電気工業株式会社 半導体装置
JP7327134B2 (ja) * 2019-12-12 2023-08-16 株式会社デンソー 半導体装置
CN112992691B (zh) * 2021-04-23 2021-09-03 度亘激光技术(苏州)有限公司 半导体器件的焊接方法及半导体器件
CN117836684A (zh) * 2021-08-25 2024-04-05 三菱电机株式会社 集成光模块
CN116705743A (zh) * 2023-08-04 2023-09-05 深圳平创半导体有限公司 一种器件及其封装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4361658B2 (ja) * 2000-02-14 2009-11-11 富士通マイクロエレクトロニクス株式会社 実装基板及び実装方法
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
JP4893303B2 (ja) * 2006-12-29 2012-03-07 株式会社デンソー 半導体装置
JP2009218280A (ja) * 2008-03-07 2009-09-24 Toshiba Corp 半導体装置
JP5533619B2 (ja) * 2010-12-14 2014-06-25 株式会社デンソー 半導体装置
JP2013012567A (ja) * 2011-06-29 2013-01-17 Sanken Electric Co Ltd 半導体装置
JP2013123016A (ja) * 2011-12-12 2013-06-20 Denso Corp 半導体装置
JP2014060211A (ja) * 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー
JP6163836B2 (ja) * 2013-04-04 2017-07-19 株式会社デンソー 半導体装置
JP6114149B2 (ja) * 2013-09-05 2017-04-12 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP2016195222A (ja) 2016-11-17

Similar Documents

Publication Publication Date Title
JP6350364B2 (ja) 接続構造体
JP5232367B2 (ja) 半導体装置
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
JP5434986B2 (ja) 半導体モジュールおよびそれを備えた半導体装置
JP5738226B2 (ja) 電力用半導体装置モジュール
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP2005302951A (ja) 電力用半導体装置パッケージ
JP2013123016A (ja) 半導体装置
JP6308780B2 (ja) パワーモジュール
KR102163662B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP6150866B2 (ja) 電力半導体装置
JP5732880B2 (ja) 半導体装置及びその製造方法
JP6314433B2 (ja) 半導体装置及びその製造方法
WO2014021077A1 (ja) 多層基板および多層基板を用いたパワーモジュール
JP2015138843A (ja) 半導体装置及びその製造方法
CN110459525B (zh) 一种具有逆变器的电力系统及其制造方法
KR101255930B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP5195282B2 (ja) 半導体装置およびその製造方法
JP2008300627A (ja) 半導体装置
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
JP2016054175A (ja) 半導体装置
KR101561920B1 (ko) 반도체 패키지
JP5277806B2 (ja) 半導体装置
JP5696676B2 (ja) 電子部品実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180521

R151 Written notification of patent or utility model registration

Ref document number: 6350364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees