JP5696676B2 - 電子部品実装方法 - Google Patents

電子部品実装方法 Download PDF

Info

Publication number
JP5696676B2
JP5696676B2 JP2012044200A JP2012044200A JP5696676B2 JP 5696676 B2 JP5696676 B2 JP 5696676B2 JP 2012044200 A JP2012044200 A JP 2012044200A JP 2012044200 A JP2012044200 A JP 2012044200A JP 5696676 B2 JP5696676 B2 JP 5696676B2
Authority
JP
Japan
Prior art keywords
electronic component
lead frame
mounting method
wire
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012044200A
Other languages
English (en)
Other versions
JP2013182936A (ja
Inventor
直一 原田
直一 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2012044200A priority Critical patent/JP5696676B2/ja
Publication of JP2013182936A publication Critical patent/JP2013182936A/ja
Application granted granted Critical
Publication of JP5696676B2 publication Critical patent/JP5696676B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Description

本発明は、コンデンサ等の電子部品を実装するための電子部品実装方法に関する。
特許文献1には、インバータを構成する半導体モジュールが記載されている。特許文献1に記載の半導体モジュールは、一対の絶縁ゲートバイポーラトランジスタ(以下「IGBT:Insulated Gate Bipolar Transistor」という)と、一対のIGBTのコレクタ及びエミッタにそれぞれ接続された一対の放熱板と、一対の放熱板の間に配置されたコンデンサとを備えている。特に、特許文献1に記載の半導体モジュールでは、コンデンサが、半導体モジュールの実装方向に直交する方向において一対の放熱板により挟持されて実装されている。
特開2010−153527号公報
上述したように、特許文献1に記載の半導体モジュールにおいては、コンデンサを、半導体モジュール自身の実装方向に直交する方向に一対の放熱板で挟持することにより実装している。このため、特許文献1に記載の半導体モジュールにあっては、コンデンサを確実に実装することが困難である。
本発明は、そのような事情に鑑みてなされたものであり、電子部品を確実に実装可能な電子部品実装方法を提供することを課題とする。
上記課題を解決するために、本発明に係る電子部品実装方法は、上下一対のリードフレーム間に電子部品を実装するための電子部品実装方法であって、上下一対のリードフレームのうちの一方のリードフレームの所定の箇所に電子部品を配置する工程と、所定の箇所に配置された電子部品をワイヤによって一方のリードフレームに固定する工程と、を備えることを特徴とする。
この電子部品実装方法においては、上下一対のリードフレームの間に電子部品を実装する。このため、例えば、リードフレームに電子部品を実装してなる所定のモジュールを上下方向に実装する場合には、その実装方向と、一対のリードフレームで電子部品を保持する方向とが一致するので、電子部品を確実にリードフレームに実装することができる。特に、この電子部品実装方法においては、電子部品をワイヤによってリードフレームに固定するので、電子部品をより確実にリードフレームに実装することができる。
本発明に係る電子部品実装方法は、電子部品をワイヤによって一方のリードフレームに固定した状態において、一方のリードフレームに予め配置された予備はんだを溶融することにより、電子部品を一方のリードフレームに固着する工程をさらに備えることができる。この場合、容易且つ確実に電子部品をリードフレームに固定することができる。
本発明に係る電子部品実装方法においては、電子部品を一方のリードフレームに固着する工程において、予備はんだを溶融することにより、ワイヤを一方のリードフレームに固着することができる。この場合、経年劣化によりワイヤが切断されることを防止できる。
本発明に係る電子部品実装方法は、一方のリードフレームの所定の箇所は、一方のリードフレームの先端部に設けられた凹部であり、電子部品をワイヤによって一方のリードフレームに固定する工程においては、凹部を規定する凸部にワイヤを挿通することにより、ワイヤからの応力によって電子部品を一方のリードフレームに固定する。このように、電子部品をリードフレームの凹部に配置する場合には、その後に電子部品をワイヤで固定すれば、その凹部において電子部品の位置ずれ等が生じることが抑制される。
本発明に係る電子部品実装方法は、上下一対のリードフレームが、インバータのスイッチング素子に接続されており、電子部品が、スイッチング素子に接続されるスナバコンデンサである場合に適用できる。その場合、スナバコンデンサを確実に実装することにより、信頼性の高いインバータを提供することが可能となる。
本発明によれば、電子部品を確実に実装可能な電子部品実装方法を提供することができる。
本発明に係る電子部品実装方法の一実施形態を利用して製造されるインバータの概略構成を示す断面図である。 図1に示されたインバータの要部を模式的に示した拡大図である。 本発明に係る電子部品実装方法の一実施形態の主要な工程を模式的に示す図である。 本発明に係る電子部品実装方法の一実施形態の主要な工程を模式的に示す図である。
以下、本発明に係る電子部品実装方法の一実施形態について、図面を参照して詳細に説明する。なお、以下の図面において、同一又は相当する要素には互いに同一の符号を付し、重複する説明を省略する。
図1は、本発明に係る電子部品実装方法の一実施形態を利用して製造されるインバータの概略構成を示す断面図である。図1には、直交座標系Sが示されている。図1に示されるように、インバータ1は、一対のIGBT(スイッチング素子)11,12を備えている。IGBT11とIGBT12とは、その表裏面が互いに逆に実装されている。IGBT11,12としては、例えば、IGBT及びFWD(Free Wheeling Diode)の機能を有するRC−IGBT(Reverse Conducting Type IGBT)等を用いることができる。
インバータ1は、上下一対のリードフレーム21,22と、リードフレーム23と、左右一対のリードフレーム24,25を備えている。リードフレーム21は、はんだ31を介してIGBT11のコレクタに電気的に接続されている。リードフレーム22は、はんだ32及び放熱板42を介してIGBT12のエミッタに電気的に接続されている。
リードフレーム23は、はんだ33及び放熱板41を介してIGBT11のエミッタに電気的に接続されていると共に、はんだ34を介してIGBT12のコレクタに電気的に接続されている。IGBT11,12のエミッタ配線及びコレクタ配線は、例えば、ワイヤーボンドやテープボンドやダイレクトリーボンド等が考えられる。
リードフレーム24は、ワイヤ44を介してIGBT11のゲートに電気的に接続されている。リードフレーム25は、ワイヤ45を介してIGBT12のゲートに電気的に接続されている。インバータ1においては、IGBT11,12、リードフレーム21〜25、及び放熱板41,42は、モールドMによって一体に構成されている。リードフレーム21〜25は、例えば、例えば、AlやCuといった電気伝導性及び放熱性の高い材料から構成することができる。また、放熱板41,42は、例えば、CuやCuMoやAl等から構成することができる。
インバータ1は、上下一対の冷却器51,52を備えている。また、インバータ1は、冷却器51とリードフレーム21,22との間に配置された絶縁基板61と、冷却器52とリードフレーム23との間に配置された絶縁基板62とを備えている。絶縁基板61及び絶縁基板62の上下面にはグリスGが配置されている。
したがって、例えばIGBT11で生じた熱は、はんだ31、リードフレーム21、グリスG、及び絶縁基板61を介して冷却器51から放熱されると共に、はんだ33、放熱板41、リードフレーム23、グリスG、及び絶縁基板62を介して冷却器52から放熱される。また、例えばIGBT12で生じた熱は、はんだ32、放熱板42、リードフレーム22、グリスG、及び絶縁基板61を介して冷却器51から放熱されると共に、はんだ34、リードフレーム23、グリスG、及び絶縁基板62を介して冷却器52から放熱される。
ここで、インバータ1は、リードフレーム21,22を介してIGBT11のコレクタとIGBT12のエミッタとの間(p−n間)に直列に接続された複数(図中では2つ)のスナバコンデンサ(電子部品)71,72を備えている。リードフレーム21の先端部分P21とリードフレーム22の先端部分P22とは、y軸方向(例えばインバータ1の実装方向)について互いに重複しており、スナバコンデンサ71,72は、そのリードフレーム21の先端部分P21とリードフレーム22の先端部分P22との間に配置されている。スナバコンデンサ71とスナバコンデンサ72とは互いに直列に接続されている。スナバコンデンサ71,72は、例えばセラミックコンデンサとすることができる。
図2の(a)は図1に示された領域ARの模式的な拡大平面図であり、図2の(b)は図2の(a)のB−B線に沿っての模式的な断面図である。なお、図2の(a)においては、説明の容易化のため、リードフレーム21とリードフレーム22とをx軸方向について離間することにより、先端部分P21と先端部分P22との重複を避けて図示している。
図2に示されるように、リードフレーム21の先端部分P21には、z軸方向に配列された一対の凹部(所定の箇所)21aが設けられており、スナバコンデンサ71は、その凹部21aのそれぞれに配置されている。また、リードフレーム22の先端部分P22には、z軸方向に配列された一対の凹部(所定の箇所)22aが設けられており、スナバコンデンサ72は、その凹部22aのそれぞれに配置されている。
リードフレーム22の凹部22aに配置されたスナバコンデンサ72は、予備はんだ(不図示)によってリードフレーム22に固着されると共に、金属ワイヤ80からの応力によってリードフレーム22に固定されている。金属ワイヤ80は、その両端部81が溶断によりボール形状を呈しており、凹部22aを規定する凸部22bに設けられたスリット22cに挿通されている。金属ワイヤ80は、予備はんだ(不図示)によりコーティングされている。
このようなインバータ1においては、スナバコンデンサ71,72は、冷却器51に比較的近い位置において、放熱経路として機能するリードフレーム21,22に挟み込まれているので、その冷却が好適に行われる。また、スナバコンデンサ71,72がIGBT11,12の直近に設けられているので、サージ電圧を低減する効果が大きい。また、スナバコンデンサを直列に複数配置しているので、ショートを防止することができる。
さらに、インバータ1においては、金属ワイヤ80によってスナバコンデンサ72を固定しているので、例えばかしめ等によりスナバコンデンサ72を固定する場合に比べて、スナバコンデンサ72に係る応力が小さい。このため、スナバコンデンサ72に割れが生じることを避けることができる。なお、スナバコンデンサ71についてもスナバコンデンサ72と同様に金属ワイヤ80によって固定することができる。
引き続いて、図3及び図4を参照して、本発明に係る電子部品実装方法の一実施形態について説明する。本実施形態に係る電子部品実装方法においては、上述した上下一対のリードフレーム21,22の間にスナバコンデンサ72(或るいはスナバコンデンサ71)を実装する。そのために、まず、図3の(a)に示されるように、リードフレーム22の先端部分P22に設けられた凹部22aのそれぞれの内面(底面及び内側面)等に、予備はんだ90を配置する(すなわち、リードフレーム22を予備はんだ90でコーティングする)(工程S101)。
続いて、図3の(b)に示されるように、予備はんだ90を介してリードフレーム22の凹部(所定の箇所)22aにスナバコンデンサ72を配置する(工程S102)。この時点では、スナバコンデンサ72は固定されていない。
続いて、図4の(a)に示されるように、リードフレーム22の先端部分P22において凹部22aを規定する凸部22bに設けられたスリット22cに金属ワイヤ80を挿通することにより、金属ワイヤ80からの応力によってスナバコンデンサ72をリードフレーム22に固定する(工程S103)。
そして、図4の(b)に示されるように、リードフレーム22をコーティングする予備はんだ90を溶融(はんだリフロー)することにより、スナバコンデンサ72をリードフレーム22に固着する(工程S104)。このとき、予備はんだ90を溶融することにより、金属ワイヤ80も同時にリードフレーム22に固定する。以上の工程により、リードフレーム22にスナバコンデンサ72が実装される。
以上説明したように、本実施形態に係る電子部品実装方法においては、上下一対のリードフレーム21,22の間にスナバコンデンサ71,72を実装する。このため、例えば、インバータ1を上下方向(y軸方向)に実装する場合には、その実装方向と、一対のリードフレーム21,22でスナバコンデンサ71,72を保持する方向とが一致するので、スナバコンデンサ71,72を確実にリードフレーム21,22に実装することができる。
特に、この電子部品実装方法においては、スナバコンデンサ71,72を金属ワイヤ80によってリードフレーム21,22に固定するので、スナバコンデンサ71,72をより確実にリードフレーム21,22に実装することができる。また、この電子部品実装方法によれば、その金属ワイヤ80が予備はんだ90によりリードフレーム22に固着されるので、経年劣化により金属ワイヤ80が切断されることを防止することができる。
以上の実施形態は、本発明に係る電子部品実装方法の一実施形態を説明したものである。したがって、本発明に係る電子部品実装方法は、上述したものに限定されない。本発明に係る電子部品実装方法は、特許請求の範囲に記した各請求項の要旨を変更しない範囲において、上述したものを任意に変形したものとすることができる。
例えば、上述した実施形態においては、リードフレーム22にスナバコンデンサ72を実装する場合について説明したが、同様にして、リードフレーム21に対してスナバコンデンサ71を実装することができる。
1…インバータ、11,12…IGBT(スイッチング素子)、21,22…リードフレーム、71,72…スナバコンデンサ(電子部品)、80…金属ワイヤ(ワイヤ)、90…予備はんだ。

Claims (4)

  1. 上下一対のリードフレーム間に電子部品を実装するための電子部品実装方法であって、
    前記上下一対のリードフレームのうちの一方のリードフレームの所定の箇所に前記電子部品を配置する工程と、
    前記所定の箇所に配置された前記電子部品をワイヤによって前記一方のリードフレームに固定する工程と、を備え、
    前記一方のリードフレームの前記所定の箇所は、前記一方のリードフレームの先端部に設けられた凹部であり、
    前記電子部品を前記ワイヤによって前記一方のリードフレームに固定する工程においては、前記凹部を規定する凸部に前記ワイヤを挿通することにより、前記ワイヤからの応力によって前記電子部品を前記一方のリードフレームに固定する、
    ことを特徴とする電子部品実装方法。
  2. 前記電子部品を前記ワイヤによって前記一方のリードフレームに固定した状態において、前記一方のリードフレームに予め配置された予備はんだを溶融することにより、前記電子部品を前記一方のリードフレームに固着する工程をさらに備える、ことを特徴とする請求項1に記載の電子部品実装方法。
  3. 前記電子部品を前記一方のリードフレームに固着する工程においては、前記予備はんだを溶融することにより、前記ワイヤを前記一方のリードフレームに固着する、ことを特徴とする請求項2に記載の電子部品実装方法。
  4. 前記上下一対のリードフレームは、インバータのスイッチング素子に接続されており、
    前記電子部品は、前記スイッチング素子に接続されるスナバコンデンサである、ことを特徴とする請求項1〜3のいずれか一項に記載の電子部品実装方法。
JP2012044200A 2012-02-29 2012-02-29 電子部品実装方法 Expired - Fee Related JP5696676B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012044200A JP5696676B2 (ja) 2012-02-29 2012-02-29 電子部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012044200A JP5696676B2 (ja) 2012-02-29 2012-02-29 電子部品実装方法

Publications (2)

Publication Number Publication Date
JP2013182936A JP2013182936A (ja) 2013-09-12
JP5696676B2 true JP5696676B2 (ja) 2015-04-08

Family

ID=49273409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012044200A Expired - Fee Related JP5696676B2 (ja) 2012-02-29 2012-02-29 電子部品実装方法

Country Status (1)

Country Link
JP (1) JP5696676B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015089245A (ja) * 2013-10-31 2015-05-07 Ntn株式会社 車両駆動モータ用インバータ装置
WO2016157616A1 (ja) * 2015-03-27 2016-10-06 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090273072A1 (en) * 2005-03-31 2009-11-05 Pioneer Corporation Semiconductor device and method for manufacturing the same
JP4803068B2 (ja) * 2007-02-22 2011-10-26 トヨタ自動車株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP2013182936A (ja) 2013-09-12

Similar Documents

Publication Publication Date Title
JP6520437B2 (ja) 半導体装置
JP3923258B2 (ja) 電力制御系電子回路装置及びその製造方法
EP2804212A1 (en) Semiconductor device
US20140367736A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5434986B2 (ja) 半導体モジュールおよびそれを備えた半導体装置
JP4973059B2 (ja) 半導体装置及び電力変換装置
US8610263B2 (en) Semiconductor device module
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
JP5895220B2 (ja) 半導体装置の製造方法
JP2009278134A (ja) パワーモジュールおよびインバータ
JP6350364B2 (ja) 接続構造体
JP2015099846A (ja) 半導体装置および半導体装置の製造方法
US11315850B2 (en) Semiconductor device
WO2013047231A1 (ja) 半導体装置及びその製造方法
JP5696676B2 (ja) 電子部品実装方法
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP2017174951A (ja) 半導体装置
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
JP5125530B2 (ja) 電力変換装置
JP5277806B2 (ja) 半導体装置
US20150221621A1 (en) Semiconductor module
WO2018151010A1 (ja) 半導体装置
JP2009170596A (ja) 電力変換装置およびその製造方法
JP2006120933A (ja) 半導体装置
JP2023040345A (ja) 半導体モジュール及び半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150126

R151 Written notification of patent or utility model registration

Ref document number: 5696676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees