JP6610590B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP6610590B2
JP6610590B2 JP2017054815A JP2017054815A JP6610590B2 JP 6610590 B2 JP6610590 B2 JP 6610590B2 JP 2017054815 A JP2017054815 A JP 2017054815A JP 2017054815 A JP2017054815 A JP 2017054815A JP 6610590 B2 JP6610590 B2 JP 6610590B2
Authority
JP
Japan
Prior art keywords
groove
solder
grooves
electrode plate
metal member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017054815A
Other languages
English (en)
Other versions
JP2018157157A (ja
Inventor
智 高萩
祥 舟野
卓矢 門口
裕治 花木
真悟 岩崎
崇功 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017054815A priority Critical patent/JP6610590B2/ja
Priority to KR1020180030630A priority patent/KR102073579B1/ko
Priority to US15/923,018 priority patent/US10475727B2/en
Priority to TW107109216A priority patent/TWI676251B/zh
Priority to CN201810224113.8A priority patent/CN108630652B/zh
Priority to EP18162560.9A priority patent/EP3379572B1/en
Publication of JP2018157157A publication Critical patent/JP2018157157A/ja
Application granted granted Critical
Publication of JP6610590B2 publication Critical patent/JP6610590B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本明細書に開示の技術は、半導体装置とその製造方法に関する。
特許文献１に開示されている半導体装置は、電極板と、金属部材と、電極板と金属部材とを接続するはんだを備えている。電極板の表面には、環状に伸びる複数の環状溝が設けられている。電極板の表面の中央部が、複数の環状溝によって多重に囲まれている。金属部材は、複数の環状溝が存在する範囲にはんだを介して接続されている。
上述した複数の環状溝は、はんだの濡れ広がりを止めるために設けられている。電極板に多重に環状溝が設けられていることで、サイズが異なる多種の金属部材を電極板に適切にはんだ付けすることができる。例えば、環状溝が三重に設けられている場合（すなわち、最も外周側の第１環状溝と、第１環状溝の内周側に設けられた第２環状溝と、第２環状溝の内周側に設けられた第３環状溝が設けられている場合）について、以下に説明する。
第３環状溝よりも小さい金属部材を電極板にはんだ付けする場合には、第３環状溝の内周側の範囲に金属部材がはんだ付けされる。この場合に、金属部材と電極板の間の位置からその外周側にあふれ出たはんだが、電極板の表面を外周側に向かって濡れ広がる。はんだが第３環状溝まで濡れ広がると、第３環状溝ではんだの濡れ広がりが停止する。このため、必要以上にはんだが濡れ広がることが防止され、適切な形状のはんだフィレットが形成される。
第３環状溝よりも大きく第２環状溝よりも小さい金属部材を電極板にはんだ付けする場合には、第２環状溝の内周側の範囲に第３環状溝を覆うように金属部材が配置され、第２環状溝の内周側の範囲に金属部材がはんだ付けされる。この場合には、金属部材と電極板の間の位置からその外周側にあふれ出たはんだの濡れ広がりが、第２環状溝で停止する。このため、適切な形状のはんだフィレットが形成される。
第２環状溝よりも大きく第１環状溝よりも小さい金属部材を電極板にはんだ付けする場合には、第１環状溝の内周側の範囲に第２環状溝と第３環状溝を覆うように金属部材が配置され、第１環状溝の内周側の範囲に金属部材がはんだ付けされる。この場合には、金属部材と電極板の間の位置からその外周側にあふれ出たはんだの濡れ広がりが、第１環状溝で停止する。このため、適切な形状のはんだフィレットが形成される。
このように、第１環状溝よりもサイズが小さい金属部材であれば、サイズが異なる種々の金属部材を電極板に好適にはんだ付けすることができる。
特開２０１６−１９５２２２号公報
特許文献１の半導体装置でも、環状溝と金属部材との位置関係が特定の場合には、金属部材を電極板に好適にはんだ付けすることができない場合がある。なお、以下では、第３環状溝と金属部材との位置関係を例として説明するが、他の環状溝でも同様のことがいえる。金属部材が第３環状溝と略同じサイズである場合には、金属部材の外周縁が第３環状溝の近傍に配置される。この場合には、金属部材と電極板の間の位置からその外周側にあふれ出たはんだの濡れ広がりが、第３環状溝で停止する場合もあるし、第３環状溝を超えてさらに外周側まで濡れ広がる場合がある。位置によってはんだが濡れ広がる範囲が異なり、はんだが歪んだ形状となる場合がある。また、金属部材が第３環状溝と略同じサイズである場合には、誤差によって金属部材の一部が第３環状溝から外側にはみ出す場合がある。また、正方形の第３環状溝に対して長方形の金属部材を用いる場合等にも、金属部材の一部が第３環状溝から外側にはみ出す場合がある。これらのように金属部材の一部が第３環状溝から外側にはみ出すと、金属部材が第３環状溝から外側にはみ出している位置でははんだが第２環状溝まで濡れ広がり、金属部材が第３環状溝から外側にはみ出していない位置でははんだが第３環状溝で停止する。このため、はんだが歪んだ形状となる。これらのようにはんだが歪んだ形状となると、はんだの内部で高い応力が生じやすく、はんだの信頼性が低下する。また、量産時に、はんだの形状が安定せず、はんだの品質のばらつきが大きい。このように、特許文献１の技術では、はんだの濡れ広がる範囲を正確に制御できない場合がある。
なお、特許文献１では、ブロック状の金属部材が電極板にはんだ付けされたが、他の金属部材（例えば、半導体チップの表面電極等）を電極板に対してはんだ付けする場合にも、同様の問題が生じる。本明細書では、より多様な金属部材を電極板に適切にはんだ付けすることが可能な技術を提供する。
本明細書が開示する半導体装置は、電極板と、金属部材と、前記金属部材を前記電極板に接続しているはんだを有している。前記電極板の表面に、第１溝と第２溝群が設けられている。前記第１溝は、矩形の各辺に沿って伸びる第１直線部分、第２直線部分、第３直線部分及び第４直線部分を有するとともに環状に伸びている。第２溝群は、前記第１溝に囲まれた範囲内に配置されており、外周側の端部が前記第１溝に接続されている。前記第２溝群が、前記第１直線部分に接続されている複数の前記第２溝を備える第１セットと、前記第２直線部分に接続されている複数の前記第２溝を備える第２セットと、前記第３直線部分に接続されている複数の前記第２溝を備える第３セットと、前記第４直線部分に接続されている複数の前記第２溝を備える第４セットを有している。前記はんだが、前記範囲と、前記範囲に対向する前記金属部材の表面とを接続している。前記電極板と前記金属部材の積層方向に沿って見たときに、前記金属部材の前記はんだに接続されている領域の外周縁が、前記第１セット、前記第２セット、前記第３セット及び前記第４セットを横切るように配置されている。
なお、第１溝は、矩形の各辺に沿って伸びる第１〜第４直線部分を有していれば、その他の部分は、第１溝が環状に伸びるという構成を満たす限りにおいてどのような形状であってもよい。例えば、第１溝は、矩形の角部を面取した形状であってもよい。
この半導体装置では、電極板の表面に、第１溝と第２溝群が設けられている。第２溝群は、第１溝に囲まれた範囲内に配置されており、外周側の端部が第１溝に接続されている。また、金属部材のはんだに接続されている領域の外周縁が第２溝群（すなわち、第１セット、第２セット、第３セット及び第４セット）を横切るように配置されている。このため、はんだ付けのときに金属部材と電極板の間の位置からその外周側にあふれ出たはんだは、第２溝群に沿って外周側に濡れ広がり易く、第１溝に達し易い。はんだが第１溝に達すると、第１溝内にはんだが流れ込み、第１溝の外周側にはんだが濡れ広がることが抑制される。このように、この半導体装置では、第１溝よりも内周側では第２溝群によってはんだの濡れ広がりが促進され、第１溝によって第１溝よりも外側へはんだが濡れ広がることが抑制される。このため、金属部材のはんだに接続されている領域の外周縁が第２溝群を横切るように配置されていれば、金属部材のサイズや形状によらず、安定して、第１溝まではんだを濡れ広がらせるとともに第１溝ではんだを停止させることができる。この構造によれば、より多様な金属部材を電極板に好適にはんだ付けすることができる。
また、本明細書は、第１溝と第２溝群を有する電極板にはんだを介して金属部材を接続することによって、半導体装置を製造する方法と、その方法に用いる電極板も提案する。
半導体装置の斜視図。 図１、３のＩＩ−ＩＩ線における半導体装置の断面図。 電極板の下面を示す平面図。 図３のＩＶ−ＩＶ線における半導体装置の断面図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 半導体装置の製造工程の説明図。 変形例の半導体装置の図２に対応する断面図。 変形例の電極板の図３に対応する平面図。
図１に示す実施形態の半導体装置１０は、絶縁体である樹脂層６０と、樹脂層６０から外側に突出する主端子１６及び信号端子１８を有している。図５、６は、半導体装置１０の製造過程を示している。図５に示すように、樹脂層６０を形成する前においては、主端子１６と信号端子１８が互いに接続されている。以下では、主端子１６と信号端子１８が互いに接続された部品を、リードフレーム１２という。リードフレーム１２は、放熱板１４ａ、１４ｂを有している。図１においては、放熱板１４ａ、１４ｂは樹脂層６０に覆われている。図５に示すように、放熱板１４ａ上に、ＩＧＢＴ（insulated gate bipolar transistor）２０ａとダイオード２２ａが配置されている。ＩＧＢＴ２０ａ上に金属ブロック３０ａが配置されている。ダイオード２２ａ上に金属ブロック３２ａが配置されている。図５の金属ブロック３０ａ、３２ａ上に、図６の電極板４０ａが配置されている。図５に示すように、放熱板１４ｂ上に、ＩＧＢＴ２０ｂとダイオード２２ｂが配置されている。ＩＧＢＴ２０ｂ上に金属ブロック３０ｂが配置されている。ダイオード２２ｂ上に金属ブロック３２ｂが配置されている。図５の金属ブロック３０ｂ、３２ｂ上に、図６の電極板４０ｂが配置されている。金属ブロック３０ａ、３０ｂ、３２ａ、３２ｂ及び電極板４０ａ、４０ｂは、銅によって構成されている。図１においては、ＩＧＢＴ２０ａ、２０ｂ、ダイオード２２ａ、２２ｂ、金属ブロック３０ａ、３０ｂ、３２ａ、３２ｂ及び電極板４０ａ、４０ｂは、樹脂層６０に覆われている。但し、電極板４０ａ、４０ｂの上面は、樹脂層６０から露出している。なお、ＩＧＢＴ２０ａ、２０ｂ及びダイオード２２ａ、２２ｂの主要部は、はんだによって他の部材に接続されている。ＩＧＢＴ２０ａ、２０ｂ及びダイオード２２ａ、２２ｂの接続構造は略等しいので、以下では、ＩＧＢＴ２０ａの接続構造について説明する。
図２に示すように、ＩＧＢＴ２０ａは、信号電極７０、エミッタ電極７２、半導体基板７４及びコレクタ電極７６を有している。半導体基板７４の上面に、信号電極７０とエミッタ電極７２が配置されている。なお、図２では１つの信号電極７０が示されているが、半導体基板７４の上面には複数の信号電極７０が設けられている。半導体基板７４の下面に、コレクタ電極７６が配置されている。ＩＧＢＴ２０ａは、放熱板１４ａ上に配置されている。コレクタ電極７６は、はんだ８０によって放熱板１４ａの上面に接続されている。ＩＧＢＴ２０ａの側方には、複数の信号端子１８が配置されている。ＩＧＢＴ２０ａの各信号電極７０は、ボンディングワイヤー１９によって対応する信号端子１８に接続されている。ＩＧＢＴ２０ａのエミッタ電極７２上に、金属ブロック３０ａが配置されている。エミッタ電極７２は、はんだ８２によって金属ブロック３０ａの下面に接続されている。金属ブロック３０ａ上に、電極板４０ａが配置されている。金属ブロック３０ａの上面は、はんだ８４によって電極板４０ａの下面に接続されている。放熱板１４ａの上面、ＩＧＢＴ２０ａ、金属ブロック３０ａ及び電極板４０ａの下面は、樹脂層６０によって覆われている。
図３に示すように、電極板４０ａの下面には、環状に伸びる第１溝４１と、直線状に伸びる複数の第２溝４２が設けられている。第１溝４１は、角部が丸まった矩形に沿って伸びており、４つの直線部４１ａ〜４１ｄを有している。第１溝４１によって囲まれた範囲内に、複数の第２溝４２が設けられている。複数の第２溝４２は、第１溝４１によって囲まれた範囲の中心側から外周側に向かって伸びている。各第２溝４２の外周側の端部は、第１溝４１に接続されている。第１溝４１の直線部４１ａ〜４１ｄのそれぞれに対して、複数の第２溝４２が接続されている。以下では、第１直線部４１ａに接続されている複数の第２溝４２を第１セットといい、第２直線部４１ｂに接続されている複数の第２溝４２を第２セットといい、第３直線部４１ｃに接続されている複数の第２溝４２を第３セットといい、第４直線部４１ｄに接続されている複数の第２溝４２を第４セットという。第１セットの第２溝４２のそれぞれは、第１直線部４１ａに対して垂直に伸びている。第２セットの第２溝４２のそれぞれは、第２直線部４１ｂに対して垂直に伸びている。第３セットの第２溝４２のそれぞれは、第３直線部４１ｃに対して垂直に伸びている。第４セットの第２溝４２のそれぞれは、第４直線部４１ｄに対して垂直に伸びている。図２に示すように、第１溝４１は、第２溝４２よりも深い。図３に示すように、第２溝４２のそれぞれは、第１溝４１に接続されている部分を除いて、他の溝に接続されていない。つまり、第２溝４２のそれぞれは、他の第２溝４２から独立している。第１溝４１に囲まれた範囲の中央には、第２溝４２が設けられていない平坦面４４が設けられている。
図３の破線は、金属ブロック３０ａの位置を表している。金属ブロック３０ａと電極板４０ａの積層方向に沿って見たときに、金属ブロック３０ａは第１溝４１に囲まれた範囲内に配置されている。図３のように積層方向に沿って見たときに、金属ブロック３０ａの外周縁は、第１セット〜第４セットの第２溝４２を横切る（交差する）ように配置されている。図２に示すように、はんだ８４は、金属ブロック３０ａの上面の略全体に接合されている。また、はんだ８４は、第１溝４１に囲まれた範囲の略全体で電極板４０ａに接合されている。はんだ８４は、第１溝４１の内面と各第２溝４２の内面に接合されている。
図４は、図３のＩＶ−ＩＶ線の位置における半導体装置１０の断面図である。図４は、図３において第１溝４１に囲まれた範囲内であって金属ブロック３０ａと重複しない範囲を覆うはんだ８４の断面を表している。図４に示す範囲では、はんだ８４の表面に、第２溝４２に沿って凹凸が形成されている。このようにはんだ８４の表面が凹凸を有するので、はんだ８４の表面の各凹部内に樹脂層６０が入り込んでいる。このため、樹脂層６０がはんだ８４から剥離し難く、樹脂層６０によって好適にＩＧＢＴ２０ａ等を保護することができる。
次に、半導体装置１０の製造方法について説明する。まず、図５に示すように、リードフレーム１２の放熱板１４ａ、１４ｂ上に、ＩＧＢＴ２０ａ、２０ｂ、ダイオード２２ａ、２２ｂ、金属ブロック３０ａ、３０ｂ、３２ａ、３２ｂをはんだ付けする。より詳細には、放熱板１４ａ上に、はんだ８０用のはんだシート、ＩＧＢＴ２０ａ、はんだ８２用のはんだシート及び金属ブロック３０ａをこの順で積層する。ＩＧＢＴ２０ｂ、ダイオード２２ａ、２２ｂに関しても、同様にして各部材を積層する。次に、リードフレーム１２をリフロー炉にて加熱する。すると、各はんだシートが溶融し、その後、凝固する。図２に示すように、はんだ８０用のはんだシートが溶融した後に凝固すると、はんだ８０が放熱板１４ａとコレクタ電極７６に接合される。したがって、放熱板１４ａとコレクタ電極７６がはんだ８０によって接続される。はんだ８２用のはんだシートが溶融した後に凝固すると、はんだ８２がエミッタ電極７２と金属ブロック３０ａに接合される。したがって、エミッタ電極７２と金属ブロック３０ａがはんだ８２によって接続される。ＩＧＢＴ２０ｂ、ダイオード２２ａ、２２ｂも、略同様にして各部材にはんだを介して接続される。
次に、ＩＧＢＴ２０ａ、２０ｂの各信号電極７０を、ボンディングワイヤー１９によって対応する信号端子１８に接続する。
次に、図６に示すように、電極板４０ａを金属ブロック３０ａ、３２ａに接続し、電極板４０ｂを金属ブロック３０ｂ、３２ｂに接続する。各金属ブロックに対する電極板の接続方法は略等しいので、以下では、金属ブロック３０ａに対する電極板４０ａの接続方法について説明する。まず、図７に示すように、第１溝４１と第２溝４２が設けられている側の表面が上を向くように電極板４０ａを配置する。次に、第１溝４１と第２溝４２が設けられている表面上に、はんだシート８４ａを配置する。さらに、はんだシート８４ａ上に、図５に示すように組み立てられた半製品を配置する。ここでは、金属ブロック３０ａをはんだシート８４ａの上面に接触させる。これによって、はんだシート８４ａが、金属ブロック３０ａと電極板４０ａによって挟まれる。図３に示すように、積層方向に沿って見たときに金属ブロック３０ａの外周縁が第１セット〜第４セットの第２溝４２と交差するように、金属ブロック３０ａを第１溝４１に囲まれた範囲内に配置する。はんだシート８４ａは、金属ブロック３０ａの直下の範囲内にのみ配置され、金属ブロック３０ａの外周側には配置されていない。
次に、図７に示す積層体を、リフロー炉にて加熱する。すると、はんだシート８４ａが溶融する。溶融したはんだは、金属ブロック３０ａの直下の範囲から、その外周側に濡れ広がる。はんだの一部は、図７の矢印で示すように、第２溝４２内に流入する。第２溝４２内に流入したはんだは、外周側に向かって流れる。また、第２溝４２内のはんだに先導されることによって、第２溝４２の外部（すなわち、第２溝４２に隣接する電極板４０ａの表面）でも、はんだが外周側に向かって流れる。すなわち、第２溝４２によって、はんだが外周側に向かって濡れ広がることが促進される。はんだが第１溝４１まで達すると、第１溝４１内にはんだが流入する。これによって、第１溝４１の外周側にはんだが濡れ広がることが抑制される。このため、図８に示すように、第１溝４１によって囲まれた範囲の略全体に、はんだ８４が濡れ広がる。その後、積層体が冷却されると、はんだ８４が凝固する。はんだ８４によって、金属ブロック３０ａと電極板４０ａが接続される。
なお、金属ブロック３０ａに覆われていない範囲のはんだ８４の表面には、図４に示すように第２溝４２に沿って凹凸が形成される。
また、図８に示すように、第１溝４１に囲まれた範囲の中央部（すなわち、金属ブロック３０ａの中央部の直下）には、第２溝４２が形成されていない平坦面４４が設けられている。このため、平坦面４４と金属ブロック３０ａの間に存在するはんだ８４の厚みが薄くなる。はんだ８４の熱伝導率は、金属ブロック３０ａ及び電極板４０ａの熱伝導率よりも低い。このため、平坦面４４を設けて電極板４０ａと金属ブロック３０ａの間のはんだ８４の厚みを薄くすることで、電極板４０ａと金属ブロック３０ａの間の熱抵抗を低減することができる。
なお、はんだ８４の量が少ない場合でも、第２溝４２によってはんだの濡れ広がりが促進されるので、第１溝４１に囲まれた範囲の略全体にはんだを濡れ広がらせることができる。また、はんだ８４の量が多い場合には、余剰のはんだが第１溝４１内に吸収される。このため、余剰のはんだが金属ブロック３０ａの側面を這い上がることを抑制することができる。このように、はんだ８４の量にかかわらず、第１溝４１に囲まれた範囲の略全体に好適にはんだが濡れ広がるので、はんだ８４のフィレット形状が安定する。したがって、はんだ８４の品質が安定する。
次に、図９に示すように、射出成型によって樹脂層６０を形成する。樹脂層６０によって、放熱板１４ａ、１４ｂ、ＩＧＢＴ２０ａ、２０ｂ、ダイオード２２ａ、２２ｂ、金属ブロック３０ａ、３０ｂ、３２ａ、３２ｂ及び電極板４０ａ、４０ｂを封止する。このとき、図４に示すように、はんだ８４の表面の凹部内に樹脂層６０が流入する。このため、樹脂層６０のはんだ８４に対する接触面積が広くなり、樹脂層６０がはんだ８４から剥離し難くなる。
次に、図１０に示すように、樹脂層６０の上面を切削することで、樹脂層６０の上面に電極板４０ａ、４０ｂを露出させる。また、図示していないが、樹脂層６０の下面を切削することで、樹脂層６０の下面に放熱板１４ａ、１４ｂを露出させる。
次に、リードフレーム１２の不要な部分をカットすることで、図１に示すように、主端子１６及び信号端子１８を互いから分離させる。これによって、図１に示す半導体装置１０が完成する。
上述した金属ブロック３０ａと電極板４０ａとをはんだ付けする方法では、図２に示すように金属ブロック３０ａの上面全体がはんだ８４に接続されており、図３に示すように金属ブロック３０ａの外周縁（すなわち、はんだ８４に接続されている金属ブロック３０ａの上面の外周縁）が第１〜第４セットの第２溝４２を横切るように配置されている。このように、金属ブロック３０のうちのはんだ８４に接続されている領域の外周縁が第１〜第４セットの第２溝４２を横切るように配置されていれば、第１溝４１に囲まれた範囲の略全域にはんだ８４を濡れ広がらせることができる。このため、図３に示す金属ブロック３０ａとは異なるサイズや形状を有する金属ブロックを用いる場合であっても、金属ブロック３０のうちのはんだ８４に接続されている領域の外周縁が第１〜第４セットの第２溝４２を横切るように配置されていれば、第１溝４１に囲まれた範囲の略全域に好適にはんだ８４を接合させることができる。すなわち、はんだ８４に接続されている領域のサイズが平坦面４４のサイズよりも大きく第１溝４１のサイズよりも小さい金属ブロックであれば、どのようなサイズ及び形状の金属ブロックであっても、好適にはんだ付けすることができる。
また、誤差によって金属ブロック３０ａの位置がずれたとしても、金属ブロック３０のうちのはんだ８４に接続されている領域の外周縁が第１〜第４セットの第２溝４２を横切るように配置されていれば、第１溝４１に囲まれた範囲の略全域に好適にはんだ８４を接合させることができる。このため、半導体装置１０の量産時に金属ブロック３０ａの設置位置にばらつきが生じたとしても、はんだ８４のフィレット形状が安定する。このため、はんだ８４の品質を安定させることができる。
以上に説明したように、本明細書に開示の技術によれば、金属ブロックのサイズ、金属ブロックの形状、金属ブロックの配置位置等が異なるさまざまな場合において、好適に金属ブロックを電極板４０ａにはんだ付けすることができる。
なお、上述した実施形態では、金属ブロック３０ａと電極板４０ａの接続箇所に第１溝及び第２溝が形成されていた。しかしながら、他の金属部材と電極板との接続箇所に第１溝と第２溝を設けてもよい。例えば、図１１に示すように、コレクタ電極７６（金属部材の一種）と放熱板１４ａ（電極板の一種）との接続箇所（すなわち、放熱板１４ａの表面）に、第１溝４１と第２溝４２を設けてもよい。
また、上述した実施形態では、図３に示すように、各第２溝４２が独立していた。しかしながら、例えば、図１２に示すように、第１溝４１以外の部分で、接続溝４３によって各第２溝４２が互いに繋がっていてもよい。但し、図１２のように接続溝４３によって第２溝４２が互いに接続されていると、樹脂層６０を形成するときに第２溝４２と接続溝４３によって囲まれた領域の近傍で溶融樹脂の流れが乱れ易く、樹脂層６０内にボイドが形成され易い。したがって、図３に示すように、各第２溝が独立している方が好ましい。
また、上述した実施形態では、図２に示すように、金属ブロック３０ａの上面全体がはんだ８４に接続されていた。しかしながら、金属ブロック３０ａの上面の一部が、はんだ８４に接続されていてもよい。この場合、はんだ８４に接続されている領域の外周縁が、第１セット、第２セット、第３セット及び第４セットの第２溝４２を横切るように配置されていればよい。この場合、金属ブロック３０ａのその他の部分（はんだ８４から離れている部分）が第１溝４１に囲まれた範囲の外側まで伸びていてもよい。
上述した実施形態の構成要素と、請求項の構成要素との関係について説明する。実施形態の金属ブロック３０ａは、請求項の金属部材の一例である。実施形態の金属ブロック３０ａの上面は、請求項の金属部材のはんだに接続されている領域の一例である。実施形態のＩＧＢＴ２０ａは、請求項の半導体チップの一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の半導体装置では、電極板が、第１溝に囲まれた範囲の中央に、第２溝群が存在しない平坦面を備えていてもよい。
この構成によれば、前記範囲の中央ではんだの厚みが薄くなるので、金属部材と電極板との間の熱抵抗を下げることができる。
本明細書が開示する一例の半導体装置では、第２溝の各々が、第１溝を除いて、他の第２溝に繋がっておらず、はんだが樹脂に覆われていてもよい。
この構成によれば、樹脂中にボイドが発生することを抑制することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０：半導体装置
１２：リードフレーム
１４ａ、１４ｂ：放熱板
１６：主端子
１８：信号端子
１９：ボンディングワイヤー
２０ａ、２０ｂ：ＩＧＢＴ
２２ａ、２２ｂ：ダイオード
３０ａ、３０ｂ、３２ａ、３２ｂ：金属ブロック
４０ａ、４０ｂ：電極板
４１：第１溝
４１ａ〜４１ｄ：直線部
４２：第２溝
４４：平坦面
６０：樹脂層
７０：信号電極
７２：エミッタ電極
７４：半導体基板
７６：コレクタ電極
８０、８２、８４：はんだ

Claims (7)

  1. 半導体装置であって、
    電極板と、
    金属部材と、
    前記金属部材を前記電極板に接続しているはんだ、
    を有しており、
    前記電極板の表面に、
    矩形の各辺に沿って伸びる第１直線部分、第２直線部分、第３直線部分及び第４直線部分を有するとともに環状に伸びる第１溝と、
    前記第１溝に囲まれた範囲内に配置されており、外周側の端部が前記第１溝に接続されている第２溝群、
    が設けられており、
    前記第２溝群が、
    前記第１直線部分に接続されている複数の前記第２溝を備える第１セットと、
    前記第２直線部分に接続されている複数の前記第２溝を備える第２セットと、
    前記第３直線部分に接続されている複数の前記第２溝を備える第３セットと、
    前記第４直線部分に接続されている複数の前記第２溝を備える第４セット、
    を有しており、
    前記はんだが、前記範囲と、前記範囲に対向する前記金属部材の表面とを接続しており、
    前記電極板と前記金属部材の積層方向に沿って見たときに、前記金属部材の前記はんだに接続されている領域の外周縁が、前記第１セットが備える複数の前記第２溝のそれぞれ、前記第２セットが備える複数の前記第２溝のそれぞれ、前記第３セットが備える複数の前記第２溝のそれぞれ、及び、前記第４セットが備える複数の前記第２溝のそれぞれを横切るように配置されている半導体装置。
  2. 前記電極板が、前記範囲の中央に、前記第２溝群が存在しない平坦面を備える請求項１の半導体装置。
  3. 前記第２溝の各々が、前記第１溝を除いて、他の前記第２溝に繋がっておらず、
    前記はんだが樹脂に覆われている、
    請求項１または２の半導体装置。
  4. 前記第２溝の各々が、前記第１溝に対して垂直に接続されている請求項１〜３のいずれか一項の半導体装置。
  5. 前記電極板と反対側の前記金属部材の表面に、はんだを介して半導体チップが接続されている請求項１〜４のいずれか一項の半導体装置。
  6. 前記金属部材が、半導体チップの表面電極である請求項１〜４のいずれか一項の半導体装置。
  7. 半導体装置の製造方法であって、
    はんだを介して金属部材を電極板に接続する工程を有しており、
    前記電極板の表面に、
    矩形の各辺に沿って伸びる第１直線部分、第２直線部分、第３直線部分及び第４直線部分を有するとともに環状に伸びる第１溝と、
    前記第１溝に囲まれた範囲内に配置されており、外周側の端部が前記第１溝に接続されている第２溝群、
    が設けられており、
    前記第２溝群が、
    前記第１直線部分に接続されている複数の第２溝を備える第１セットと、
    前記第２直線部分に接続されている複数の第２溝を備える第２セットと、
    前記第３直線部分に接続されている複数の第２溝を備える第３セットと、
    前記第４直線部分に接続されている複数の第２溝を備える第４セット、
    を有しており、
    前記工程では、前記範囲と前記金属部材とを対向させ、前記電極板と前記金属部材の積層方向に沿って見たときに前記金属部材の前記はんだに接続される領域の外周縁が前記第１セットが備える複数の前記第２溝のそれぞれ、前記第２セットが備える複数の前記第２溝のそれぞれ、前記第３セットが備える複数の前記第２溝のそれぞれ、及び、前記第４セットが備える複数の前記第２溝のそれぞれを横切るように配置した状態で、前記範囲と前記領域とをはんだで接続する、製造方法。
JP2017054815A 2017-03-21 2017-03-21 半導体装置とその製造方法 Active JP6610590B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017054815A JP6610590B2 (ja) 2017-03-21 2017-03-21 半導体装置とその製造方法
KR1020180030630A KR102073579B1 (ko) 2017-03-21 2018-03-16 반도체 장치와 그 제조 방법 및 전극판
US15/923,018 US10475727B2 (en) 2017-03-21 2018-03-16 Semiconductor device, manufacturing method for semiconductor device, and electrode plate
TW107109216A TWI676251B (zh) 2017-03-21 2018-03-19 半導體裝置、半導體裝置的製造方法及電極板
CN201810224113.8A CN108630652B (zh) 2017-03-21 2018-03-19 半导体装置、用于半导体装置的制造方法以及电极板
EP18162560.9A EP3379572B1 (en) 2017-03-21 2018-03-19 Semiconductor device, manufacturing method for semiconductor device, and electrode plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017054815A JP6610590B2 (ja) 2017-03-21 2017-03-21 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2018157157A JP2018157157A (ja) 2018-10-04
JP6610590B2 true JP6610590B2 (ja) 2019-11-27

Family

ID=61691773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017054815A Active JP6610590B2 (ja) 2017-03-21 2017-03-21 半導体装置とその製造方法

Country Status (6)

Country Link
US (1) US10475727B2 (ja)
EP (1) EP3379572B1 (ja)
JP (1) JP6610590B2 (ja)
KR (1) KR102073579B1 (ja)
CN (1) CN108630652B (ja)
TW (1) TWI676251B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6874467B2 (ja) * 2017-03-29 2021-05-19 株式会社デンソー 半導体装置とその製造方法
JP6834815B2 (ja) * 2017-07-06 2021-02-24 株式会社デンソー 半導体モジュール
WO2019116457A1 (ja) * 2017-12-13 2019-06-20 三菱電機株式会社 半導体装置及び電力変換装置
US20220415745A1 (en) * 2021-06-29 2022-12-29 Infineon Technologies Ag Semiconductor packages including recesses to contain solder
JP2023041490A (ja) * 2021-09-13 2023-03-24 株式会社東芝 半導体装置
JP7292352B2 (ja) * 2021-11-02 2023-06-16 三菱電機株式会社 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545866B1 (ko) * 2004-04-27 2006-01-24 삼성전자주식회사 커패시터 및 그 제조 방법
TWI247642B (en) * 2005-03-15 2006-01-21 Jian-Shian Li Position-actuating and controlling device for direct movement of electrode of electro-discharge machine
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
US7661954B2 (en) * 2005-09-13 2010-02-16 Uwe Harneit Gas burner
JP5002148B2 (ja) * 2005-11-24 2012-08-15 株式会社東芝 半導体装置
JP4893303B2 (ja) * 2006-12-29 2012-03-07 株式会社デンソー 半導体装置
US8481368B2 (en) * 2008-03-31 2013-07-09 Alpha & Omega Semiconductor, Inc. Semiconductor package of a flipped MOSFET and its manufacturing method
JP2013123016A (ja) * 2011-12-12 2013-06-20 Denso Corp 半導体装置
JP2014029967A (ja) * 2012-07-31 2014-02-13 Toshiba Lighting & Technology Corp 半導体装置及びその製造方法
JP6114149B2 (ja) * 2013-09-05 2017-04-12 トヨタ自動車株式会社 半導体装置
KR101922783B1 (ko) * 2013-11-29 2018-11-27 가부시키가이샤 고베 세이코쇼 베이스판, 및 베이스판을 구비한 반도체 장치
JP6379815B2 (ja) * 2014-07-31 2018-08-29 富士電機株式会社 半導体装置およびその製造方法
JP6350364B2 (ja) 2015-04-01 2018-07-04 株式会社デンソー 接続構造体

Also Published As

Publication number Publication date
TWI676251B (zh) 2019-11-01
EP3379572B1 (en) 2019-12-18
CN108630652A (zh) 2018-10-09
CN108630652B (zh) 2021-11-26
US10475727B2 (en) 2019-11-12
TW201838122A (zh) 2018-10-16
JP2018157157A (ja) 2018-10-04
EP3379572A1 (en) 2018-09-26
US20180277462A1 (en) 2018-09-27
KR102073579B1 (ko) 2020-02-05
KR20180106957A (ko) 2018-10-01

Similar Documents

Publication Publication Date Title
JP6610590B2 (ja) 半導体装置とその製造方法
US20140159216A1 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
JP7156025B2 (ja) 半導体装置
US9831160B2 (en) Semiconductor device
US20140042609A1 (en) Semiconductor device and method of manufacturing the same
JP4893303B2 (ja) 半導体装置
US20190355656A1 (en) Semiconductor device
JP6350364B2 (ja) 接続構造体
JP2018113301A (ja) 半導体装置とその製造方法
JP5732880B2 (ja) 半導体装置及びその製造方法
JP6008750B2 (ja) 半導体装置
JP2017135183A (ja) 半導体装置
JP2018041871A (ja) 半導体装置及びその製造方法
JP2013004658A (ja) 電力用半導体装置及びその製造方法
JP2009170702A (ja) 半導体モジュール
US11552065B2 (en) Semiconductor device
JP7490974B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7306248B2 (ja) 半導体モジュール
JP7156172B2 (ja) 半導体装置
JP2009049104A (ja) パワー半導体モジュール
JP6311568B2 (ja) 電子装置
JP2019129228A (ja) 半導体装置及びその製造方法
KR200478914Y1 (ko) 반도체 패키지
JP7106891B2 (ja) 半導体装置
JP6619119B1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191014

R151 Written notification of patent or utility model registration

Ref document number: 6610590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250