JP7292352B2 - 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP7292352B2
JP7292352B2 JP2021179156A JP2021179156A JP7292352B2 JP 7292352 B2 JP7292352 B2 JP 7292352B2 JP 2021179156 A JP2021179156 A JP 2021179156A JP 2021179156 A JP2021179156 A JP 2021179156A JP 7292352 B2 JP7292352 B2 JP 7292352B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor element
bonding material
resin
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021179156A
Other languages
English (en)
Other versions
JP2023068250A (ja
Inventor
隆一 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021179156A priority Critical patent/JP7292352B2/ja
Priority to US17/886,002 priority patent/US20230132513A1/en
Priority to DE102022209437.9A priority patent/DE102022209437A1/de
Priority to CN202211295063.5A priority patent/CN116072644A/zh
Publication of JP2023068250A publication Critical patent/JP2023068250A/ja
Application granted granted Critical
Publication of JP7292352B2 publication Critical patent/JP7292352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/8093—Reshaping
    • H01L2224/80935—Reshaping by heating means, e.g. reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本願は、樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法に関するものである。
電力用半導体素子を実装した半導体装置では、大容量化が進んでいる。電力用半導体素子に大電流を流すためには、主端子となるリードフレームを大型化する必要がある。しかし、リードフレームの大型化により、半導体素子とリードフレームと接合材との線膨張係数のアンマッチにより生じる熱変形力は、大きくなる。そのため、熱変形力を低減させるため、モールド樹脂で封止する構造が一般的に多く採用されている。
一方、半導体素子とリードフレームのような導体部材との間をはんだ付けしたときに、余剰なはんだが半導体素子と導体部材との間から溢れることがある。このとき、余剰なはんだが半導体素子に向けて濡れ広がると、半導体素子において短絡または絶縁不良といった不具合を招くおそれがある。そのため、溢れたはんだを誘導する溝を設けて、はんだの濡れ広がりを抑制する技術が開示されている（例えば、特許文献１参照）。
特開２０２０－１８８１６２号公報
特許文献１は、導体部材の突出した面と半導体素子との間にはんだが介在し、導体部材の突出部の側面にはんだが広く覆われることを抑制するための溝部が形成されており、はんだ層の厚さが規制されない。そのため、はんだ接合時の押圧工程で接合層の厚さにばらつきが生じる虞がある。
本願は、上記のような課題を解決するための技術を開示するものであり、接合材の最小厚さを規制するとともに、接合材が適正範囲外に漏れ出ないように抑制可能な樹脂封止型半導体装置を提供することを目的とする。
本願に開示される樹脂封止型半導体装置は、半導体素子と、前記半導体素子の一方の面が第１の接合材を介して接合されたヒートスプレッダーと、前記ヒートスプレッダーの前記半導体素子が接合された面に接合された第１のリードフレームと、前記半導体素子の他方の面に第２の接合材を介して接合された第２のリードフレームと、前記第１のリードフレームの一部及び前記第２のリードフレームの一部が露出されて前記半導体素子、前記ヒートスプレッダーとともに封止するモールド樹脂と、を備えた樹脂封止型半導体装置であって、前記半導体素子は前記他方の面に複数の電極を有し、前記第２のリードフレームは複数の前記電極とそれぞれ前記第２の接合材を介して接合され、前記第２のリードフレームは、前記半導体素子に対向する面に、前記第２の接合材の厚さを規制する突起部と、少なくとも複数の前記電極のうち隣り合う前記電極の間であって前記第２の接合材の周辺部に形成された溝と、を有するものである。
本願に開示される樹脂封止型半導体装置によれば、第２のリードフレームに設けられた突起部により、半導体素子と第２のリードフレームとを接合する接合材の厚さが規制でき、第２のリードフレームに設けられた溝により接合材の濡れ広がりが抑制可能となる。
実施の形態１に係る樹脂封止型半導体装置の構造を示す一部断面摸式図である。 実施の形態１に係る樹脂封止型半導体装置の構造を示す平面摸式図である。 実施の形態１に係る樹脂封止型半導体装置の製造工程を示す図である。 実施の形態２に係る樹脂封止型半導体装置の構造を示す一部断面摸式図である。 実施の形態２に係る樹脂封止型半導体装置の構造を示す平面摸式図である。 実施の形態２に係る樹脂封止型半導体装置のチップ上接合材の接合角度と半導体素子に発生する最大応力との関係を示す図である。
以下、本願で開示される樹脂封止型半導体装置の実施の形態について図を参照して説明する。なお、各図中、同一符号は、同一または相当部分を示すものとする。
実施の形態１．
以下に、実施の形態１に係る樹脂封止型半導体装置について図を用いて説明する。
図１は、実施の形態１に係る樹脂封止型半導体装置の構成を示す一部断面摸式図、図２は樹脂封止型半導体装置の平面模式図である。図１は、図２中Ａ－Ａ方向の断面の一部に相当する。
樹脂封止型半導体装置（以下、単に半導体装置と称する）は、スイッチング素子としての半導体素子１、整流素子としての半導体素子２、ヒートスプレッダー３、第１のリードフレーム１２、１３、第２のリードフレーム５、モールド樹脂１１を備えている。スイッチング素子としての半導体素子１は、チップ下接合材（図３参照）によりヒートスプレッダー３の一方の面に接合されている。
整流素子としての半導体素子２は、チップ下接合材によりヒートスプレッダー３の一方の面に接合されている。第１のリードフレーム１２、１３は、リード接合材（図示せず）によりヒートスプレッダー３の一方の面の端部に接合されている。リード接合材は、ヒートスプレッダー３と第１のリードフレーム１２、１３との間の電気的導通を確保するために、はんだ接合材による接合もしくは超音波による金属接合などにより形成されており、ヒートスプレッダー３と第１のリードフレーム１２、１３とを一体に接合している。
第２のリードフレーム５は、接合時の高さを維持するための釣り部１４を有し、チップ上接合材４ａにより半導体素子１に接合されるとともに、チップ上接合材４ａにより半導体素子２に接合されている。また、第２のリードフレーム５は、開口穴６とチップ上接合材４ａの最小厚さを規制するための突起部１０とを備えている。モールド樹脂１１は、半導体素子１、２と、ヒートスプレッダー３と、チップ下接合材と、第１のリードフレーム１２、１３の一部と、第２のリードフレーム５の一部と、リード接合材と、第２のリードフレーム５に形成された開口穴６と、この開口穴６の下方の領域である開口部下領域７と、チップ上接合材４ａと、を内包してこれらを外部から封止するように構成されている。第１のリードフレーム１２、１３及び第２のリードフレーム５はモールド樹脂１１から露出した部位を有し、端子として外部に接続される。
半導体素子１はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、あるいはＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のような半導体スイッチング素子により構成されている。ＩＧＢＴは、負荷に大電流を流して駆動させる素子である。半導体素子１、２は、例えばシリコン（Ｓｉ）により形成されていることが好ましいが、シリコンに限定されるものではない。例えば、半導体素子１、２を構成する半導体チップが、炭化珪素（ＳｉＣ）、窒化ガリウム系材料（例えば、窒化ガリウム（ＧａＮ））、ダイヤモンドからなる群から選択されるいずれかの材料により形成されていれば、より好ましい。これらは、シリコンに比べてバンドギャップの広い、いわゆるワイドバンドギャップ半導体材料である。このようなワイドバンドギャップ半導体材料を用いて形成された半導体素子１、２は、ＭＯＳＦＥＴなどのシリコン半導体材料を用いた半導体素子に比べて、高温での動作に適用することができる。すなわち、ワイドバンドギャップ半導体材料は、大電流を流すことに適している半導体材料である。
また、半導体素子１は大電流を流しても能動面の温度分布が均一になるように能動面の電極が分割されており、２分割以上が好ましい。
半導体素子１、２の表面部としての能動面の電極には、前述のように主端子となる第２のリードフレーム５が、はんだ接合材などからなるチップ上接合材４ａを介して接合されている。
図２において、半導体素子１の能動面の電極は２分割されており、それぞれの電極に対応するようにチップ上接合材４ａが配置されていることがわかる。なお、チップ上接合材４ａは破線で示されている。２つの電極間上の第２のリードフレーム５には、モールド樹脂１１が開口部下領域７まで容易に充填できるよう開口穴６が設けられている（図１参照）。
ヒートスプレッダー３、第１のリードフレーム１２、１３、及び第２のリードフレーム５には、導電性のよい金属が用いられる。導電性の良い金属の中でも、銅材が電気抵抗、加工性、コストなどの点から最適である。ここで、銅材とは、純銅もしくは銅を主成分とする銅合金を指している。
第２のリードフレーム５の開口穴６及び開口部下領域７を含めて全体を封止しているモールド樹脂１１は、線膨張係数のアンマッチにより生じる熱変形力が大きくならないように、ヒートスプレッダー３、第１のリードフレーム１２、１３、及び第２のリードフレーム５の線膨張係数に近い線膨張係数を備えた樹脂を用いるのが好ましい。純銅の線膨張係数が１６［ｐｐｍ／Ｋ］から１７［ｐｐｍ／Ｋ］であることから、モールド樹脂１１の線膨張係数も１５［ｐｐｍ／Ｋ］から１８［ｐｐｍ／Ｋ］であるのが望ましい。
次に、実施の形態１に係る半導体装置の製造方法について図３を用いて説明する。図３は図２中Ｂ－Ｂ方向の断面図に相当する。
まず、図３中（Ａ）のダイボンディング工程において、スイッチング素子としての半導体素子１と整流素子としての半導体素子２とをヒートスプレッダー３の一方の面上に間隔をあけて配置し、チップ下接合材４ｂを介して接合する。スイッチング素子としての半導体素子１は、例えばシリコンにより形成されており，ＩＧＢＴが搭載され能動面の電極が２個の半導体チップが用いられる。図３では一方の電極１ａのみ図示されている。整流素子としての半導体素子２は、例えばシリコンにより形成されており、ダイオードが搭載され能動面の電極が１個の半導体チップが用いられる。
チップ下接合材４ｂには、はんだ接合材、銀を主成分とする焼結性フィラー、銀を主成分とするロウ材、スズ中に銅を分散した材料、金を主成分とする金スズ、金ゲルマニウム等の金系合金からなる群から選択されたいずれかの接合材であることが好ましい。これらの接合材は，熱伝導性と導電性が高い接合材料である。
次に、図３中（Ｂ）のリフロー工程において、入出力端子となる第１のリードフレーム１２、１３をリード接合材（図示せず）を用いて、ヒートスプレッダー３に接続する。第１のリードフレーム１２、１３は、ヒートスプレッダー３の半導体素子１、２が搭載された面の端部に接合する。また、主端子となる第２のリードフレーム５を、チップ上接合材４ａを用いて、半導体素子１の２つの電極１ａに接合し、かつチップ上接合材４ａを用いて半導体素子２の電極２ａに接合する。図３中（Ｂ）には半導体素子１の２つの電極のうち一方の電極１ａのみが示されているが、図２で示すように他方の電極にも第２のリードフレーム５は接続される。
ヒートスプレッダー３と第１のリードフレーム１２、１３との接続には、はんだ接合材からなるリード接合材（図示せず）を用いているが、これに限ることはなく、超音波接合、溶接などの接合方法を用いてもよい。
半導体素子１、２と第２のリードフレーム５との接合には、厚さが一定なリボンはんだからなるチップ上接合材４ａを用いるのが望ましい。チップ上接合材４ａの剛性が低いとクラックが発生するので、チップ上接合材４ａの厚さは０．２～０．５ｍｍ程度とするのが望ましい。しかし、厚いリボンはんだのために製造ばらつきで体積が１割以上変化してしまうことがある。また、第２のリードフレーム５は半導体素子１、２との間の距離、すなわち高さを保持するために、釣り部１４で固定するが、釣り部１４と釣り部１４との間で反りが発生し、釣り部１４間の距離が小さくなる谷形状となり、第２のリードフレーム５と半導体素子１、２との距離にばらつきが生じる。そのため、チップ上接合材４ａの溶融後の最小厚さを規制するために第２のリードフレーム５に突起部１０が必要となる。
一方、第２のリードフレーム５に設けられた突起部１０は、プレス加工で成形するため高さに約１割のばらつきを持っている。例えば、はんだの体積が大きくなる方向にばらつき、突起部１０の高さが小さくなる方向にばらつくと、接合時にチップ上接合材４ａであるはんだが第２のリードフレーム５の面方向外側に、すなわち適正範囲外へ流れ出すおそれがある。さらに、チップ上接合材４ａが半導体素子１の２つの電極間の方に流れた場合、電極間が導通してしまう、あるいは電極間に設けられた第２のリードフレーム５の開口穴６を埋めてしまい、次工程で樹脂が電極間に入らなくなってしまう等の問題が生じる。
本実施の形態１に係る第２のリードフレーム５には、第２のリードフレーム５の半導体素子１に対向する面に、突起部１０を設け、突起部１０から少なくとも半導体素子１の２つの電極間の方側であって、開口穴６よりも突起部１０側に溝８を設けている。第２のリードフレーム５は半導体素子１、２上に配置されたチップ上接合材４ａであるリボンはんだの外周側に溝８が位置するようにチップ上接合材４ａ上に載置される。チップ上接合材４ａが溶融した時に、第２のリードフレームと半導体素子１との間の余剰のチップ上接合材４ａが第２のリードフレーム５の面に沿って溝８に誘導されるとともに、チップ上接合材４ａであるはんだの濡れ速度を低下させかつ溢れを吸収することができる。すなわち、溝８ははんだ流れ防止用の溝である。
さらに、図１で示すように、溝８と開口穴６との間、例えば開口穴の入口に半導体素子１側に突出した障壁９を設けることで、はんだが溝８を乗り越えた場合でも障壁９がはんだの濡れ広がりを防ぐことができるので、開口穴６へのはんだの流れ込みを防止することができる。
なお、本実施の形態で例示した第２のリードフレーム５に形成された開口穴６の形状は丸穴であるが、半導体素子１の電極間上の第２のリードフレーム５を貫通する穴であれば形状は問わない。
また、第２のリードフレーム５に形成された溝８の形状は断面が三角形状の溝で直線形状であるが、はんだの濡れ速度を低下させかつ溢れを吸収できることができれば、これに限るものではなく、溝の形状、位置、長さは問わない。
さらに、第２のリードフレーム５に形成された障壁９は開口穴６の入り口に設けている例を示したが、はんだの流れ込みを防止できることができれば、障壁の形状、位置、長さは問わない。
次に、図３中（Ｃ）のトランスファー成形工程において、半導体素子１、２と、ヒートスプレッダー３と、第１のリードフレーム１２、１３の一部と、開口穴６を含む第２のリードフレーム５の一部と、開口部下領域７と、チップ上接合材４ａとを熱硬化性樹脂からなるモールド樹脂１１により封止する。
モールド樹脂１１には高熱伝導性であることが不要なため、エポキシ樹脂などの熱硬化性樹脂の中に含有される無機充填材は、熱硬化性樹脂に含有させた際に流動性がよく、線膨張係数の調整が容易である酸化ケイ素（シリカ）のうち、溶融シリカが最適である。樹脂封止型半導体装置は、銅材を多く使用していることから、銅の線膨張係数にモールド樹脂１１の線膨張係数を合わせる、つまりモールド樹脂１１の線膨張係数を銅の線膨張係数と同一もしくは近似させることで、樹脂封止型半導体装置の内部の応力低減を図ることができる。そのため、モールド樹脂１１の線膨張係数を１５［ｐｐｍ／Ｋ］から１８［ｐｐｍ／Ｋ］となるように、無機充填材の量を調整すればよい。線膨張係数をマッチングするように調整することにより、温度サイクルに対する信頼性が向上する効果がある。
以上のように、実施の形態１によれば、チップ上接合材４ａにより２つの電極を有する半導体素子１に接続される主端子である第２のリードフレーム５の半導体素子１と対向する側に、突起部１０、２つの電極間に開口穴６及び突起部１０と開口穴６との間に溝８を設けたので、突起部１０で溶融時のチップ上接合材４ａの厚さが規制でき、余剰のチップ上接合材４ａが開口穴６側に流れても、溝８で濡れ速度を低下させるとともに吸収することが可能となる。さらに、第２のリードフレーム５の開口穴６と溝８との間に障壁９を設けることで、溝８を乗り越えたチップ上接合材４ａを障壁９が濡れ広がりを防ぐので、開口穴６への流れ込みを防止することができる。
このように、チップ上接合材４ａの厚さを規制するとともに、チップ上接合材４ａが適正範囲外に漏れ出ないように抑制可能な構造を有しているので、開口穴６と開口部下領域７を含めモールド樹脂１１で、完全充填するが可能となる。これにより、半導体素子１とチップ上接合材４ａに発生する応力の増加を防止することができ、チップ上接合材４ａと半導体素子１に発生するクラックを抑制し、高品質で安価な小型の樹脂封止型半導体装置を提供することができる。
実施の形態２．
以下に、実施の形態２に係る半導体装置について図を用いて説明する。
図４は、実施の形態２に係る半導体装置の構成を示す一部断面摸式図、図５は半導体装置の平面模式図である。図４は、図５中Ａ－Ａ方向の断面の一部に相当する。実施の形態１では、第２のリードフレーム５の半導体素子１と対向する側に、突起部１０、２つの電極間に開口穴６及び突起部１０と開口穴６との間に溝８を設けたが、本実施の形態２では第２のリードフレーム５の半導体素子１及び半導体素子２と対向する側のチップ上接合材４ａの周辺に亘って溝８を設けた点が異なる。実施の形態２に係る溝８は製造工程においてチップ上接合材４ａの配置される部分の外周に形成される。その他の構成は実施の形態１と同様であり、説明を省略する。
本実施の形態２においても、チップ上接合材４ａの体積と突起部１０の高さはばらつくが、溶融時に余剰なはんだが流れても半導体素子１に対応するように内周の全周に亘ってはんだ流れ防止用の溝８を設けているので、はんだの流れを抑制可能となる。

さらに、チップ上接合材４ａが配置される部位の外周の全周に亘って溝８を設けることで、チップ上接合材４ａと半導体素子１、２との接合角度を制御することが可能となり、半導体素子１、２に発生する応力を抑制することが可能となる。以下に、図６を用いて、半導体素子に発生する応力について説明する。
図６は、本実施の形態に係る半導体装置のチップ上接合材の接合角度と半導体素子に発生する最大応力との関係を示す図である。図６では、半導体装置が－４５℃から１５０℃までの温度サイクルを繰り返した場合に、半導体素子に発生する最大応力値を求めている。ここで、接合角度は、図６中示したように、半導体素子１、２に対し、チップ上接合材４ａの端部のなす角度θである。
半導体素子１、２の線膨張係数は３［ｐｐｍ／Ｋ］から５［ｐｐｍ／Ｋ］、チップ下接合材４ｂの線膨張係数は１８［ｐｐｍ／Ｋ］から２０［ｐｐｍ／Ｋ］、チップ上接合材４ａの線膨張係数は２１［ｐｐｍ／Ｋ］から２３［ｐｐｍ／Ｋ］、ヒートスプレッダー３及び第２のリードフレーム５の線膨張係数は１６［ｐｐｍ／Ｋ］から１７［ｐｐｍ／Ｋ］、モールド樹脂１１の線膨張係数は１５［ｐｐｍ／Ｋ］から１８［ｐｐｍ／Ｋ］であり、半導体素子１、２の線膨張係数が最小で、チップ上接合材４ａの線膨張係数が最大である。
半導体素子１、２は半導体材料から構成され、半導体装置の中で最も強度が低く、半導体素子１、２に発生する応力を低減させる必要がある。樹脂封止型半導体装置が高温から低温に温度変化した場合は、半導体素子１、２よりチップ上接合材４ａが大きく縮小する力が発生し、半導体素子１、２に最大応力が発生する。チップ上接合材４ａの接合角度θが鋭角の場合では、チップ上接合材４ａは第２のリードフレーム５との接合面積が小さいので、チップ上接合材４ａは収縮方向のみに変形する力の比率が大半である。
チップ上接合材４ａの接合角度θが９０°から１３５°の場合では、チップ上接合材４ａは第２のリードフレーム５との接合面積が増加するため、チップ上接合材４ａには拡大方向に変形する力の比率が増加する。その結果、半導体素子１、２に発生する最大応力を低減することができる。しかし、チップ上接合材４ａの接合角度が１３５°以上の場合では、拡大方向に変形する力の比率が大きくなり過ぎて，半導体素子１、２に発生する最大応力が増加してしまう。なお、半導体装置が低温から高温に温度変化する場合は、力の方向が逆になるだけで、チップ上接合材４ａの接合角度θと半導体素子１、２に発生する最大応力の相関関係は変わらない。
以上のことから、チップ上接合材４ａの接合角度θが９０°から１３５°となるようにすれば半導体素子１、２に発生する応力を抑制可能なことがわかる。
次に、図４及び図５の本実施の形態２の半導体素子の構造に戻る。例えば、半導体素子１、２と第２のリードフレーム５との接合に、チップ上接合材４ａとして厚さが一定なリボンはんだからなるチップ上接合材４ａを用い、チップ上接合材４ａの体積と突起部１０の高さにばらつきがない場合は、チップ上接合材４ａの接合角度θは９０°に近いものとなる。しかし、チップ上接合材４ａの体積と突起部１０の高さとにばらつきがあるため、チップ上接合材４ａの接合角度θが変化してしまう。このとき、はんだ流れ防止用の溝８を、チップ上接合材４ａの接合角度θが適正範囲の９０°から１３５°となる全周の接点上に設けておく。チップ上接合材４ａの体積と突起部１０の高さとのばらつきよる余剰のはんだは第２のリードフレームの面に沿って溝８まで誘導されるので、チップ上接合材４ａの接合角度θを適正範囲の９０°から１３５°に制御することが可能となる。すなわち、図４で示されるように、チップ上接合材４ａと半導体素子１との接する位置よりも外周側に設けられた溝８の位置がチップ上接合材４ａと第２のリードフレーム５の接合位置となるので、チップ上接合材４ａの接合角度θを適正範囲とすることが可能となる。
また、本実施の形態２においても、第２のリードフレーム５の開口穴６と溝８との間に障壁９を設けることで、溝８を乗り越えたチップ上接合材４ａを障壁９が濡れ広がりを防ぐので、開口穴６への流れ込みを防止することができることはいうまでもない。
以上のように、本実施の形態２に係る半導体装置によれば、実施の形態１と同様の効果を奏する。さらに、チップ上接合材４ａと半導体素子１との接する位置よりも外周側に溝８をチップ上接合材４ａの全周に亘って設けたので、チップ上接合材４ａの接合角度θを適正範囲の９０°から１３５°に制御することが可能となる。これにより、半導体素子１、２に発生する応力を低減でき、クラックの発生をさらに抑制可能となり、より高品質で安価な小型の樹脂封止型半導体装置を提供することができる。
その他の実施の形態．
（１）実施の形態１、２において第２のリードフレーム５の突起部１０は半導体素子１に対向する側に１つ設けられた例を示したが、これに限るものではない。半導体素子１の２つの電極のそれぞれに対応するように設けてもよい。さらに、半導体素子２に対向するように設けてもよい。
（２）実施の形態１、２において第２のリードフレーム５の開口穴６は半導体素子１の２つの電極間に対応するように設けた例を示したが、これに限るものではない。第２のリードフレーム５の面積が大きい場合は、樹脂封止されない部分が生じないように、例えば複数の半導体素子１、２の間にも設けてもよい。また、半導体素子１が３つ以上の電極を有する場合隣接する電極間に開口穴６を設ければよい。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１：半導体素子、 １ａ：電極、 ２：半導体素子、 ２ａ：電極、 ３：ヒートスプレッダー、 ４ａ：チップ上接合材、 ４ｂ：チップ下接合材、 ５：第２のリードフレーム、 ６：開口穴、 ７：開口部下領域、 ８：溝、 ９：障壁、１０：突起部、 １１：モールド樹脂、 １２、１３：第１のリードフレーム、 １４：釣り部

Claims (5)

  1. 半導体素子と、
    前記半導体素子の一方の面が第１の接合材を介して接合されたヒートスプレッダーと、
    前記ヒートスプレッダーの前記半導体素子が接合された面に接合された第１のリードフレームと、
    前記半導体素子の他方の面に第２の接合材を介して接合された第２のリードフレームと、
    前記第１のリードフレームの一部及び前記第２のリードフレームの一部が露出されて前記半導体素子、前記ヒートスプレッダーとともに封止するモールド樹脂と、を備えた樹脂封止型半導体装置であって、
    前記半導体素子は前記他方の面に複数の電極を有し、前記第２のリードフレームは複数の前記電極とそれぞれ前記第２の接合材を介して接合され、
    前記第２のリードフレームは、前記半導体素子に対向する面に、
    前記第２の接合材の厚さを規制する突起部と、
    少なくとも複数の前記電極のうち隣り合う前記電極の間であってそれぞれの前記第２の接合材の周辺部に形成された溝と、を有する樹脂封止型半導体装置。
  2. 前記第２のリードフレームは、
    隣り合う前記電極に対応するそれぞれの前記第２の接合材の周辺部に形成された前記溝との間に、前記モールド樹脂が充填された開口穴と、
    前記半導体素子に対向する面の前記開口穴と前記溝との間に前記半導体素子側に突出して設けられた障壁と、をさらに備えた請求項１に記載の樹脂封止型半導体装置。
  3. 前記第２のリードフレームの前記溝は、前記第２の接合材の外周に沿って設けられている請求項１または２に記載の樹脂封止型半導体装置。
  4. 前記半導体素子はスイッチング素子である、請求項１から３のいずれか１項に記載の樹脂封止型半導体装置。
  5. 一方の面に複数の電極を有する半導体素子の他方の面を、ヒートスプレッダーの第１の面に、第１の接合材を介して接合するダイボンディング工程と、
    前記ヒートスプレッダーの第１の面に、第１のリードフレームを接合するとともに、前記半導体素子の一方の面に対向する面に第２の接合材の厚さを規制する突起部を有する第２のリードフレームの前記突起部を前記半導体素子の複数の電極のうち1つの電極に当接し、前記第２の接合材を介して前記第２のリードフレームを複数の前記電極に接合するリフロー工程と、
    前記第１のリードフレームの一部及び前記第２のリードフレームの一部を露出させた状態で、前記ヒートスプレッダー、前記半導体素子、前記第１のリードフレーム及び前記第２のリードフレームをモールド樹脂でトランスファー成形する工程と、を含む樹脂封止型半導体装置の製造方法であって、
    前記第２のリードフレームは、前記半導体素子に対向する面に、溝、前記モールド樹脂が充填される開口穴、及び前記溝と前記開口穴との間に前記半導体素子側に突出している障壁、を有し、
    前記リフロー工程において、前記溝を少なくとも複数の前記電極のうち隣り合う電極の間であってそれぞれ前記第２の接合材の外周側となるように配置するとともに、前記開口穴が隣り合う前記電極間に配置されたそれぞれ前記第２の接合材の外周側の前記溝との間となるように、前記第２のリードフレームを前記第２の接合材の上に配置し、前記第２の接合材が溶融された時、前記第２の接合材の余剰分が前記第２のリードフレームの面内で前記溝に誘導されるとともに、前記溝と前記開口穴との間の前記障壁により、前記第２の接合材が前記開口穴への流れ込むのを防止して、前記半導体素子の上に第２の接合材を介して第２のリードフレームが接合され、
    前記トランスファー成形する工程において、前記開口穴から前記半導体素子の一方の面に前記モールド樹脂が充填される、樹脂封止型半導体装置の製造方法。
JP2021179156A 2021-11-02 2021-11-02 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 Active JP7292352B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021179156A JP7292352B2 (ja) 2021-11-02 2021-11-02 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
US17/886,002 US20230132513A1 (en) 2021-11-02 2022-08-11 Resin-sealed semiconductor device and method for manufacturing resin-sealed semiconductor device
DE102022209437.9A DE102022209437A1 (de) 2021-11-02 2022-09-09 Harzversiegelte Halbleitervorrichtung und Verfahren zur Herstellung einer harzversiegelten Halbleitervorrichtung
CN202211295063.5A CN116072644A (zh) 2021-11-02 2022-10-21 树脂密封型半导体装置以及树脂密封型半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021179156A JP7292352B2 (ja) 2021-11-02 2021-11-02 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2023068250A JP2023068250A (ja) 2023-05-17
JP7292352B2 true JP7292352B2 (ja) 2023-06-16

Family

ID=85983987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021179156A Active JP7292352B2 (ja) 2021-11-02 2021-11-02 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230132513A1 (ja)
JP (1) JP7292352B2 (ja)
CN (1) CN116072644A (ja)
DE (1) DE102022209437A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363295A (ja) 2003-06-04 2004-12-24 Mitsubishi Electric Corp 半導体装置
JP2006202885A (ja) 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2008108886A (ja) 2006-10-25 2008-05-08 Fuji Electric Device Technology Co Ltd 樹脂封止半導体装置
JP2011249395A (ja) 2010-05-24 2011-12-08 Mitsubishi Electric Corp 半導体装置
US20120175706A1 (en) 2010-05-24 2012-07-12 Yuping Gong Chip-Exposed Semiconductor Device
JP2013012525A (ja) 2011-06-28 2013-01-17 Toyota Motor Corp リードフレーム、及び、パワーモジュール
JP2013187511A (ja) 2012-03-09 2013-09-19 Fukushima Futaba Electric Co Ltd 平板形状の半導体装置
JP2016146450A (ja) 2015-02-09 2016-08-12 株式会社デンソー 電子装置
JP2018157157A (ja) 2017-03-21 2018-10-04 トヨタ自動車株式会社 半導体装置とその製造方法
JP2020120037A (ja) 2019-01-25 2020-08-06 トヨタ自動車株式会社 半導体モジュールの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7215320B2 (ja) 2019-05-15 2023-01-31 株式会社デンソー 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363295A (ja) 2003-06-04 2004-12-24 Mitsubishi Electric Corp 半導体装置
JP2006202885A (ja) 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2008108886A (ja) 2006-10-25 2008-05-08 Fuji Electric Device Technology Co Ltd 樹脂封止半導体装置
JP2011249395A (ja) 2010-05-24 2011-12-08 Mitsubishi Electric Corp 半導体装置
US20120175706A1 (en) 2010-05-24 2012-07-12 Yuping Gong Chip-Exposed Semiconductor Device
JP2013012525A (ja) 2011-06-28 2013-01-17 Toyota Motor Corp リードフレーム、及び、パワーモジュール
JP2013187511A (ja) 2012-03-09 2013-09-19 Fukushima Futaba Electric Co Ltd 平板形状の半導体装置
JP2016146450A (ja) 2015-02-09 2016-08-12 株式会社デンソー 電子装置
JP2018157157A (ja) 2017-03-21 2018-10-04 トヨタ自動車株式会社 半導体装置とその製造方法
JP2020120037A (ja) 2019-01-25 2020-08-06 トヨタ自動車株式会社 半導体モジュールの製造方法

Also Published As

Publication number Publication date
DE102022209437A1 (de) 2023-05-04
JP2023068250A (ja) 2023-05-17
CN116072644A (zh) 2023-05-05
US20230132513A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US8022518B2 (en) Semiconductor device having a sealing body and partially exposed conductors
US6448645B1 (en) Semiconductor device
US10910337B2 (en) Semiconductor device
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
JP7292352B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP4190250B2 (ja) 半導体装置
JP2000082721A (ja) 半導体装置の製造方法
WO2020017574A1 (ja) 半導体装置および半導体装置の製造方法
JP7097933B2 (ja) 半導体装置の製造方法
JP7423197B2 (ja) 半導体装置
EP4156247A2 (en) Semiconductor device with a semiconductor chip bonded between a first, plate-shaped electrode with a groove and a second electrode
WO2023136264A1 (ja) 樹脂封止型半導体装置
CN114914217B (zh) 半导体装置及半导体装置的制造方法
US11646250B2 (en) Semiconductor device
WO2021220357A1 (ja) 半導体装置
JPH11145363A (ja) 半導体装置
JP2024108671A (ja) 半導体製造装置および半導体製造装置の製造方法
JP2024054535A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230606

R151 Written notification of patent or utility model registration

Ref document number: 7292352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350