JP2020120037A - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2020120037A
JP2020120037A JP2019011255A JP2019011255A JP2020120037A JP 2020120037 A JP2020120037 A JP 2020120037A JP 2019011255 A JP2019011255 A JP 2019011255A JP 2019011255 A JP2019011255 A JP 2019011255A JP 2020120037 A JP2020120037 A JP 2020120037A
Authority
JP
Japan
Prior art keywords
pair
semiconductor module
lead frames
lead frame
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019011255A
Other languages
English (en)
Inventor
智裕 竹永
Tomohiro Takenaga
智裕 竹永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2019011255A priority Critical patent/JP2020120037A/ja
Priority to US16/722,151 priority patent/US20200243348A1/en
Priority to CN202010076298.XA priority patent/CN111489977A/zh
Publication of JP2020120037A publication Critical patent/JP2020120037A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体素子の両面に配置された一対のリードフレームで挟まれた領域に液状で熱硬化性の樹脂を適切に充填し、充填に要する時間を短縮することができる半導体モジュールの製造方法を提供する。【解決手段】半導体素子と、半導体素子の両面において互いに対向するように配置された一対のリードフレームと、一対のリードフレームから突出したリード端子と、を備える半導体モジュールの製造方法は、一対のリードフレームの一方における少なくとも１箇所に貫通穴を形成するステップと、半導体素子の両面を挟むように一対のリードフレームを配置するステップと、貫通穴より液状で熱硬化性の樹脂を注入して、一対のリードフレームで挟まれた領域に樹脂を充填するステップと、上記領域に充填された樹脂を加熱して硬化させるステップと、を備える。【選択図】図１

Description

本発明は、半導体モジュールの製造方法に関する。
半導体素子（半導体チップ）を内蔵する半導体モジュールにおいて、半導体モジュールの隙間に液状で熱硬化性の樹脂（アンダーフィル材）を充填する技術が知られている。特許文献１には、複数の半導体チップを積み重ねて実装する半導体モジュールの製造方法において、ディスペンサーにより半導体チップ間の隙間にアンダーフィル材を滴下する技術が記載されている。
特開２０１３−１３８１７７号公報
半導体モジュールにおいて、半導体素子は、高速化・高機能化に伴い多大な熱を放出するようになった。このため、半導体素子を冷却するための冷却機構が必要となる。半導体素子の冷却機構としては一般的にリードフレームが用いられる。発明者らは、対向する一対のリードフレームで挟まれた領域に半導体素子が配置された構成の半導体モジュールにおいて、一対のリードフレームで挟まれた領域をアンダーフィル材で充填する方法を検討した。
図１４は、発明者らが予備検討した、一対のリードフレーム５３１、５３２で挟まれた領域をアンダーフィル材７で充填する方法である。図１４に示すように、対のリードフレーム５３１、５３２で挟まれた領域に、半導体素子２や半導体素子２からリードフレーム５３１に熱を伝えるスペーサ５０６が配置されている。半導体素子２、スペーサ５０６、一対のリードフレーム５３１、５３２は、はんだ５０５により結合されている。一対のリードフレーム５３１、５３２で挟まれた領域に対して、ディスペンサー２１により一対のリードフレーム５３１、５３２の外縁からアンダーフィル材７を注入する。しかしながら、一対のリードフレームの外縁からアンダーフィル材を注入する場合、充填されたアンダーフィル材の構成成分の濃度が半導体素子の近傍の領域とそれ以外の領域とで異なってしまうことが分かった。また、上記方法では、アンダーフィル材７を注入し難く、量産に適用するためには、一対のリードフレーム５３１、５３２で挟まれた領域にアンダーフィル材７を充填するのに要する時間をより短縮する必要があることも分かった。
本発明は、以上の背景に鑑みなされたものであり、半導体素子の両面に配置された一対のリードフレームで挟まれた領域に液状で熱硬化性の樹脂を適切に充填し、充填に要する時間を短縮することができる半導体モジュールの製造方法を提供することを目的とする。
本発明は、半導体素子と、前記半導体素子の両面において互いに対向するように配置された一対のリードフレームと、前記一対のリードフレームから突出したリード端子と、を備える半導体モジュールの製造方法であって、前記一対のリードフレームの一方における少なくとも１箇所に貫通穴を形成するステップと、前記半導体素子の両面を挟むように前記一対のリードフレームを配置するステップと、前記貫通穴より液状で熱硬化性の樹脂を注入して、前記一対のリードフレームで挟まれた領域に前記樹脂を充填するステップと、前記領域に充填された前記樹脂を加熱して硬化させるステップと、を備えるものである。
半導体モジュールにおいて充填される樹脂は、ベースとなる主剤と硬化剤以外に、シリカやアルミナなどの無機フィラーや有機フィラーなどの添加物が添加されているのが一般的である。リードフレームの一方における少なくとも１箇所に貫通穴を形成し、この貫通穴からア樹脂を注入すると、一対のリードフレームで挟まれた領域に樹脂が入りやすくなる。このため、当該領域に、樹脂を、添加物の含有量がより均一になるように適切に充填することができる。また、充填に要する時間を短縮することもできる。
さらに、前記半導体モジュールには前記半導体素子が複数存在し、前記貫通穴は、前記半導体モジュールにおいて複数存在する前記半導体素子のうちで発熱量が最も多くなるものの近傍に来るように形成されるようにしてもよい。
半導体モジュールにおいて充填される樹脂には、アルミナなどの熱伝導を促進する成分が添加されるのが一般的である。貫通穴から樹脂を注入したときに、一対のリードフレームで挟まれた領域において、貫通穴に近い位置の方が遠い位置よりも、樹脂中における添加物の含有比率が、注入前の樹脂中における添加物の含有比率により近くなっている。つまり、貫通穴に近い位置の方が遠い位置よりも、樹脂中に含まれる添加物の含有比率が高い。よって、半導体モジュールにおいて、貫通穴を、発熱量が多くなる半導体素子の近傍に来るように形成することで、当該半導体素子の放熱を効率良く行うことができる。
さらに、前記リード端子における、前記一対のリードフレームに接続されている側の端部を絶縁性材料でコーティングするステップをさらに備えるようにしてもよい。
半導体モジュールにおいて、半導体素子とリード端子とを適正に絶縁する必要がある。リード端子における、一対のリードフレームに接続されている側の端部は、半導体素子との距離が近い。当該端部を絶縁性材料でコーティングすることで、半導体素子とリード端子とをより良好に絶縁することができる。
本発明によれば、半導体素子の両面に配置された一対のリードフレームで挟まれた領域に液状で熱硬化性の樹脂を適切に充填し、充填に要する時間を短縮することができる。
実施の形態１に係る、半導体モジュールの製造方法を適用する半導体モジュールの構成の一例を示す模式図である。 実施の形態１に係る、半導体モジュールの製造方法の各工程について具体的に説明する模式図である。 実施の形態１に係る、半導体モジュールの製造方法の各工程について具体的に説明する模式図である。 実施の形態１に係る、半導体モジュールの製造方法の各工程について具体的に説明する模式図である。 実施の形態１に係る、半導体モジュールの製造方法の各工程について具体的に説明する模式図である。 実施の形態１に係る、半導体モジュールの製造方法の処理の流れについて示すフローチャートである。 実施の形態２に係る、半導体モジュールの製造方法を適用する半導体モジュールの外観を示す斜視図である。 図７に示す半導体モジュールからアンダーフィル材で封止された部分を取り去った状態を示す斜視図である。 図８のＶＩＩＩ−ＶＩＩＩ線に沿う断面図である。 図９の領域Ｂを拡大した図である。 図９の領域Ｃを拡大した図である。 図１１の領域Ｄを拡大した図である。 実施の形態２に係る、半導体モジュールの製造方法の処理の流れについて示すフローチャートである。 発明者らが予備検討した、一対のリードフレームで挟まれた領域をアンダーフィル材で充填する方法である。
以下、発明の実施の形態を通じて本発明を説明するが、特許請求の範囲に係る発明を以下の実施形態に限定するものではない。また、実施形態で説明する構成の全てが課題を解決するための手段として必須であるとは限らない。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
［実施の形態１］
以下、図面を参照して本発明の実施の形態１について説明する。
まず、図１を参照して実施の形態１に係る、半導体モジュールの製造方法を適用する半導体モジュールの構成について説明する。図１は、実施の形態１に係る、半導体モジュールの製造方法を適用する半導体モジュール１の構成の一例を示す模式図である。図１に示すように、半導体モジュール１は、半導体素子２と、一対のリードフレーム３である上部リードフレーム３１及び下部リードフレーム３２と、リード端子４と、を備えている。
半導体素子２は、例えばダイオードや絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。一対のリードフレーム３である上部リードフレーム３１及び下部リードフレーム３２は、半導体素子２の両面において、互いに対向するように配置されている。上部リードフレーム３１及び下部リードフレーム３２は、半導体モジュール１における内部配線として使われる薄板の金属板で、電気伝導性の高い金属、例えば銅で形成されている。また、上部リードフレーム３１及び下部リードフレーム３２は、発熱体である半導体素子２と放熱器の間に位置し、放熱器による放熱効率を高めるための緩衝体であるヒートスプレッダとしての役割も担う。
リード端子４は、上部リードフレーム３１及び下部リードフレーム３２のそれぞれから突出している。半導体素子２と上部リードフレーム３１とはスペーサ６を挟んで結合されている。上部リードフレーム３１から突出しているリード端子４における、上部リードフレーム３１に接続されている側の端部は絶縁性材料９でコーティングされている。下部リードフレーム３２から突出しているリード端子４における、下部リードフレーム３２に接続されている側の端部は絶縁性材料９でコーティングされている。
スペーサ６は上部リードフレーム３１と同種の金属で形成される。上部リードフレーム３１とスペーサ６、スペーサ６と半導体素子２、半導体素子２と下部リードフレーム３２は、それぞれはんだ５により結合されている。はんだ５はリフローはんだである。一対のリードフレーム３で挟まれた領域には、熱硬化性の樹脂であるアンダーフィル材７が充填されている。
次に、実施の形態１に係る、半導体モジュールの製造方法について説明する。
図２から図５は、実施の形態１に係る、半導体モジュールの製造方法の各工程について具体的に説明する模式図である。まず、図２に示すように、上部リードフレーム３１に貫通穴８を形成する（貫通穴形成工程）。なお、図２は、上部リードフレーム３１を図１の矢印Ａの方向から見ている。
次に、図３の上段に示すように、下部リードフレーム３２の上に半導体素子２を配置し、半導体素子２の上にスペーサ６を配置し、スペーサ６の上に上部リードフレーム３１を配置する（配置工程）。なお、下部リードフレーム３２と半導体素子２の間、半導体素子２とスペーサ６の間、スペーサ６と上部リードフレーム３１との間には、はんだ５が配置されている。次に、図３の下段に示すように、配置したはんだ５をヒータ２０で加熱して溶かし、一対のリードフレーム３と半導体素子２とを結合する（リフロー工程）。
次に、図４の上段に示すように、上部リードフレーム３１から突出しているリード端子４における、上部リードフレーム３１に接続されている側の端部をフッ素樹脂などの絶縁性材料９でコーティングする（被覆工程）。同様に、下部リードフレーム３２から突出しているリード端子４における、下部リードフレーム３２に接続されている側の端部を絶縁性材料９でコーティングする（被覆工程）。半導体モジュール１において、半導体素子２とリード端子４とを適正に絶縁する必要がある。リード端子４における、一対のリードフレーム３に接続されている側の端部は、半導体素子２との距離が近い。当該端部を絶縁性材料９でコーティングすることで、半導体素子２とリード端子４とをより良好に絶縁することができる。
次に、図４の下段に示すように、ディスペンサー２１により貫通穴８から液状で熱硬化性の樹脂であるアンダーフィル材７を注入して、一対のリードフレーム３で挟まれた領域にアンダーフィル材７を充填する（樹脂充填工程）。ここで、アンダーフィル材７は、例えば、エポキシ樹脂を主剤としたコンポジットレジンである。アンダーフィル材７には、ベースとなる主剤と硬化剤以外に、低熱膨張率化や樹脂強度向上のためのシリカやアルミナなどの無機フィラー、応力緩和や接着力向上のために有機フィラーなどの添加物が添加されている。無機フィラー中のアルミナは、発熱体である半導体素子２からヒートスプレッダとしての上部リードフレーム３１及び下部リードフレーム３２への熱伝導を促進し、放熱効率を高める効果がある。上部リードフレーム３１の貫通穴８からアンダーフィル材７を注入すると、上部リードフレーム３１と下部リードフレーム３２で挟まれた領域に樹脂が入りやすくなる。このため、当該領域に、アンダーフィル材７を、無機フィラーなどの添加物の含有量がより均一になるように適切に充填することができる。また、発明者らによる実験で、上部リードフレーム３１の貫通穴８からアンダーフィル材７を注入すると、充填に要する時間を短縮することができることも確認された。
次に、図５の上段に示すように、充填されたアンダーフィル材７をヒータ２０により所定の温度（例えば１４０℃）で加熱して硬化させる（樹脂硬化工程）。次に、図５の下段に示すように、完成した半導体モジュール１に対して電気検査を行う（検査工程）。
図６は、実施の形態１に係る、半導体モジュール１の製造方法の処理の流れについて示すフローチャートである。なお、以下の説明では適宜図１についても参照する。図６に示すように、まず、一対のリードフレーム３の一方における少なくとも１箇所に貫通穴８を形成する（ステップＳ１０１）。続いて、半導体素子２の両面を挟むように一対のリードフレーム３を配置する（ステップＳ１０２）。なお、一対のリードフレーム３と半導体素子２との間にははんだ５を配置する。続いて、配置したはんだ５を加熱して溶かし、一対のリードフレーム３と半導体素子２とを結合する（ステップＳ１０３）。
ステップＳ１０３に続いて、リード端子４における、一対のリードフレーム３に接続されている側の端部を絶縁性材料９でコーティングする（ステップＳ１０４）。続いて、貫通穴８より液状で熱硬化性の樹脂であるアンダーフィル材７を注入して、一対のリードフレーム３で挟まれた領域にアンダーフィル材７を充填する（ステップＳ１０５）。続いて、一対のリードフレーム３で挟まれた領域に充填されたアンダーフィル材７を加熱して硬化させる（ステップＳ１０６）。
以上より、実施の形態１に係る、半導体モジュールの製造方法では、ディスペンサー２１により、上部リードフレーム３１に形成された貫通穴８から液状で熱硬化性の樹脂であるアンダーフィル材７を、上部リードフレーム３１と下部リードフレーム３２で挟まれた領域に注入する。このように上部リードフレーム３１の貫通穴８から樹脂を注入すると、上部リードフレーム３１と下部リードフレーム３２で挟まれた領域に樹脂が入りやすく、当該領域に樹脂を適切に充填することができる。また、充填に要する時間を短縮することができる。
［実施の形態２］
以下、図面を参照して本発明の実施の形態２について説明する。
まず、図７から図１２を参照して実施の形態２に係る、半導体モジュールの製造方法を適用する半導体モジュールの構成について説明する。図７は、実施の形態２に係る、半導体モジュールの製造方法を適用する半導体モジュール１０１の外観を示す斜視図である。図８は、図７に示す半導体モジュール１０１からアンダーフィル材１０７で封止された部分を取り去った状態を示す斜視図である。図９は、図８のＶＩＩＩ−ＶＩＩＩ線に沿う断面図である。図１０は、図９の領域Ｂを拡大した図である。図１１は、図９の領域Ｃを拡大した図である。図１２は、図１１の領域Ｄを拡大した図である。
図７に示すように、半導体モジュール１０１は、外側がアンダーフィル材１０７で封止されている。また、図８に示すように、半導体モジュール１０１は、半導体素子としてのＩＧＢＴ１０２ａ及びダイオード１０２ｂと、一対のリードフレーム１０３である上部リードフレーム１３１及び下部リードフレーム１３２と、小電流側リード端子１０４ａ及び大電流側リード端子１０４ｂと、を備えている。
図８及び図９に示すように、一対のリードフレーム１０３である上部リードフレーム１３１及び下部リードフレーム１３２は、ＩＧＢＴ１０２ａ及びダイオード１０２ｂの両面において、互いに対向するように配置されている。上部リードフレーム１３１及び下部リードフレーム１３２は、半導体モジュール１０１における内部配線として使われる薄板の金属板で、電気伝導性の高い金属、例えば銅で形成されている。また、上部リードフレーム１３１及び下部リードフレーム１３２は、発熱体である半導体素子１０２と放熱器の間に位置し、放熱器による放熱効率を高めるための緩衝体であるヒートスプレッダとしての役割も担う。
上部リードフレーム１３１には、貫通穴１０８が形成されている。貫通穴１０８は、半導体モジュール１０１において複数存在する半導体素子のうちで発熱量が最も多くなるものの近傍に来るように形成される。半導体モジュール１０１は、半導体素子としてのＩＧＢＴ１０２ａ及びダイオード１０２ｂを備えているが、発熱量はダイオード１０２ｂの方が大きくなる。このため、貫通穴１０８はダイオード１０２ｂの近傍に来るように形成される。上部リードフレーム１３１及び下部リードフレーム１３２で挟まれた領域には、熱硬化性の樹脂であるアンダーフィル材１０７（図７参照）が充填されている。
図９及び図１０に示すように、ダイオード１０２ｂと上部リードフレーム１３１とはスペーサ１０６を挟んで結合されている。スペーサ１０６は上部リードフレーム１３１と同種の金属で形成される。上部リードフレーム１３１とスペーサ１０６、スペーサ１０６とダイオード１０２ｂ、ダイオード１０２ｂと下部リードフレーム１３２は、それぞれはんだ１０５により結合されている。はんだ１０５はリフローはんだである。
図９及び図１１に示すように、ＩＧＢＴ１０２ａと上部リードフレーム１３１とはスペーサ１０６を挟んで結合されている。上部リードフレーム１３１とスペーサ１０６、スペーサ１０６とＩＧＢＴ１０２ａ、ＩＧＢＴ１０２ａと下部リードフレーム１３２は、それぞれはんだ１０５により結合されている。
図８、図９及び図１０に示すように、大電流側リード端子１０４ｂは、下部リードフレーム１３２から突出している。大電流側リード端子１０４ｂにおける、下部リードフレーム１３２に接続されている側の端部はフッ素樹脂などの絶縁性材料１０９でコーティングされている。
図８、図１１及び図１２に示すように、小電流側リード端子１０４ａは、アルミワイヤ１１０を介してＩＧＢＴ１０２ａと接続されている。小電流側リード端子１０４ａにおける、ＩＧＢＴ１０２ａに接続されている側の端部は絶縁性材料１０９でコーティングされている。
次に、実施の形態２に係る、半導体モジュール１０１の製造方法の処理の流れについて説明する。なお、以下の説明では適宜図８及び図９についても参照する。
図１３は、実施の形態２に係る、半導体モジュール１の製造方法の処理の流れについて示すフローチャートである。図１３に示すように、まず、上部リードフレーム１３１に貫通穴１０８を形成する（ステップＳ２０１）。続いて、半導体素子としてのＩＧＢＴ１０２ａ及びダイオード１０２ｂの両面を、一対のリードフレーム１０３である上部リードフレーム１３１と下部リードフレーム１３２で挟むように一対のリードフレーム１０３を配置する（ステップＳ２０２）。なお、上部リードフレーム１３１とスペーサ１０６との間、スペーサ１０６とＩＧＢＴ１０２ａ及びダイオード１０２ｂとの間、ＩＧＢＴ１０２ａ及びダイオード１０２ｂと下部リードフレーム１３２との間には、それぞれはんだ１０５を配置する。続いて、配置したはんだ１０５を加熱して溶かし、一対のリードフレーム３とＩＧＢＴ１０２ａ及びダイオード１０２ｂとを結合する（ステップＳ２０３）。
ステップＳ２０３に続いて、小電流側リード端子１０４ａのＩＧＢＴ１０２ａと接続されている側の端部、大電流側リード端子１０４ｂの下部リードフレーム１３２と接続されている側の端部を、それぞれ絶縁性材料９でコーティングする（ステップＳ２０４）。続いて、貫通穴１０８より液状で熱硬化性の樹脂であるアンダーフィル材１０７を注入して、一対のリードフレーム１０３で挟まれた領域にアンダーフィル材１０７を充填する（ステップＳ２０５）。続いて、一対のリードフレーム１０３で挟まれた領域に充填されたアンダーフィル材１０７を加熱して硬化させる（ステップＳ２０６）。
以上により、実施の形態２に係る、半導体モジュールの製造方法では、貫通穴１０８が、半導体モジュール１０１において複数存在する半導体素子のうちで発熱量が最も多くなるもの、すなわち、ダイオード１０２ｂの近傍に来るように形成される。半導体モジュール１０１において充填されるアンダーフィル材１０７には、アルミナなどの熱伝導を促進する添加物が添加されるのが一般的である。貫通穴１０８からアンダーフィル材１０７を注入したときに、一対のリードフレーム１０３で挟まれた領域において、貫通穴１０８に近い位置の方が遠い位置よりも、アンダーフィル材１０７中における添加物の含有比率が、注入前のアンダーフィル材１０７中における添加物の含有比率により近くなっている。つまり、貫通穴１０８に近い位置の方が遠い位置よりも、アンダーフィル材１０７中に含まれる添加物の含有比率が高い。よって、半導体モジュール１０１において、貫通穴１０８を、発熱量が多くなる半導体素子であるダイオード１０２ｂの近傍に来るように形成することで、ダイオード１０２ｂの放熱を効率良く行うことができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
１、１０１ 半導体モジュール
２、１０２ 半導体素子
３、１０３ リードフレーム
４ リード端子
５、１０５ はんだ
６、１０６ スペーサ
７、１０７ アンダーフィル材
８、１０８ 貫通穴
９、１０９ 絶縁性材料
２０ ヒータ
２１ ディスペンサー
３１、１３１ 上部リードフレーム
３２、１３２ 下部リードフレーム
１０２ａ ＩＧＢＴ
１０２ｂ ダイオード
１０４ａ 小電流側リード端子
１０４ｂ 大電流側リード端子
１１０ アルミワイヤ

Claims (3)

  1. 半導体素子と、前記半導体素子の両面において互いに対向するように配置された一対のリードフレームと、前記一対のリードフレームから突出したリード端子と、を備える半導体モジュールの製造方法であって、
    前記一対のリードフレームの一方における少なくとも１箇所に貫通穴を形成するステップと、
    前記半導体素子の両面を挟むように前記一対のリードフレームを配置するステップと、
    前記貫通穴より液状で熱硬化性の樹脂を注入して、前記一対のリードフレームで挟まれた領域に前記樹脂を充填するステップと、
    前記領域に充填された前記樹脂を加熱して硬化させるステップと、を備える、半導体モジュールの製造方法。
  2. 前記半導体モジュールには前記半導体素子が複数存在し、
    前記貫通穴は、前記半導体モジュールにおいて複数存在する前記半導体素子のうちで発熱量が最も多くなるものの近傍に来るように形成される、請求項１に記載の半導体モジュールの製造方法。
  3. 前記リード端子における、前記一対のリードフレームに接続されている側の端部を絶縁性材料でコーティングするステップをさらに備える、請求項１または２に記載の半導体モジュールの製造方法。
JP2019011255A 2019-01-25 2019-01-25 半導体モジュールの製造方法 Withdrawn JP2020120037A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019011255A JP2020120037A (ja) 2019-01-25 2019-01-25 半導体モジュールの製造方法
US16/722,151 US20200243348A1 (en) 2019-01-25 2019-12-20 Method for manufacturing semiconductor module
CN202010076298.XA CN111489977A (zh) 2019-01-25 2020-01-23 半导体模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019011255A JP2020120037A (ja) 2019-01-25 2019-01-25 半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2020120037A true JP2020120037A (ja) 2020-08-06

Family

ID=71732561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019011255A Withdrawn JP2020120037A (ja) 2019-01-25 2019-01-25 半導体モジュールの製造方法

Country Status (3)

Country Link
US (1) US20200243348A1 (ja)
JP (1) JP2020120037A (ja)
CN (1) CN111489977A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023068250A (ja) * 2021-11-02 2023-05-17 三菱電機株式会社 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582280B (zh) * 2020-12-10 2021-07-30 深圳市冠禹半导体有限公司 一种半导体器件的制备装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1185410B (it) * 1985-10-10 1987-11-12 Sgs Microelettronica Spa Metodo e contenitore perfezionato per dissipare il calore generato da una piastrina a circuito integrato
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
JP2007073836A (ja) * 2005-09-08 2007-03-22 Sharp Corp 光結合素子、光結合素子の製造方法及び光結合素子を搭載した電子機器
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
CN201576677U (zh) * 2009-12-31 2010-09-08 福建合顺微电子有限公司 一种带有紧固增强孔引线框架的半导体器件
JP2012028743A (ja) * 2010-06-22 2012-02-09 Panasonic Corp 半導体装置用パッケージおよびその製造方法ならびに半導体装置
JP5845336B2 (ja) * 2012-03-07 2016-01-20 トヨタ自動車株式会社 半導体装置及びその製造方法
KR20160106396A (ko) * 2015-03-02 2016-09-12 주식회사 비케이테크놀로지 리드프레임 및 이를 포함하는 반도체 패키지
JP6337873B2 (ja) * 2015-11-30 2018-06-06 日亜化学工業株式会社 パッケージ、パッケージ中間体、発光装置及びそれらの製造方法
CN205723552U (zh) * 2016-03-14 2016-11-23 王志敏 一种贴片二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023068250A (ja) * 2021-11-02 2023-05-17 三菱電機株式会社 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP7292352B2 (ja) 2021-11-02 2023-06-16 三菱電機株式会社 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
US20200243348A1 (en) 2020-07-30
CN111489977A (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
US9673118B2 (en) Power module and method of manufacturing power module
CN101335263A (zh) 半导体模块和半导体模块的制造方法
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
KR102574378B1 (ko) 파워모듈
CN109698179B (zh) 半导体装置及半导体装置的制造方法
JP6469660B2 (ja) 半導体装置の製造方法
US20200243348A1 (en) Method for manufacturing semiconductor module
JP2014072304A (ja) 半導体モジュールの製造方法、半導体モジュール
JP2014011236A (ja) 半導体装置、並びに、半導体装置の製造装置及び製造方法
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
US9978662B2 (en) Semiconductor device and manufacturing method for same
JP2015220295A (ja) パワーモジュール及びその製造方法
CN111834346A (zh) 晶体管功率模块封装结构及其封装方法
WO2020105556A1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP2013074035A (ja) 半導体装置の製造方法
CN110970372A (zh) 包括具有嵌入式半导体管芯的间隔件的半导体器件组件
JP2019067976A (ja) 半導体装置
JP2014078616A (ja) 電力用半導体装置
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2015228422A (ja) 半導体装置の製造方法および半導体装置
JP2020072095A (ja) パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク
CN212392243U (zh) 晶体管功率模块封装结构
CN112997308B (zh) 半导体装置及半导体装置的制造方法
JP2023077263A (ja) 半導体装置およびその製造方法
JP2020115568A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210426

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20211105