JP2014011236A - 半導体装置、並びに、半導体装置の製造装置及び製造方法 - Google Patents

半導体装置、並びに、半導体装置の製造装置及び製造方法 Download PDF

Info

Publication number
JP2014011236A
JP2014011236A JP2012145322A JP2012145322A JP2014011236A JP 2014011236 A JP2014011236 A JP 2014011236A JP 2012145322 A JP2012145322 A JP 2012145322A JP 2012145322 A JP2012145322 A JP 2012145322A JP 2014011236 A JP2014011236 A JP 2014011236A
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
semiconductor element
substrate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012145322A
Other languages
English (en)
Inventor
Tsugio Masuda
次男 増田
Masami Ogura
正巳 小倉
Hitoshi Saiga
仁 雑賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2012145322A priority Critical patent/JP2014011236A/ja
Publication of JP2014011236A publication Critical patent/JP2014011236A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の製造工程の削減と、半導体装置の増産への対応と、半導体装置の低コスト化、小型化及び高出力密度化とを一挙に実現する。
【解決手段】パワーモジュール10の製造装置70及び製造方法では、放熱用ベース板16と金属導体層54a、54bとの間、金属導体層52a、52bと半導体素子54との間、金属部58と放熱用ベース板16との間、半導体素子54、及び、端子部62に、はんだ48a、48b、56a、56b、60、66、68をそれぞれ配置し、半導体素子54と端子部62との間にリード線64を配置する。次に、リフロー炉72内で各はんだ48a、48b、56a、56b、60、66、68を加熱する。
【選択図】図8

Description

本発明は、半導体素子及び放熱板が接合された基板と該半導体素子とをインサートケースで包含した半導体装置、並びに、その製造装置及び製造方法に関する。
半導体装置、例えば、モータ駆動用システムに用いられるパワーモジュールは、高出力化に伴い十分な電気絶縁性と放熱性とが要求されている。
このようなパワーモジュールの製造方法の一例としては、先ず、セラミックス製の絶縁基板の一面に接合された第1銅板に対して、溶融温度が比較的高い鉛系はんだにより、IGBT(Insulated Gate Bipolar Transistor)等の半導体素子を接合する一方で、他面に接合された第2銅板に対して、前記鉛系はんだよりも溶融温度の低い錫鉛系共晶はんだを用い、該鉛系はんだを再溶融させないようにヒートシンク等の放熱板を接合する。
上記のはんだ実装工程の後に、半導体素子、第1銅板、第2銅板及び絶縁基板を包含するように放熱板の表面にインサートケースを接合する。
次に、インサートケースに設けられた端子部と半導体素子との間にワイヤボンディング又はリボンボンディングを施すボンディング工程により、ボンディングワイヤ又はリボンを介して端子部と半導体素子とを接続する。
次に、インサートケースの内壁と放熱板とによって画成される空間(半導体素子、第1銅板、第2銅板及び絶縁基板が包含される空間)をシリコーンゲル又はポッディング樹脂等で封止する。この封止工程により、半導体素子、第1銅板、第2銅板、絶縁基板、端子部、及び、ボンディングワイヤ又はリボンに対する回路保護機能が実現される。
特許文献1には、上記の封止工程を、蓋体を用いた気密封止の工程に変更した製造方法が開示されている。
特開2003−282751号公報
上述の製造方法では、複数の装置を用いて半導体装置内の各部を接合する必要がある。
すなわち、はんだ実装工程では、リフロー炉内ではんだを加熱溶融することにより、第1銅板と半導体素子とを接合すると共に、第2銅板と放熱板とを接合する。また、放熱板とインサートケースとを接合する工程では、接合方法が接着剤による接着であれば、封止工程でのシリコーンゲル又はポッディング樹脂の漏出を防止するために、硬化炉内で接着剤を熱硬化させて、放熱板とインサートケースとを密着させる。さらに、ボンディング工程では、ボンディングマシンを用いて、端子部と半導体素子との間でボンディングが施される。
このように、複数の装置を用いて半導体装置を製造するため、該半導体装置の製造工程が多くなり、該半導体装置を大量生産するための設備が大掛かりとなって、コストがかかってしまう。
また、ボンディング工程では、1つの半導体素子に対して通常10本以上の配線(ボンディングワイヤ又はリボン)を施す必要がある。この結果、ボンディングタクトが長くなってしまい、半導体装置を増産しようとしても対応できない。
さらに、ボンディング工程では、半導体素子と端子部とを接続するボンディング済の配線と、ボンディングを行うボンディングツールとの干渉を考慮し、該ボンディングツールがボンディングを行えるだけのクリアランスを確保しておく必要がある。しかしながら、このようなクリアランスを設けると、半導体装置の小型化や高出力密度化を実現することができない。
本発明は、このような課題を考慮してなされたものであり、半導体装置の製造工程の削減と、半導体装置の増産への対応と、半導体装置の低コスト化、小型化及び高出力密度化とを一挙に実現することが可能な半導体装置の製造装置及び製造方法を提供することを目的とする。
また、本発明は、このような製造装置及び製造方法によって製造された、低コストで且つ小型化及び高出力密度化された半導体装置を提供することを目的とする。
本発明は、基板の一面に半導体素子を接合すると共に他面に放熱板を接合し、前記基板及び前記半導体素子をインサートケースで包含する半導体装置の製造装置及び製造方法に関するものである。また、本発明は、このような製造装置及び製造方法によって製造された半導体装置に関するものである。
上記の目的を達成するために、本発明に係る半導体装置の製造装置は、少なくとも、前記インサートケースに設けられた端子部と前記半導体素子又は前記基板とに、はんだをそれぞれ配置し、且つ、前記端子部と前記半導体素子又は前記基板との間にリード線を配置した状態で、前記各はんだを加熱する熱源を有する。従って、前記製造装置では、前記熱源を用いて前記各はんだを加熱することにより、前記リード線の一端部と前記半導体素子又は前記基板とをはんだにより接合すると共に、前記リード線の他端部と前記端子部とをはんだにより接合する。
また、上記の目的を達成するために、本発明に係る半導体装置の製造方法は、少なくとも、前記インサートケースに設けられた端子部と前記半導体素子又は前記基板とに、はんだをそれぞれ配置する第1の工程と、前記端子部と前記半導体素子又は前記基板との間にリード線を配置する第2の工程と、熱源を用いて前記各はんだを加熱することにより、前記リード線の一端部と前記半導体素子又は前記基板とをはんだにより接合すると共に、前記リード線の他端部と前記端子部とをはんだにより接合する第3の工程とを有する。
このような製造装置及び製造方法によって製造された本発明に係る半導体装置では、インサートケースに端子部が設けられ、半導体素子又は基板と前記端子部とがリード線で接続され、少なくとも、前記リード線の一端部と前記半導体素子又は前記基板とがはんだにより接合されると共に、前記リード線の他端部と前記端子部とがはんだにより接合されることになる。
このように、本発明では、半導体素子又は基板と端子部との接続を、従来のワイヤボンディング又はリボンボンディングに代えて、リード線の一端部と前記半導体素子又は前記基板とのはんだ接合と、前記リード線の他端部と前記端子部とのはんだ接合とに変更している。
これにより、リフロー炉の内部において、基板と前記半導体素子との間にはんだを配置し、該基板と放熱板との間にはんだを配置し、前記半導体素子又は前記基板にはんだを配置し、前記端子部にはんだを配置し、且つ、前記半導体素子又は前記基板と前記端子部との間に前記リード線を配置した後に、これらのはんだを一挙に加熱すれば、前記各はんだが溶融され、基板と前記半導体素子、該基板と放熱板、前記リード線の一端部と前記半導体素子又は前記基板、及び、前記リード線の他端部と前記端子部を、それぞれ、はんだにより接合することができる。
このように、前記各はんだの加熱溶融を一括して行い、前記半導体装置の各部をはんだにより接合するので、従来、複数の工程で各部の接合を行っていたものをはんだ接合の工程に集約し、前記半導体装置の製造工程を短縮化することができる。しかも、同じ種類のはんだを使用すれば、前記はんだ接合の工程を低コストで且つ効率よく行うことができる。
この結果、前記半導体装置の製造に必要な装置の数が削減され、該半導体装置を大量生産するための設備をコンパクト化することができ、前記半導体装置を低コストで生産することが可能となる。
また、本発明では、各はんだを一括して加熱し、前記各はんだを溶融することにより、前記半導体装置の各部をはんだで接合するため、従来のボンディングによる接合と比較して、各部の接合に要する時間を大幅に短縮することができる。この結果、前記半導体装置の増産に容易に対応することができる。
さらに、本発明では、ボンディングを行わないため、ボンディング済の配線とボンディングツールとが干渉するという問題も発生しない。従って、前記半導体装置の小型化及び高出力密度化も容易に実現することができる。
さらにまた、前記リード線の一端部及び他端部をはんだ接合することにより接合部分の耐久性が向上するため、封止工程においてシリコーンゲル又はポッディング樹脂を注入しても、接合部分が分離することを回避することができる。
従って、本発明によれば、前記半導体装置の製造工程の削減と、前記半導体装置の増産への対応と、前記半導体装置の低コスト化、小型化及び高出力密度化とを一挙に実現することが可能となる。
そして、本発明において、前記半導体素子又は前記基板と前記端子部とにそれぞれ配置されるはんだを加熱する熱源は、前記半導体素子、前記基板、前記端子部、前記インサートケース及び前記リード線から離間し、且つ、前記各はんだを輻射熱で加熱する第1のヒータを有することが好ましい。これにより、直接加熱の場合と比較して、前記各はんだ以外の箇所(例えば、前記インサートケース)が不用意に加熱されることを抑制することが可能となる。
また、前記第1のヒータと、前記半導体素子、前記基板、前記端子部、前記インサートケース及び前記リード線との間に熱遮蔽板を配置し、前記各はんだにのみ前記輻射熱を伝えるマスクパターンが前記熱遮蔽板に形成されていることが好ましい。このようにすれば、前記第3の工程において、前記各はんだのみが前記輻射熱で加熱されるので、他の箇所への不用意な加熱に起因した温度上昇を回避することができる。この結果、前記各はんだに対する加熱を確実に且つ効率よく行うことができる。
さらに、前記第3の工程において、前記輻射熱を吸収可能な熱吸収部材を前記リード線の一端部及び他端部に配置した後に、前記第1のヒータからの前記輻射熱により、前記半導体素子又は前記基板及び前記端子部にそれぞれ配置されたはんだを加熱することも好ましい。すなわち、前記各熱吸収部材が前記輻射熱を吸収することにより、前記一端部及び前記他端部が温度上昇し、前記一端部に接触する前記半導体素子又は前記基板に配置されたはんだや、前記他端部に接触する前記端子部に配置されたはんだを、確実に且つ効率よく加熱することができる。このような熱吸収部材としては、例えば、熱放射率が略1.0の黒体がある。
そして、前記インサートケースの前記放熱板側の箇所には、金属部が配置されていることが好ましい。前記金属部を設けることにより、前記第1の工程又は前記第2の工程において、前記放熱板と前記金属部との間にはんだを配置し、前記第3の工程において、前記放熱板を第2のヒータで直接加熱すれば、前記放熱板を介して前記はんだを加熱することができ、前記放熱板と前記インサートケースとをはんだにより接合することが可能となる。
従って、前記熱源が前記第1のヒータ及び前記第2のヒータを有し、前記第1のヒータからの輻射熱により前記端子部及び前記半導体素子又は前記基板にそれぞれ配置されたはんだを加熱すると共に、前記第2のヒータで前記放熱板を直接加熱して、前記放熱板と前記金属部との間に配置されたはんだを加熱すれば、各はんだを適切に温度上昇させることができ、はんだによる接合が必要な前記半導体装置内の全ての箇所での各はんだに対する加熱を一挙に且つ効率よく行うことができる。この結果、前記半導体装置の製造工程のさらなる削減と、前記半導体装置のさらなるコスト低減とを実現することができる。
この場合、前記リフロー炉内において、前記第1のヒータによる加熱と前記第2のヒータによる加熱とを同時に行えば、前記半導体装置の製造に要する時間のさらなる短縮化を実現できるので、該半導体装置の増産に容易に対応することが可能となる。
なお、上記の製造装置及び製造方法により製造される前記半導体装置において、前記放熱板は、ヒートシンクに連結可能な放熱用ベース板であるか、又は、前記ヒートシンクであることが好ましい。前記基板がはんだを介して前記ヒートシンクに接合される構造では、前記半導体素子及び前記基板で発生した熱が前記ヒートシンクを介して効率よく放熱されるので、高出力密度化を容易に実現することができる。また、前記基板がはんだを介して前記放熱用ベース板に接合され、前記放熱用ベース板と前記ヒートシンクとが連結される構造では、低コスト化及び小型化を実現することができる。
また、前記基板は、絶縁基板の両面に金属導体層が形成された基板であって、前記半導体素子は、はんだにより一方の金属導体層に接合され、前記放熱板は、はんだにより他方の金属導体層に接合され、前記リード線の一端部と前記半導体素子又は前記一方の金属導体層とがはんだにより接合されることが好ましい。このようにすれば、前記リフロー炉内で、各はんだを同時に加熱し、はんだによる接合に要する時間を短縮化することができる。なお、このような基板としては、例えば、DCB(Direct Copper Bonding)基板がある。
さらに、前記インサートケースは、熱軟化温度が250℃以上の樹脂材料からなることが好ましい。これにより、前記リフロー炉内ではんだを加熱しても、該インサートケースが熱変形することを回避することができる。このような樹脂材料としては、例えば、PPS樹脂(Poly Phenylene Sulfide)がある。
本発明によれば、半導体装置の製造工程の削減と、前記半導体装置の増産への対応と、前記半導体装置の低コスト化、小型化及び高出力密度化とを一挙に実現することが可能となる。
本実施形態に係る半導体装置の斜視図である。 図1の半導体装置の内部を図示した斜視図である。 図1の半導体装置の分解斜視図である。 図1の半導体装置の一部構成の分解斜視図である。 図1の半導体装置の部分断面図である。 図1の半導体装置の変形例を示す部分断面図である。 本実施形態に係る製造方法のフローチャートである。 本実施形態に係る製造装置の構成図である。
本発明に係る半導体装置について、製造装置及び製造方法との関連で、好適な実施形態を、添付の図面を参照しながら、以下詳細に説明する。
図1〜図5に示すように、本実施形態に係る半導体装置としてのパワーモジュール10は、IGBT12a、12bと、FWD(Free Wheeling Diode)14a、14bと、IGBT12a等の温度を検出する白金温度センサ等の温度センサ15aとを内蔵している。
また、半導体素子としてのIGBT12a、12b、FWD14a、14b及び温度センサ15aは、導電率及び熱伝導率の良好な銅等を含む放熱用ベース板16と、PPS樹脂等の電気絶縁材料からなる枠体状のインサートケース18とによって画成された空間内に収容されている。インサートケース18は、放熱用ベース板16の上面に配置されている。
この場合、インサートケース18の両側部のフランジ部分には、上下方向に孔20a、20bが形成され、放熱用ベース板16には、孔20a、20bと略同軸の孔22a、22bがそれぞれ形成されている。
従って、2つの孔20a、22aにねじ部材24aを挿通させて、放熱用ベース板16下方のヒートシンク26に形成されたねじ孔28aに螺合させると共に、他方の2つの孔20b、22bにねじ部材24bを挿通させて、ヒートシンク26に形成されたねじ孔28bに螺合させれば、ヒートシンク26に対して放熱用ベース板16及びインサートケース18を固定することができる。
なお、放熱用ベース板16とヒートシンク26との間には、放熱用ベース板16とヒートシンク26との間で熱を良好に伝達するためのサーマルコンパウンド44が介挿されている。
インサートケース18は、鉛フリーはんだ等のはんだ材の加熱溶融温度よりも高い熱軟化温度(耐熱温度)を有する樹脂、例えば、250℃以上の耐熱温度を有するPPS樹脂からなる。この場合、インサートケース18の一方の壁部を1本のバスバー30が貫通し、他方の壁部を2本のバスバー32、34が貫通している。また、バスバー30が設けられる一方の壁部を、バスバー30よりも幅狭の5本のバスバー36、38が貫通している。さらに、バスバー32、34が設けられる他方の壁部を、バスバー32、34よりも幅狭で、且つ、5本のバスバー36、38と略同一形状の4本のバスバー40、42が貫通している。
これらのバスバー30〜42は、はんだとの濡れ性を確保するために、Niめっきが施されており、後述するように、IGBT12a、12b、FWD14a、14b及び温度センサ15aと電気的に接続され、外部からの電力又は信号の供給、あるいは、外部への信号の出力を行うための端子部として機能する。
また、これらのバスバー30〜42は、PPS樹脂をインサートケース18の形状に固化させることにより、該インサートケース18に固定保持される。具体的に、バスバー30は、直線状に延在した状態でインサートケース18に固定されている。また、バスバー32、34は、その先端部がIGBT12a、12b及びFWD14a、14bと対向するようにL字状に屈曲した状態でインサートケース18にそれぞれ固定されている。さらに、各バスバー36〜42は、L字状に屈曲した状態でインサートケース18にそれぞれ固定されている。
放熱用ベース板16の上面におけるインサートケース18内方の箇所には、2枚のDCB基板46a、46bが板状のはんだ48a、48bを介してそれぞれ接合されている。
DCB基板46a、46bは、SiN等のセラミックスからなる絶縁基板50a、50bの上面に銅板からなる金属導体層52a、52bが形成されると共に、絶縁基板50a、50bの底面に銅板からなる金属導体層54a、54bが形成された基板である。
この場合、金属導体層54a、54bは、絶縁基板50a、50bよりも僅かに小さな平面積(はんだ48a、48bと略同じ平面積)を有し、はんだ48a、48bにより放熱用ベース板16と接合されている。また、上面側の金属導体層52a、52bは、IGBT12a、12b、FWD14a、14b及び温度センサ15a(以下、半導体素子54ともいう。)に対応して複数設けられている。
すなわち、一方のDCB基板46aには、平面積の異なる2つの金属導体層52aが形成されている。バスバー36、38に対向する平面積の小さな金属導体層52aには、板状のはんだ56aを介して温度センサ15aが接合されている。また、平面積の大きな金属導体層52aには、板状のはんだ56aを介してIGBT12a及びFWD14aがそれぞれ接合されている。
他方のDCB基板46bにも、DCB基板46aと同様に、平面積の異なる2つの金属導体層52bが形成されている。この場合、平面積の小さな金属導体層52bは、バスバー40、42に対向するように形成されている。また、平面積の大きな金属導体層52bには、板状のはんだ56bを介してIGBT12b及びFWD14bがそれぞれ接合されている。
従って、本実施形態では、各半導体素子54及び放熱用ベース板16が接合されたDCB基板46a、46bと、各半導体素子54とが、インサートケース18に包含(囲繞)されるように、パワーモジュール10に内蔵されている。
図5に示すように、インサートケース18の底面(放熱用ベース板16側の箇所)には、銅又はNiめっきを含む金属バインダー層の金属部58が形成され、該金属部58は、はんだ60により放熱用ベース板16に接合されている。
インサートケース18は、図1〜図3に示すように、DCB基板46a、46b及び半導体素子54を包含する枠体状の部材であるため、金属部58及びはんだ60もインサートケース18に沿ってDCB基板46a、46b及び半導体素子54を囲繞するように設けられている。従って、インサートケース18の金属部58と放熱用ベース板16とは、はんだ60により隙間なく接合されている。
そして、各半導体素子54及び金属導体層52a、52bと各バスバー30〜42(以下、端子部62ともいう。)とは、アルミニウム又は銅からなり且つリン(P)を含まないNiめっき処理が施されたリード線64を介して電気的に接続されている。この場合、各リード線64の一端部は、はんだ66により半導体素子54又は金属導体層52a、52bと接合されると共に、他端部は、はんだ68により端子部62と接合されている。
なお、説明の容易化のために、図1では、リード線64の図示を省略し、図2では、半導体素子54又は金属導体層52a、52bと端子部62とを接続するリード線64の本数を実際のパワーモジュールでのリード線の本数よりも少なく図示している。また、各半導体素子54(IGBT12a、12b、FWD14a、14b、温度センサ15a)は、公知の半導体素子を用いればよいため、その詳細な説明を省略する。
また、リード線64は、実際には、Niめっき等が施された半導体素子54の電極(例えば、IGBT12a、12bのゲート電極)と端子部62とを接続し、はんだ56a、56bは、実際には、半導体素子54の電極(例えば、IGBT12a、12bのエミッタ電極)と金属導体層52a、52bとを接合している。但し、以下の説明では、特に断りがない限り、説明の便宜上、「リード線64は、半導体素子54と端子部62とを接続」し、「はんだ56a、56bは、半導体素子54と金属導体層52a、52bとを接合」する旨の説明を行う。
また、図5では、一例として、リード線64と半導体素子54及び端子部62とをはんだ66、68で接合する場合を図示しているが、リード線64と金属導体層52a、52b及び端子部62とをはんだ66、68で接合する場合でも、同様に接続されることは勿論である。
さらに、インサートケース18と放熱用ベース板16の上面とにより画成される空間は、シリコーンゲル又はポッディング樹脂等により封止されているが、図1、図2及び図5では、封止状態の図示を省略している。なお、前述のように、金属部58と放熱用ベース板16とは、はんだ60により隙間なく接合されているため、シリコーンゲル又はポッディング樹脂で封止を行っても、シリコーンゲル又はポッディング樹脂が外部に漏れ出ることを阻止することができる。
さらにまた、本実施形態において、パワーモジュール10に用いられる各はんだ48a、48b、56a、56b、60、66、68は、全て、同じ種類のはんだ(例えば、鉛フリーはんだ)からなる。
図6は、本実施形態の変形例に係るパワーモジュール10aを図示したものである。すなわち、パワーモジュール10aは、放熱用ベース板16が省略され、DCB基板46aの金属導体層54a、54bをはんだ48a、48bによりヒートシンク26に接合すると共に、インサートケース18の金属部58をはんだ60によりヒートシンク26に接合した点で、図5のパワーモジュール10とは異なる。
本実施形態に係るパワーモジュール10、10aは、以上のように構成されるものであり、次に、該パワーモジュール10、10aの製造方法及び製造装置70について、図7及び図8を参照しながら説明する。なお、この説明では、必要に応じて、図1〜図6も参照しながら説明する。
ここでは、主として、パワーモジュール10を製造する場合について説明する。
先ず、図7のステップS1(第1の工程、第2の工程)において、放熱用ベース板16上にパワーモジュール10を構成する各部材を順次配置する。
具体的に、放熱用ベース板16の上面における略中央部分に、放熱用ベース板16から上方に向かって、はんだ48a、48bと、DCB基板46a、46bと、はんだ56a、56bと、IGBT12a、12b、FWD14a、14b及び温度センサ15aとを、図4に示す順に積層する。
次に、放熱用ベース板16の上面における外周部に、枠状のはんだ60と、バスバー30〜42(端子部62)を予め固定したインサートケース18とを順に積層する。
次に、半導体素子54及び金属導体層52a、52bの所定位置(リード線64の一端部を接合する箇所)にはんだ66を配置すると共に、インサートケース18の端子部62の所定位置(リード線64の他端部を接合する箇所)にはんだ68を配置する。その後、各はんだ66上にリード線64の一端部を配置すると共に、各はんだ68上にリード線64の他端部を配置する。
なお、ステップS1において、放熱用ベース板16に対するはんだ48a、48b、DCB基板46a、46b、はんだ56a、56b及び半導体素子54の積層と、インサートケース18及びはんだ60の配置とは、上記の順番に行ってもよいし、順番を入れ替えて行ってもよい。
次のステップS2(第3の工程)において、ステップS1で各部材が配置された放熱用ベース板16を図8の製造装置70のリフロー炉72内に収容し、水素雰囲気下又は蟻酸雰囲気下で、各はんだ48a、48b、56a、56b、60、66、68を一括して加熱溶融させることにより、酸化膜の発生を抑制しつつ、放熱用ベース板16上の各部材を接合させる。
ここで、図8に示すように、本実施形態に係る製造装置70は、リフロー炉72を有する。
リフロー炉72の内部には、ホットプレート74及びヒータ76と、熱遮蔽板78とが配置されている。
リフロー炉72に収容された放熱用ベース板16は、ホットプレート74の上面に載置される。ヒータ76及び熱遮蔽板78は、インサートケース18、DCB基板46a、46b、半導体素子54、端子部62及びリード線64から離間して、ホットプレート74の上方に配置されている。また、ヒータ76とホットプレート74との間に配置された熱遮蔽板78には、リード線64の一端部及び他端部(に配置された熱吸収部材82)と対向するように、上下方向に貫通する複数の孔80が形成されている。これらの孔80によって、熱遮蔽板78には、リード線64の一端部及び他端部にのみ、ヒータ76からの輻射熱86を伝えるマスクパターンが形成されることになる。
さらに、リード線64の一端部及び他端部には、熱吸収部材82が配置されている。熱吸収部材82は、リフロー炉72に放熱用ベース板16を収容する前に予め配置され、熱放射率が略1.0の部材、例えば、黒体からなる。
そして、ステップS2では、図8のように、各部材が配置された放熱用ベース板16をホットプレート74の上面に配置した状態で、該ホットプレート74による放熱用ベース板16の直接加熱と、ヒータ76による上方からの熱放射とを同時に行う。
これにより、ホットプレート74から放熱用ベース板16に伝達される熱(以下、伝達熱84ともいう。)によって、放熱用ベース板16の温度が上昇し、はんだ48a、48b、56a、56b、60が加熱される。はんだ48a、48b、56a、56b、60の温度が溶解温度に到達すれば、該はんだ48a、48b、56a、56b、60は加熱溶融される。
一方、ヒータ76からの輻射熱86は、その大部分が熱遮蔽板78で遮蔽されるが、その一部は、孔80を通過して熱吸収部材82に到達する。熱吸収部材82は、輻射熱86を吸収し、吸収した熱をリード線64の一端部及び他端部に伝達する。これにより、リード線64の一端部及び他端部の温度が上昇し、前記一端部直下のはんだ66や、前記他端部直下のはんだ68が加熱される。はんだ66、68の温度が溶解温度に到達すれば、該はんだ66、68は加熱溶融される。なお、図8では、伝達熱84及び輻射熱86の伝達方向を矢印で模式的に図示している。
前述のように、各はんだ48a、48b、56a、56b、66、68は、同じ種類のはんだであるため、略同じ時点で各はんだ48a、48b、56a、56b、66、68が加熱溶融されるように、ホットプレート74及びヒータ76の駆動を制御すれば、各はんだ48a、48b、56a、56b、66、68を一括して加熱溶融させることができる。
そして、所定時間経過後に、ホットプレート74及びヒータ76の駆動を停止し、放熱用ベース板16等を冷却すれば、各はんだ48a、48b、56a、56b、66、68による接合を一挙に行うことができる。すなわち、インサートケース18と放熱用ベース板16とがはんだ60により接合され、DCB基板46a、46bの金属導体層54a、54bと放熱用ベース板16とがはんだ48a、48bによりそれぞれ接合され、金属導体層52a、52bと各半導体素子54とがはんだ56a、56bによりそれぞれ接合される。また、リード線64の一端部と半導体素子54とがはんだ66により接合されると共に、リード線64の他端部と端子部62とがはんだ68により接合される。
その後、はんだ接合後の放熱用ベース板16をリフロー炉72から取り出し、熱吸収部材82を取り除けば、図2に示す状態となる。なお、図2では、説明の容易化のために、インサートケース18を一点鎖線で図示している。
次のステップS3において、外観検査を実行して、はんだ接合の良否等を調べる。
次のステップS4において、放熱用ベース板16の上面とインサートケース18とにより画成される空間にシリコーンゲル又はポッティング樹脂を注入した後に、図示しない硬化炉に放熱用ベース板16を収容して加熱することにより、注入したシリコーンゲル又はポッティング樹脂を熱硬化させる。その後、冷却した放熱用ベース板16を前記硬化炉から取り出す。
次のステップS5において、放熱用ベース板16の底面にサーマルコンパウンド44を塗布した後に、孔20a、22aにねじ部材24aを挿通させてねじ孔28aに螺合させると共に、孔20b、22bにねじ部材24bを挿通させてねじ孔28bに螺合させることにより、ヒートシンク26に放熱用ベース板16及びインサートケース18を固定する。この結果、本実施形態に係るパワーモジュール10が完成する。
一方、変形例に係るパワーモジュール10aを製造する場合には、ステップS1において、放熱用ベース板16から代替したヒートシンク26の上面にステップS1で説明した各部材を配置すればよい。従って、ステップS2では、ホットプレート74の上面にヒートシンク26が配置されることになる。また、ステップS4では、ヒートシンク26の上面とインサートケース18とで画成される空間にシリコーンゲル又はポッティング樹脂が注入されることになる。なお、ステップS1においてヒートシンク26に各部材が配置されるので、パワーモジュール10aを製造する場合には、ステップS5の処理が省略されることは勿論である。
また、パワーモジュール10、10aを製造する際、リード線64に対するはんだ接合が困難な箇所が存在する場合(例えば、半導体素子54の電極が信号取出用のパッド電極である場合や、バンプ接合により接合を行う場合)には、ステップS3後のステップS6において、当該箇所に対してワイヤボンディング又はバンプ接合を行ってもよい。この場合、ワイヤボンディング又はバンプ接合の良否を判断するために、ステップS7において外観検査を行うことが好ましい。ステップS7の外観検査後に、ステップS4の処理が行われる。
以上説明したように、本実施形態によれば、半導体素子54又はDCB基板46a、46bと端子部62との接続を、従来のワイヤボンディング又はリボンボンディングに代えて、リード線64の一端部と半導体素子54又はDCB基板46a、46bとのはんだ接合と、リード線64の他端部と端子部62とのはんだ接合とに変更している。
これにより、リフロー炉72の内部において、DCB基板46a、46bと半導体素子54との間にはんだ56a、56bを配置し、DCB基板46a、46bと放熱用ベース板16又はヒートシンク26との間にはんだ48a、48bを配置し、半導体素子54又はDCB基板46a、46bにはんだ66を配置し、端子部62にはんだ68を配置し、且つ、半導体素子54又はDCB基板46a、46bと端子部62との間にリード線64を配置した後に、これらのはんだ46a、46b、48a、48b、56a、56b、66、68を一挙に加熱すれば、各はんだ46a、46b、48a、48b、56a、56b、66、68が溶融され、DCB基板46a、46bと半導体素子54、DCB基板46a、46bと放熱用ベース板16又はヒートシンク26、リード線64の一端部と半導体素子54又はDCB基板46a、46b、及び、リード線64の他端部と端子部62を、それぞれ、はんだ46a、46b、48a、48b、56a、56b、66、68により接合することができる。
このように、各はんだ46a、46b、48a、48b、56a、56b、66、68の加熱溶融を一括して行い、パワーモジュール10、10aの各部をはんだ46a、46b、48a、48b、56a、56b、66、68により接合するので、従来、複数の工程で各部の接合を行っていたものをはんだ接合の工程に集約し、パワーモジュール10、10aの製造工程を短縮化することができる。しかも、同じ種類のはんだを使用すれば、はんだ接合の工程を低コストで且つ効率よく行うことができる。
この結果、パワーモジュール10、10aの製造に必要な装置の数が削減され、該パワーモジュール10、10aを大量生産するための設備をコンパクト化することができ、パワーモジュール10、10aを低コストで生産することが可能となる。
また、本実施形態では、各はんだ46a、46b、48a、48b、56a、56b、66、68を一括して加熱し、各はんだ46a、46b、48a、48b、56a、56b、66、68を溶融することにより、パワーモジュール10、10aの各部をはんだ46a、46b、48a、48b、56a、56b、66、68で接合するため、従来のボンディングによる接合と比較して、各部の接合に要する時間を大幅に短縮することができる。この結果、パワーモジュール10、10aの増産に容易に対応することができる。
さらに、本実施形態では、特別な事情がない限り、ボンディングが行われないため、ボンディング済の配線とボンディングツールとが干渉するという問題も発生しない。従って、パワーモジュール10、10aの小型化及び高出力密度化も容易に実現することができる。
さらにまた、リード線64の一端部及び他端部をはんだ接合することにより接合部分の耐久性が向上するため、ステップS4においてシリコーンゲル又はポッディング樹脂を注入しても、接合部分が分離することを回避することができる。
従って、本実施形態によれば、パワーモジュール10、10aの製造工程の削減と、パワーモジュール10、10aの増産への対応と、パワーモジュール10、10aの低コスト化、小型化及び高出力密度化とを一挙に実現することが可能となる。
また、ヒータ76による輻射熱86で各はんだ66、68が加熱されるので、直接加熱の場合と比較して、各はんだ66、68以外の箇所(例えば、インサートケース18)が不用意に加熱されることを抑制することが可能となる。
さらに、熱遮蔽板78には、リード線64の一端部(の直下のはんだ66)及び他端部(の直下のはんだ68)にのみ輻射熱86を伝えるマスクパターン(孔80)が形成されているので、ステップS2では、各はんだ66、68のみが輻射熱86で加熱される。これにより、各はんだ66、68以外の他の箇所への不用意な加熱に起因した温度上昇を回避することができ、各はんだ66、68に対する加熱を確実に且つ効率よく行うことができる。
さらに、ステップS2では、熱吸収部材82をリード線64の一端部及び他端部に配置した後に、ヒータ76からの輻射熱86により、各はんだ66、68が加熱される。すなわち、各熱吸収部材82が輻射熱86を吸収することにより、リード線64の一端部及び他端部が温度上昇し、一端部に接触する半導体素子54又はDCB基板46a、46bに配置されたはんだ66や、他端部に接触する端子部62に配置されたはんだ68を、確実に且つ効率よく加熱することができる。
また、インサートケース18の底面に金属部58を設けることにより、ステップS1で、放熱用ベース板16又はヒートシンク26と金属部58との間にはんだ60を配置し、ステップS2において、放熱用ベース板16又はヒートシンク26をホットプレート74で直接加熱すれば、放熱用ベース板16又はヒートシンク26を介してはんだ60を加熱することができ、放熱用ベース板16又はヒートシンク26とインサートケース18とをはんだ60により接合することが可能となる。
従って、ヒータ76からの輻射熱86によりはんだ66、68を加熱すると共に、ホットプレート74で放熱用ベース板16又はヒートシンク26を直接加熱して、各はんだ48a、48b、56a、56b、60を加熱すれば、各はんだ48a、48b、56a、56b、60、66、68を適切に温度上昇させることができ、はんだ48a、48b、56a、56b、60、66、68による接合が必要なパワーモジュール10、10a内の全ての箇所での各はんだ48a、48b、56a、56b、60、66、68に対する加熱を一挙に且つ効率よく行うことができる。この結果、パワーモジュール10、10aの製造工程のさらなる削減と、パワーモジュール10、10aのさらなるコスト低減とを実現することができる。
なお、本実施形態では、はんだ60をシリコーン系樹脂等からなる接着剤に代用することも可能である。
また、リフロー炉72内において、上述の2種類の加熱を同時に行えば、パワーモジュール10、10aの製造に要する時間のさらなる短縮化を実現できるので、該パワーモジュール10、10aの増産に容易に対応することが可能となる。
なお、はんだ接合の対象となる放熱板が放熱用ベース板16である場合には、低コスト化及び小型化のパワーモジュール10を容易に実現することができる。また、はんだ接合の対象となる放熱板がヒートシンク26である場合には、半導体素子54及びDCB基板46a、46bで発生した熱がヒートシンク26を介して効率よく放熱されるので、パワーモジュール10aの高出力密度化を容易に実現することができる。
また、このようにして製造されるパワーモジュール10、10aでは、DCB基板46a、46bの一方の金属導体層52a、52bにはんだ56a、56bにより半導体素子54が接合され、他方の金属導体層54a、54bにはんだ48a、48bにより放熱用ベース板16又はヒートシンク26が接合される。DCB基板46a、46bを用いることで、リフロー炉72内で、各はんだ48a、48b、56a、56bを同時に加熱し、はんだ接合に要する時間を短縮化することができる。
さらに、インサートケース18が250℃以上の熱軟化温度を有するPPS樹脂等の樹脂材料からなるため、リフロー炉72内ではんだ48a、48b、56a、56b、60、66、68を加熱しても、該インサートケース18が熱変形することを回避することができる。
なお、本実施形態では、一例として、ヒートシンク26が空冷の構造である場合について説明したが、ヒートシンク26は、構造上、水冷又は空冷のいずれの構造も実現可能である。
本発明は、上記した実施形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることは勿論である。
10、10a…パワーモジュール 12a、12b…IGBT
14a、14b…FWD 15a…温度センサ
16…放熱用ベース板 18…インサートケース
26…ヒートシンク 30〜42…バスバー
46a、46b…DCB基板
48a、48b、56a、56b、60、66、68…はんだ
50a、50b…絶縁基板
52a、52b、54a、54b…金属導体層
54…半導体素子 58…金属部
62…端子部 64…リード線
70…製造装置 72…リフロー炉
74…ホットプレート 76…ヒータ
78…熱遮蔽板 80…孔
82…熱吸収部材 84…伝達熱
86…輻射熱

Claims (16)

  1. 基板の一面に半導体素子を接合すると共に他面に放熱板を接合し、前記基板及び前記半導体素子をインサートケースで包含する半導体装置であって、
    前記インサートケースには端子部が設けられ、
    前記半導体素子又は前記基板と前記端子部とがリード線で接続され、
    少なくとも、前記リード線の一端部と前記半導体素子又は前記基板とがはんだにより接合されると共に、前記リード線の他端部と前記端子部とがはんだにより接合される
    ことを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、
    前記インサートケースの前記放熱板側の箇所に金属部が配置され、
    前記放熱板と前記金属部とがはんだにより接合される
    ことを特徴とする半導体装置。
  3. 請求項1又は2記載の半導体装置において、
    前記放熱板は、ヒートシンクに連結可能な放熱用ベース板であるか、又は、前記ヒートシンクである
    ことを特徴とする半導体装置。
  4. 請求項1〜3のいずれか1項に記載の半導体装置において、
    前記基板は、絶縁基板の両面に金属導体層が形成された基板であり、
    前記半導体素子がはんだにより一方の金属導体層に接合されると共に、前記放熱板がはんだにより他方の金属導体層に接合され、
    前記リード線の一端部と前記半導体素子又は前記一方の金属導体層とがはんだにより接合される
    ことを特徴とする半導体装置。
  5. 請求項1〜4のいずれか1項に記載の半導体装置において、
    前記インサートケースは、熱軟化温度が250℃以上の樹脂材料からなる
    ことを特徴とする半導体装置。
  6. 基板の一面に半導体素子を接合すると共に他面に放熱板を接合し、前記基板及び前記半導体素子をインサートケースで包含する半導体装置の製造装置であって、
    少なくとも、前記インサートケースに設けられた端子部と前記半導体素子又は前記基板とに、はんだをそれぞれ配置し、且つ、前記端子部と前記半導体素子又は前記基板との間にリード線を配置した状態で、前記各はんだを加熱する熱源を有し、
    前記熱源を用いて前記各はんだを加熱することにより、前記リード線の一端部と前記半導体素子又は前記基板とをはんだにより接合すると共に、前記リード線の他端部と前記端子部とをはんだにより接合する
    ことを特徴とする半導体装置の製造装置。
  7. 請求項6記載の半導体装置の製造装置において、
    前記熱源は、前記半導体素子、前記基板、前記端子部、前記インサートケース及び前記リード線から離間し、前記各はんだを輻射熱で加熱する第1のヒータである
    ことを特徴とする半導体装置の製造装置。
  8. 請求項7記載の半導体装置の製造装置において、
    前記第1のヒータと、前記半導体素子、前記基板、前記端子部、前記インサートケース及び前記リード線との間に配置され、前記各はんだにのみ前記輻射熱を伝えるマスクパターンが形成された熱遮蔽板をさらに有する
    ことを特徴とする半導体装置の製造装置。
  9. 請求項7又は8記載の半導体装置の製造装置において、
    前記各はんだを加熱する際に前記リード線の一端部及び他端部に配置され、前記輻射熱を吸収可能な熱吸収部材をさらに有する
    ことを特徴とする半導体装置の製造装置。
  10. 請求項7〜9のいずれか1項に記載の半導体装置の製造装置において、
    前記インサートケースの前記放熱板側の箇所には、金属部が配置され、
    前記熱源は、前記第1のヒータと、前記放熱板と前記金属部との間にはんだを配置した状態で、前記放熱板を直接加熱することにより該はんだを加熱する第2のヒータとである
    ことを特徴とする半導体装置の製造装置。
  11. 請求項10記載の半導体装置の製造装置において、
    リフロー炉内において、前記第1のヒータによる加熱と前記第2のヒータによる加熱とを同時に行う
    ことを特徴とする半導体装置の製造装置。
  12. 基板の一面に半導体素子を接合すると共に他面に放熱板を接合し、前記基板及び前記半導体素子をインサートケースで包含する半導体装置の製造方法であって、
    少なくとも、前記インサートケースに設けられた端子部と前記半導体素子又は前記基板とに、はんだをそれぞれ配置する第1の工程と、
    前記端子部と前記半導体素子又は前記基板との間にリード線を配置する第2の工程と、
    熱源を用いて前記各はんだを加熱することにより、前記リード線の一端部と前記半導体素子又は前記基板とをはんだにより接合すると共に、前記リード線の他端部と前記端子部とをはんだにより接合する第3の工程と、
    を有する
    ことを特徴とする半導体装置の製造方法。
  13. 請求項12記載の半導体装置の製造方法において、
    前記インサートケースの前記放熱板側の箇所には、金属部が配置され、
    前記第1の工程又は前記第2の工程では、前記放熱板と前記金属部との間にはんだをさらに配置し、
    前記第3の工程では、前記半導体素子、前記基板、前記端子部、前記インサートケース及び前記リード線から離間した第1のヒータからの輻射熱により、前記端子部及び前記半導体素子又は前記基板にそれぞれ配置されたはんだを加熱すると共に、第2のヒータで前記放熱板を直接加熱することにより、前記放熱板と前記金属部との間に配置されたはんだを加熱する
    ことを特徴とする半導体装置の製造方法。
  14. 請求項13記載の半導体装置の製造方法において、
    前記第3の工程では、前記端子部及び前記半導体素子又は前記基板にそれぞれ配置されたはんだにのみ前記輻射熱を伝えるマスクパターンが形成された熱遮蔽板を、前記第1のヒータと前記半導体素子、前記基板、前記端子部、前記インサートケース及び前記リード線との間に配置した後に、前記第1のヒータにより前記各はんだを加熱する
    ことを特徴とする半導体装置の製造方法。
  15. 請求項13又は14記載の半導体装置の製造方法において、
    前記第3の工程では、前記輻射熱を吸収可能な熱吸収部材を前記リード線の一端部及び他端部に配置した後に、前記第1のヒータからの前記輻射熱により、前記端子部及び前記半導体素子又は前記基板にそれぞれ配置されたはんだを加熱する
    ことを特徴とする半導体装置の製造方法。
  16. 請求項13〜15のいずれか1項に記載の半導体装置の製造方法において、
    前記第3の工程では、リフロー炉内において、前記第1のヒータによる加熱と前記第2のヒータによる加熱とを同時に行う
    ことを特徴とする半導体装置の製造方法。
JP2012145322A 2012-06-28 2012-06-28 半導体装置、並びに、半導体装置の製造装置及び製造方法 Pending JP2014011236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012145322A JP2014011236A (ja) 2012-06-28 2012-06-28 半導体装置、並びに、半導体装置の製造装置及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012145322A JP2014011236A (ja) 2012-06-28 2012-06-28 半導体装置、並びに、半導体装置の製造装置及び製造方法

Publications (1)

Publication Number Publication Date
JP2014011236A true JP2014011236A (ja) 2014-01-20

Family

ID=50107678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012145322A Pending JP2014011236A (ja) 2012-06-28 2012-06-28 半導体装置、並びに、半導体装置の製造装置及び製造方法

Country Status (1)

Country Link
JP (1) JP2014011236A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017515317A (ja) * 2014-04-04 2017-06-08 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部
JP2017152525A (ja) * 2016-02-24 2017-08-31 京セラ株式会社 半導体装置
JP2017152472A (ja) * 2016-02-23 2017-08-31 三菱電機株式会社 半導体装置
US10008394B2 (en) 2014-04-04 2018-06-26 Siemens Aktiengesellschaft Method for mounting an electrical component, wherein a hood is used, and hood suitable for use in said method
JPWO2021193823A1 (ja) * 2020-03-26 2021-09-30
US11587797B2 (en) 2018-11-20 2023-02-21 Mitsubishi Electric Corporation Semiconductor device, method for manufacturing the same, and power converter

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017515317A (ja) * 2014-04-04 2017-06-08 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部
US10008394B2 (en) 2014-04-04 2018-06-26 Siemens Aktiengesellschaft Method for mounting an electrical component, wherein a hood is used, and hood suitable for use in said method
US11424170B2 (en) 2014-04-04 2022-08-23 Siemens Aktiengesellschaft Method for mounting an electrical component in which a hood is used, and a hood that is suitable for use in this method
JP2017152472A (ja) * 2016-02-23 2017-08-31 三菱電機株式会社 半導体装置
JP2017152525A (ja) * 2016-02-24 2017-08-31 京セラ株式会社 半導体装置
US11587797B2 (en) 2018-11-20 2023-02-21 Mitsubishi Electric Corporation Semiconductor device, method for manufacturing the same, and power converter
JPWO2021193823A1 (ja) * 2020-03-26 2021-09-30
WO2021193823A1 (ja) * 2020-03-26 2021-09-30 三菱電機株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US11075190B2 (en) Semiconductor device and semiconductor device fabrication method
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
JP3923258B2 (ja) 電力制御系電子回路装置及びその製造方法
JP2014011236A (ja) 半導体装置、並びに、半導体装置の製造装置及び製造方法
JP5017332B2 (ja) インバータ
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP5525024B2 (ja) 半導体装置及び半導体装置の製造方法
JP4526125B2 (ja) 大電力用半導体装置
CN111276447A (zh) 双侧冷却功率模块及其制造方法
US11164846B2 (en) Semiconductor device manufacturing method and soldering support jig
JP5119139B2 (ja) 半導体装置及び半導体装置の製造方法
WO2019038876A1 (ja) 半導体装置
JP4888085B2 (ja) 半導体装置の製造方法
JP2007043204A (ja) パワーモジュールおよびインバータ
JP2015119121A (ja) パワー半導体装置
JP2015023226A (ja) ワイドギャップ半導体装置
US11177224B2 (en) Method of manufacturing semiconductor device
US9324627B2 (en) Electronic assembly for mounting on electronic board
JP2022012428A (ja) 回路構成体
JP2016096190A (ja) 電子装置
JP4258391B2 (ja) 半導体装置
JP5663298B2 (ja) 蓄電池モジュールの製造方法
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
CN112701942A (zh) 电力转换装置的制造方法