JP2014072304A - 半導体モジュールの製造方法、半導体モジュール - Google Patents
半導体モジュールの製造方法、半導体モジュール Download PDFInfo
- Publication number
- JP2014072304A JP2014072304A JP2012216091A JP2012216091A JP2014072304A JP 2014072304 A JP2014072304 A JP 2014072304A JP 2012216091 A JP2012216091 A JP 2012216091A JP 2012216091 A JP2012216091 A JP 2012216091A JP 2014072304 A JP2014072304 A JP 2014072304A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- insulating resin
- semiconductor module
- mold
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】モールド材料は、各ゲート40からダイパッド15の上を通過してダイパッド13の側に平行に、かつ絶縁性樹脂層突起部21の長手方向に沿って流れる。これにより、特にダイパッド13の存在する側においては、モールド材料は、図2中の上側から下側に向かって均一に流れる。このため、絶縁性樹脂層突起部21がモールド材料からの圧力を受けにくくなる。これにより、絶縁性樹脂層突起部21の変形が抑制され、元の状態が維持されたままでモールド樹脂層11を形成することができる。
【選択図】図2
Description
本発明の半導体モジュールの製造方法は、半導体チップをそれぞれの上面に搭載する複数の金属板が一列に配列され、前記金属板の下面が絶縁性樹脂層を介して放熱板の上面と相対するように前記放熱板と接合された構成が、モールド樹脂層中に封止された構成を具備する半導体モジュールの製造方法であって、前記複数の金属板の各々の上面に前記半導体チップが接合された第1の構造体を形成するチップ搭載工程と、硬化していない絶縁性樹脂層が前記放熱板の上面に形成された第2の構造体を形成する下部構造製造工程と、前記金属板と前記絶縁性樹脂層とを圧着し、隣接する2つの前記金属板の間の空隙において前記絶縁性樹脂層が部分的に上側に突出した絶縁性樹脂層突起部が形成されるように、前記第1の構造体と前記第2の構造体とを接合する接合工程と、前記第1の構造体と前記第2の構造体とが接合された構造を金型中に固定して液状のモールド材料をゲートから注入した後に硬化させて前記モールド樹脂層を形成するトランスファーモールドを行うモールド工程と、を具備し、前記接合工程において、前記絶縁性樹脂層突起部の長手方向が、前記モールド工程において前記金型中で前記ゲートから注入された前記モールド材料が流れる方向となるように、前記絶縁性樹脂層突起部を形成することを特徴とする。
本発明の半導体モジュールの製造方法は、前記モールド工程において、複数の前記ゲートを前記絶縁性樹脂層突起部の長手方向と垂直な方向に配列して設けたことを特徴とする。
本発明の半導体モジュールの製造方法は、前記モールド工程において、複数の前記ゲートを、複数の前記金属板に対応して同じ数だけ設けたことを特徴とする。
本発明の半導体モジュールの製造方法は、前記半導体モジュールの製造方法において、他の半導体チップがセラミックス基板に搭載された形態を具備する回路基板が、前記複数の金属板が配列した方向と垂直な方向において前記複数の金属板の配列から離間した箇所において設けられ、前記回路基板が前記モールド樹脂層中に封止された構成を具備する半導体モジュールが製造され、前記モールド工程において、複数の前記ゲートを、前記回路基板が設けられた側に設けたことを特徴とする。
本発明の半導体モジュールの製造方法は、前記絶縁性樹脂層を多層構造とすることを特徴とする。
本発明の半導体モジュールの製造方法は、隣接する2つの前記金属板において前記空隙を形成する前記金属板の側面を粗面化することを特徴とする。
本発明の半導体モジュールの製造方法は、前記半導体モジュールの製造方法によって製造されたことを特徴とする。
12 パワー半導体チップ(半導体チップ)
13、15 ダイパッド(金属板)
14 制御用ICチップ(他の半導体チップ)
16 リード
17 ボンディングワイヤ
18 放熱板
19 セラミックス基板
20 絶縁性樹脂層
21 絶縁性樹脂層突起部
40 ゲート
Claims (7)
- 半導体チップをそれぞれの上面に搭載する複数の金属板が一列に配列され、前記金属板の下面が絶縁性樹脂層を介して放熱板の上面と相対するように前記放熱板と接合された構成が、モールド樹脂層中に封止された構成を具備する半導体モジュールの製造方法であって、
前記複数の金属板の各々の上面に前記半導体チップが接合された第1の構造体を形成するチップ搭載工程と、
硬化していない絶縁性樹脂層が前記放熱板の上面に形成された第2の構造体を形成する下部構造製造工程と、
前記金属板と前記絶縁性樹脂層とを圧着し、隣接する2つの前記金属板の間の空隙において前記絶縁性樹脂層が部分的に上側に突出した絶縁性樹脂層突起部が形成されるように、前記第1の構造体と前記第2の構造体とを接合する接合工程と、
前記第1の構造体と前記第2の構造体とが接合された構造を金型中に固定して液状のモールド材料をゲートから注入した後に硬化させて前記モールド樹脂層を形成するトランスファーモールドを行うモールド工程と、
を具備し、
前記接合工程において、前記絶縁性樹脂層突起部の長手方向が、前記モールド工程において前記金型中で前記ゲートから注入された前記モールド材料が流れる方向となるように、前記絶縁性樹脂層突起部を形成することを特徴とする半導体モジュールの製造方法。 - 前記モールド工程において、
複数の前記ゲートを前記絶縁性樹脂層突起部の長手方向と垂直な方向に配列して設けたことを特徴とする請求項1に記載の半導体モジュールの製造方法。 - 前記モールド工程において、
複数の前記ゲートを、複数の前記金属板に対応して同じ数だけ設けたことを特徴とする請求項2に記載の半導体モジュールの製造方法。 - 請求項2又は3に記載の半導体モジュールの製造方法において、
他の半導体チップがセラミックス基板に搭載された形態を具備する回路基板が、前記複数の金属板が配列した方向と垂直な方向において前記複数の金属板の配列から離間した箇所において設けられ、前記回路基板が前記モールド樹脂層中に封止された構成を具備する半導体モジュールが製造され、
前記モールド工程において、複数の前記ゲートを、前記回路基板が設けられた側に設けたことを特徴とする半導体モジュールの製造方法。 - 前記絶縁性樹脂層を多層構造とすることを特徴とする請求項1から請求項4までのいずれか1項に記載の半導体モジュールの製造方法。
- 隣接する2つの前記金属板において前記空隙を形成する前記金属板の側面を粗面化することを特徴とする請求項1から請求項5までのいずれか1項に記載の半導体モジュールの製造方法。
- 請求項1から請求項6までのいずれか1項に記載の半導体モジュールの製造方法によって製造されたことを特徴とする半導体モジュール。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012216091A JP5983249B2 (ja) | 2012-09-28 | 2012-09-28 | 半導体モジュールの製造方法 |
CN2013200221170U CN203038909U (zh) | 2012-09-28 | 2013-01-16 | 半导体模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012216091A JP5983249B2 (ja) | 2012-09-28 | 2012-09-28 | 半導体モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014072304A true JP2014072304A (ja) | 2014-04-21 |
JP5983249B2 JP5983249B2 (ja) | 2016-08-31 |
Family
ID=48691003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012216091A Expired - Fee Related JP5983249B2 (ja) | 2012-09-28 | 2012-09-28 | 半導体モジュールの製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5983249B2 (ja) |
CN (1) | CN203038909U (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017038019A (ja) * | 2015-08-13 | 2017-02-16 | 富士電機株式会社 | 半導体装置 |
WO2021039816A1 (ja) | 2019-08-29 | 2021-03-04 | 京セラ株式会社 | 電気回路基板及びパワーモジュール |
CN115799238A (zh) * | 2022-11-17 | 2023-03-14 | 海信家电集团股份有限公司 | 功率模块和电子设备 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104867839B (zh) * | 2014-02-21 | 2018-06-01 | 三垦电气株式会社 | 半导体装置的制造方法和半导体装置 |
CN105097753B (zh) * | 2014-05-05 | 2019-01-15 | 上海酷蓝电子科技有限公司 | 一种分段式线性恒流控制器及其封装方法 |
CN107045990A (zh) * | 2017-03-13 | 2017-08-15 | 广东美的制冷设备有限公司 | 电路模块及其制造方法 |
CN107045991A (zh) * | 2017-03-13 | 2017-08-15 | 广东美的制冷设备有限公司 | 电路模块及其制造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086764A (ja) * | 2001-09-12 | 2003-03-20 | Toshiba Corp | 半導体装置 |
JP2003289085A (ja) * | 2002-03-28 | 2003-10-10 | Mitsubishi Electric Corp | 樹脂モールド型デバイス及びその製造装置 |
JP2005109100A (ja) * | 2003-09-30 | 2005-04-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2008028286A (ja) * | 2006-07-25 | 2008-02-07 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
JP2008311558A (ja) * | 2007-06-18 | 2008-12-25 | Toshiba Corp | 半導体装置の製造方法 |
JP2011009410A (ja) * | 2009-06-25 | 2011-01-13 | Mitsubishi Electric Corp | 半導体モジュール |
JP2012059885A (ja) * | 2010-09-08 | 2012-03-22 | Denso Corp | 半導体装置の製造方法および半導体装置 |
-
2012
- 2012-09-28 JP JP2012216091A patent/JP5983249B2/ja not_active Expired - Fee Related
-
2013
- 2013-01-16 CN CN2013200221170U patent/CN203038909U/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086764A (ja) * | 2001-09-12 | 2003-03-20 | Toshiba Corp | 半導体装置 |
JP2003289085A (ja) * | 2002-03-28 | 2003-10-10 | Mitsubishi Electric Corp | 樹脂モールド型デバイス及びその製造装置 |
JP2005109100A (ja) * | 2003-09-30 | 2005-04-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2008028286A (ja) * | 2006-07-25 | 2008-02-07 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
JP2008311558A (ja) * | 2007-06-18 | 2008-12-25 | Toshiba Corp | 半導体装置の製造方法 |
JP2011009410A (ja) * | 2009-06-25 | 2011-01-13 | Mitsubishi Electric Corp | 半導体モジュール |
JP2012059885A (ja) * | 2010-09-08 | 2012-03-22 | Denso Corp | 半導体装置の製造方法および半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017038019A (ja) * | 2015-08-13 | 2017-02-16 | 富士電機株式会社 | 半導体装置 |
WO2021039816A1 (ja) | 2019-08-29 | 2021-03-04 | 京セラ株式会社 | 電気回路基板及びパワーモジュール |
CN115799238A (zh) * | 2022-11-17 | 2023-03-14 | 海信家电集团股份有限公司 | 功率模块和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP5983249B2 (ja) | 2016-08-31 |
CN203038909U (zh) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5983249B2 (ja) | 半導体モジュールの製造方法 | |
JP2020065086A (ja) | 半導体装置 | |
JP5847165B2 (ja) | 半導体装置 | |
KR101915873B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
US8987877B2 (en) | Semiconductor device | |
US10204882B2 (en) | Stacked package module having an exposed heat sink surface from the packaging | |
JP6309112B2 (ja) | パワーモジュール | |
JP4254527B2 (ja) | 半導体装置 | |
JP6266168B2 (ja) | 半導体装置 | |
CN106847781B (zh) | 功率模块封装及其制造方法 | |
JP4545022B2 (ja) | 回路装置およびその製造方法 | |
JP2003100987A (ja) | 半導体装置 | |
JP2014072305A (ja) | 半導体モジュールの製造方法、接合装置、半導体モジュール | |
CN111095537B (zh) | 半导体装置及具备该半导体装置的功率转换装置 | |
JP2015046476A (ja) | 電力用半導体装置およびその製造方法 | |
US20200185310A1 (en) | Dual side cooling power module and manufacturing method of the same | |
JP2005167075A (ja) | 半導体装置 | |
JP6360035B2 (ja) | 半導体装置 | |
JP4906650B2 (ja) | パワー半導体モジュール及びその製法 | |
JP2014090103A (ja) | モールドパッケージおよびその製造方法 | |
WO2020189508A1 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP6347323B2 (ja) | 半導体装置 | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
JP3192859U (ja) | 二層リードフレーム構造 | |
JP2014060344A (ja) | 半導体モジュールの製造方法、半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5983249 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |