JP2014072304A - 半導体モジュールの製造方法、半導体モジュール - Google Patents

半導体モジュールの製造方法、半導体モジュール Download PDF

Info

Publication number
JP2014072304A
JP2014072304A JP2012216091A JP2012216091A JP2014072304A JP 2014072304 A JP2014072304 A JP 2014072304A JP 2012216091 A JP2012216091 A JP 2012216091A JP 2012216091 A JP2012216091 A JP 2012216091A JP 2014072304 A JP2014072304 A JP 2014072304A
Authority
JP
Japan
Prior art keywords
resin layer
insulating resin
semiconductor module
mold
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012216091A
Other languages
English (en)
Other versions
JP5983249B2 (ja
Inventor
Hidekazu Tanizawa
秀和 谷澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2012216091A priority Critical patent/JP5983249B2/ja
Priority to CN2013200221170U priority patent/CN203038909U/zh
Publication of JP2014072304A publication Critical patent/JP2014072304A/ja
Application granted granted Critical
Publication of JP5983249B2 publication Critical patent/JP5983249B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】電気的に浮遊した金属板がモールド層の一面に露出した構成を具備した信頼性の高い半導体モジュールを、簡易な製造方法で得る。
【解決手段】モールド材料は、各ゲート40からダイパッド15の上を通過してダイパッド13の側に平行に、かつ絶縁性樹脂層突起部21の長手方向に沿って流れる。これにより、特にダイパッド13の存在する側においては、モールド材料は、図2中の上側から下側に向かって均一に流れる。このため、絶縁性樹脂層突起部21がモールド材料からの圧力を受けにくくなる。これにより、絶縁性樹脂層突起部21の変形が抑制され、元の状態が維持されたままでモールド樹脂層11を形成することができる。
【選択図】図2

Description

本発明は、半導体チップが金属板上に搭載された構造がモールド層中に封止された構成を具備する半導体モジュールの製造方法に関する。
一般に、半導体チップが使用される際には、半導体チップが金属板上に搭載された構造が絶縁性のモールド樹脂層中に封止され、モールド樹脂層から端子となるリードが導出した構成をもつ半導体モジュールとされる。単一のモールド樹脂層中に複数の半導体チップが搭載された高機能な半導体モジュールも存在する。特に、IPM(Intelligent Power Module)においては、大電力の制御に用いられるパワー半導体チップと、その制御を行う制御用ICチップとが同時に用いられる。パワー半導体チップは単純に電流のオン・オフのスイッチング動作のみを行うのに対し、制御用ICチップは、例えばパワー半導体チップの動作に異常(例えば温度上昇や過電流等)が発生した際に、パワー半導体チップを適切に制御する動作を行う。
このような半導体モジュールの構造の一例の上面から見た透視図を図6に示す。この半導体モジュールにおいては、横長の矩形体形状であるモールド樹脂層11中に、複数のダイパッドが設けられている。この構成においては、4つのパワー半導体チップ12はダイパッド13に搭載されて図中下側に左右方向に並んで配置され、3つの制御用ICチップ14はダイパッド15に搭載されて図中上側に左右方向に並んで配置される。リード16は上側に6本、下側で8本ずつ、モールド樹脂層11から導出するように設けられている。リード16のうちの一部は隣接するダイパッド13、15と一体化されており、他はダイパッド13、15と絶縁されている。これらが所望の電気回路を構成するように、パワー半導体チップ12、制御用ICチップ14における電極、ダイパッド13、15、各リード16の間、あるいはダイパッド13、15と、各リード16等の間は、細いボンディングワイヤ17を用いて接続されている。ボンディングワイヤ17もモールド樹脂層11の中に封止されている。ここで、特にパワー半導体チップ12の動作時の発熱量は大きいため、ダイパッド13を介してその放熱を行うことが必要である。このため、特に4つのダイパッド13の下面には、放熱板18が接合され、この半導体モジュールの下面側では、放熱板18の下面が露出している。一方、制御用ICチップ14の発熱量は小さいために、3つのダイパッド15は絶縁性のセラミックス基板に搭載されている場合もある。
この構造の半導体モジュールを製造する際には、まず、図6においてモールド樹脂層11以外が形成された構造を製造する。その後、トランスファーモールド法を用いてモールド樹脂層11を所望の形状として形成する(モールド工程)。トランスファーモールド法においては、金型中で上記の構造が固定され、モールド樹脂層11を構成する樹脂材料(熱硬化性樹脂)が、液体の状態でゲート(樹脂材料の注入口)から注入される。その後、この樹脂材料が硬化することによってモールド樹脂層11となる。生産性を向上させるためには、樹脂材料の注入速度が充分高いことが要求される。
ところが、上記のように多くのボンディングワイヤ17が接続された構成に対してトランスファーモールド法を適用した場合、例えばこの際にボンディングワイヤ17が変形し、隣接する他のボンディングワイヤ17と接触する等の問題が発生する。この問題に対応するには、例えばボンディングワイヤ17として細い金線が用いられる場合には、金線をコーティングして機械的に補強して使用する等の施策が必要となる。
これに対して、特許文献1に記載の製造方法においては、まず、図6における下半分の構成(パワー半導体チップ12に関わる側)において接続されるボンディングワイヤ17として、上記の金線よりも太く高い機械的強度をもち大電流を流すことのできるアルミニウム製のものを使用する。一方、上半分の構成(制御用ICチップ14に関わる側)において接続されるボンディングワイヤ17として、従来と同様の細い金線を使用する。その上で、トランスファーモールドにおいて、図6中の下側中央にゲートを設置し、図6中の矢印で示されるように液体状の樹脂材料を図中の下側から上側に向かって注入する。この際、樹脂材料が行き渡る速度(注入された樹脂材料の先端が金型内を移動する速度)は、図6中の下半分で例えば6mm/sec程度と高く、かつ上半分では0.3mm/sec程度と低くなるように調整される。
この構成においては、樹脂材料の先端が下半分の領域を移動する際には、太いアルミニウム製のボンディングワイヤ17は変形をしにくく、かつ樹脂材料の先端が上半分の領域を移動する際には、注入速度が低下しているために細い金製のボンディングワイヤ17は変形しにくくなる。このため、ボンディングワイヤ17に特別な加工を施すことなしに、かつ簡易な製造方法を用いて上記の問題が解決される。また、図6の構成では下半分においてのみ大電流が流れるために、上記のようにボンディングワイヤ17として2種類を使い分けた場合でも、IPMの機能に悪影響はない。
一方、この半導体モジュールにおいて、パワー半導体チップ12を搭載するダイパッド13と半導体モジュールの下面(この半導体モジュールが使用される際に固定される側)との間での絶縁性が要求される場合がある。こうした場合においても、特にパワー半導体チップ12からの放熱はダイパッド13、放熱板18を介して行うことが必要となる。この場合には、ダイパッド13は、絶縁層を介して放熱板18と接合され、この放熱板18を半導体モジュールの裏面に露出させることが必要となる。こうした半導体モジュールの構造、製造方法については、特許文献2に記載されている。図7(a)は、こうした場合の半導体モジュールの図6中のT−T方向の断面図である。
ここでは、複数のダイパッド13は、絶縁性樹脂層20を介して単一の放熱板18に接合されている。ここで、一般的には、樹脂材料はこうした接合を行うためには適しているが、その熱伝導率はダイパッド13等を構成する金属よりも低く、かつ絶縁耐圧も充分ではない。このため、絶縁性樹脂層20を構成する材料としては、樹脂材料よりも熱伝導率や絶縁性の高い無機材料(シリカ、アルミナ等)からなるフィラーが高濃度で添加された樹脂材料が用いられる。
この半導体モジュールを製造するに際しては、まず、硬化していない状態の絶縁性樹脂層20を放熱板18の上面に形成し、パワー半導体チップ12が搭載されたダイパッド13の下面をこの上に圧着する。その後、トランスファーモールド法によって、金型中でこの構造を固定してから液状のモールド材料を注入して硬化させ、モールド樹脂層11が形成される。モールド材料が硬化する際に、同時に絶縁性樹脂層20も硬化する設定とすることにより、ダイパッド13と放熱板18との間の絶縁性が高くされた半導体モジュールを、容易に製造することができる。
なお、実際にはこの半導体モジュールを製造する際には、複数のダイパッド13、15,リード16は、接続部を介して一体化されたリードフレームとして取り扱われる。また、実際には多数個の半導体モジュールが配列した形で製造されるため、この配列に対応したリードフレームが用いられる。モールド樹脂層11が形成された後に、接続部が切断されることによって、個々の半導体モジュールが得られる。
国際公開公報WO98/24122号 特開2004−165281号公報
ここでは、硬化前の絶縁性樹脂層20に対して複数のダイパッド13が圧着される。この段階では絶縁性樹脂層20は硬化していない状態であるため、圧着後の形態においては、実際には図7(a)に示されるように、ダイパッド13は絶縁性樹脂層20中に埋め込まれ、ダイパッド13の間で絶縁性樹脂層20が突出した絶縁性樹脂層突起部21が形成される。この絶縁性樹脂層突起部21は、ダイパッド13間の空隙に沿った形態となる。絶縁性樹脂層突起部21の高さは、絶縁性樹脂層20の材料、ダイパッド13の間隔、製造条件等に依存するが、例えばこの間隔が250μm程度、ダイパッド13下の絶縁性樹脂層20の厚さが100μm程度の場合には、この厚さと同程度の100μm程度にもなる場合がある。こうした絶縁性樹脂層20を構成する材料の熱伝導率は、周囲に形成されるモールド樹脂層11よりも高いため、放熱という観点からは、絶縁性樹脂層突起部21が形成されることは好ましい。また、ダイパッド13と絶縁性樹脂層20との間の密着性を高めるという点においてもこうした形状は有効である。
しかしながら、モールド樹脂層11を形成する際にトランスファーモールド法を適用した場合、絶縁性樹脂層突起部21は、液状のモールド材料が流れる際の障壁となる。あるいは、液状のモールド材料が流れる際に、絶縁性樹脂層20はまだ硬化していない場合、モールド材料からの圧力によって、図7(b)に示されるように絶縁性樹脂層突起部21が倒れる場合があった。こうした場合には、これによってボンディングワイヤ17が悪影響を受ける、倒れた絶縁性樹脂層突起部21の下部にモールド材料が充填されず、モールド樹脂層11中にボイドが形成される、等の問題が発生した。更に、絶縁性樹脂層突起部21が絶縁性樹脂層20から切れて遊離し、ボンディングワイヤ17やパワー半導体チップ12等に悪影響を与える場合もあった。
すなわち、電気的に浮遊した金属板がモールド層の一面に露出した構成を具備した信頼性の高い半導体モジュールを、簡易な製造方法で得ることは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体モジュールの製造方法は、半導体チップをそれぞれの上面に搭載する複数の金属板が一列に配列され、前記金属板の下面が絶縁性樹脂層を介して放熱板の上面と相対するように前記放熱板と接合された構成が、モールド樹脂層中に封止された構成を具備する半導体モジュールの製造方法であって、前記複数の金属板の各々の上面に前記半導体チップが接合された第1の構造体を形成するチップ搭載工程と、硬化していない絶縁性樹脂層が前記放熱板の上面に形成された第2の構造体を形成する下部構造製造工程と、前記金属板と前記絶縁性樹脂層とを圧着し、隣接する2つの前記金属板の間の空隙において前記絶縁性樹脂層が部分的に上側に突出した絶縁性樹脂層突起部が形成されるように、前記第1の構造体と前記第2の構造体とを接合する接合工程と、前記第1の構造体と前記第2の構造体とが接合された構造を金型中に固定して液状のモールド材料をゲートから注入した後に硬化させて前記モールド樹脂層を形成するトランスファーモールドを行うモールド工程と、を具備し、前記接合工程において、前記絶縁性樹脂層突起部の長手方向が、前記モールド工程において前記金型中で前記ゲートから注入された前記モールド材料が流れる方向となるように、前記絶縁性樹脂層突起部を形成することを特徴とする。
本発明の半導体モジュールの製造方法は、前記モールド工程において、複数の前記ゲートを前記絶縁性樹脂層突起部の長手方向と垂直な方向に配列して設けたことを特徴とする。
本発明の半導体モジュールの製造方法は、前記モールド工程において、複数の前記ゲートを、複数の前記金属板に対応して同じ数だけ設けたことを特徴とする。
本発明の半導体モジュールの製造方法は、前記半導体モジュールの製造方法において、他の半導体チップがセラミックス基板に搭載された形態を具備する回路基板が、前記複数の金属板が配列した方向と垂直な方向において前記複数の金属板の配列から離間した箇所において設けられ、前記回路基板が前記モールド樹脂層中に封止された構成を具備する半導体モジュールが製造され、前記モールド工程において、複数の前記ゲートを、前記回路基板が設けられた側に設けたことを特徴とする。
本発明の半導体モジュールの製造方法は、前記絶縁性樹脂層を多層構造とすることを特徴とする。
本発明の半導体モジュールの製造方法は、隣接する2つの前記金属板において前記空隙を形成する前記金属板の側面を粗面化することを特徴とする。
本発明の半導体モジュールの製造方法は、前記半導体モジュールの製造方法によって製造されたことを特徴とする。
本発明は以上のように構成されているので、絶縁性樹脂層突起部の倒れを防止し、電気的に浮遊した金属板がモールド層の一面に露出した構成を具備した信頼性の高い半導体モジュールを、簡易な製造方法で得ることができる。
本発明の実施の形態に係る半導体モジュールの製造方法における、モールド工程を行う前までの工程断面図である。 本発明の実施の形態に係る半導体モジュールの製造方法における、モールド工程の際の形態を示す上面図である。 本発明の実施の形態に係る半導体モジュールの製造方法における、モールド工程の際の形態の第1の変形例を示す上面図(a)、断面図(b)である。 本発明の実施の形態に係る半導体モジュールの製造方法における、モールド工程の際の形態の第2の変形例を示す上面図である。 本発明の実施の形態に係る半導体モジュールの製造方法における、モールド工程の際の形態の第3の変形例を示す上面図である。 一般的な半導体モジュールの形態を示す上面図である。 複数のダイパッド(金属板)が用いられる場合の絶縁性樹脂層の形態の例を示す断面図である。
以下、本発明の実施の形態となる半導体モジュールの製造方法について説明する。この製造方法によって製造される半導体モジュールは、図6等に記載の半導体モジュールと同様の構造をもつ。この際、ダイパッド間に絶縁性樹脂層突起部が形成されていても、絶縁性樹脂層突起部の形態に影響を与えずにモールド樹脂層を形成することができる。これにより、この半導体モジュールの信頼性を高くすることができる。
図1はこの製造方法におけるモールド樹脂層を形成する直前の形状を製造するまでの製造方法を示す工程断面図であり、図2は、この製造方法においてモールド樹脂層11を形成する際の形態を示す上面図である。ここで、この製造方法においては、図6における上半分(制御用ICチップ14、ダイパッド15がある側)については、従来技術と変わらないために、説明を省略する。このため、図1においては、図6のT−T断面に対応した構成が示されている。
まず、図1(a)に示されるように、複数のダイパッド(金属板)13にパワー半導体チップ(半導体チップ)12が搭載された構造(第1の構造体)を形成する(チップ搭載工程)。ここでは、図6の下半分におけるモールド樹脂層11、絶縁性樹脂層20、放熱板18以外の構造が形成される。図1(a)では、各ダイパッド13は独立しているように示されているが、実際には、各ダイパッド13、15は、一体化されたリードフレームの形態とされている。なお、図1においては、ボンディングワイヤ17の記載は省略されている。
なお、図6におけるダイパッド15がセラミックス基板の上に形成され、この上に制御用ICチップ(他の半導体チップ)が搭載された回路基板の形態とされる場合もある。この場合には、この回路基板が、前記のリードフレームに組み合わされた形態とされる。この場合においても、図6の場合と同様にボンディングワイヤ17を接続することによって、制御用ICチップとパワー半導体チップを用いた所望の回路が形成される。
次に、図1(b)に示されるように、放熱板18の上に絶縁性樹脂層20が塗布等によって形成された構造(第2の構造体)を形成する(下部構造製造工程)。この段階では、絶縁性樹脂層20はまだ硬化していない状態とする。
次に、図1(c)に示されるように、絶縁性樹脂層20に対してダイパッド13の下面を圧着して、第1の構造体と第2の構造体を接合する(接合工程)。この際、絶縁性樹脂層20は硬化しておらず可塑性を有しているために、ダイパッド13は絶縁性樹脂層20に埋め込まれた形態となり、ダイパッド13間の隙間には、絶縁性樹脂層突起部21が形成される。
この際、この空隙(絶縁性樹脂層突起部21が形成される箇所)を構成するダイパッド13の側面を、予め粗面化しておくことによって、硬化後の絶縁性樹脂層20全体とダイパッド13との間の密着性を高めることが可能である。この粗面化処理は、リードフレームの形態において行うことができる。
制御用ICチップ14の発熱量は小さいために、ダイパッド15の裏面を絶縁性樹脂層20に接合する必要はない。回路基板が用いられる場合におけるセラミックス基板の裏面についても同様である。
この構造に対して、トランスファーモールド法が適用される(モールド工程)。図2は、この際の形態を示す上面図である。なお、ここでは、ダイパッド15がセラミックス基板19上に搭載された回路基板が用いられたものとしている。また、ボンディングワイヤ17の記載は省略している。トランスファーモールドを行なう際に、図2の構成が金型中で固定され、液状のモールド材料(熱硬化性樹脂)が4つのゲート40から金型中に注入される。この金型においては、ゲート40は、ダイパッド13と同じ数だけ設けられる。また、各ゲート40からモールド材料が注入される方向は、複数のダイパッド13が配列する方向(図2中左右方向)と垂直な方向(図2中上下方向)とする。また、各ゲート40は、ダイパッド13が存在する側と反対側(図2中上側)、すなわち、制御用ICチップ14(あるいはセラミックス基板19(回路基板)が設けられた側に設けられている。
この構成によって液状のモールド材料を注入した場合には、モールド材料は、各ゲート40からダイパッド15の上を通過してダイパッド13の側に並行に、かつ絶縁性樹脂層突起部21の長手(延伸)方向に沿って流れる。これにより、特にダイパッド13の存在する側においては、モールド材料は、図2中の上側から下側に向かって均一に流れる。このため、絶縁性樹脂層突起部21がモールド材料からの圧力を受けにくくなる。これにより、絶縁性樹脂層突起部21の変形やこれが千切れることが抑制され、図1(c)の状態が維持されたままでモールド樹脂層11を形成することができる。絶縁性樹脂層突起部21が倒れることが抑制されるため、モールド樹脂層11中にボイドが形成されることも抑制される。また、千切れた絶縁性樹脂層突起部21がパワー半導体チップ12、制御用ICチップ14、ボンディングワイヤ17等に悪影響を与えることも抑制される。また、ゲート40を複数用いているために、個々のゲート40から注入されるモールド材料の圧力を小さくすることができ、ボンディングワイヤ17への悪影響を低減させた上で、金型全体へのモールド材料の注入速度を高くすることができる。これにより、生産効率を高くすることもできる。
その後、短時間の熱処理(プリキュア:予備硬化)によってモールド樹脂層11の形状を安定させた後に、長時間の熱処理(ポストキュア)を行うことによって、モールド樹脂層11及び絶縁性樹脂層20(絶縁性樹脂層突起部21)は共に硬化する。この点については特許文献2に記載の技術と同様である。ただし、接合工程後であってモールド工程前に同様の熱処理を行って絶縁性樹脂層20(絶縁性樹脂層突起部21)を硬化させてもよい。
その後、モールド樹脂層11等が硬化して形成された後に、モールド樹脂層11の外側でリードフレームを適宜切断することによって、半導体モジュールが得られる。なお、上記の例では1個の半導体モジュールが製造されるものとしたが、複数の半導体モジュールが配列された形態に対応した大きなリードフレームを用い、各半導体モジュールにおけるモールド樹脂層11が形成された後で、この大きなリードフレームを適宜切断することによって、複数の半導体モジュールを同時に製造することができる。この際、放熱板18もこの大きなリードフレームに対応した形態とすることができる。
この際、モールド樹脂層11よりも熱伝導率が高い絶縁性樹脂層突起部21がダイパッド15間に形成されているため、パワー半導体チップ12の放熱特性が向上する。また、モールド樹脂層11中にボイドが形成されること、ダイパッド15の下部における絶縁性樹脂層20中にボイドが形成されることが抑制されることについては、特許文献2に記載の場合と同様である。
これによって、この半導体モジュールの信頼性を高くすることができる。また、上記の通り、この製造方法は容易に実行できる。すなわち、信頼性の高い半導体モジュールを容易に製造することができる。
なお、上記の構成における絶縁性樹脂層20を2層構造とすることもできる。この場合、図1(b)の状態において、下層が硬化した状態とし、上層のみが硬化していない状態とすることによって、第1の構造体を圧着した際に、絶縁性樹脂層20がその下層よりも薄くなることが抑制される。これにより、この下層によって絶縁性樹脂層20の絶縁性が維持され、圧着によって絶縁性樹脂層20が薄くなり絶縁性が低下することが抑制される。また、この場合特に流動性の高い接着層を上層として用いることができる。この場合、絶縁性樹脂層突起部21を特に容易に形成することができる。絶縁性樹脂層20を3層以上の積層構造とすることもでき、この場合には、少なくとも最下層を硬化させ、最上層を硬化させない状態とすることによって、上記と同様の構成を実現することができる。
なお、絶縁性樹脂層突起部をダイパッド間の空隙に形成するためには、例えばダイパッド厚/絶縁性樹脂層厚を1.0〜8.0の範囲とすることが好ましい。あるいは、絶縁性樹脂層20を上記の通り2層構造とする場合には、ダイパッド厚/接着層厚を0.6〜3.0倍の範囲とすることが好ましい。また、空隙/ダイパッド厚は0.6〜2.0の範囲とすることが好ましい。
上記の例では、絶縁性樹脂層突起部21が延伸する方向に沿って液状のモールド材料が流れるように、ゲート40を複数並行に用いたが、同様に液状のモールド材料が流れる構成であれば、ゲート40を複数用いる必要はない。あるいは、ゲート40をダイパッドと同じ数だけ用いる必要はない。図3は、ダイパッド15を2個具備する半導体モジュールに対するモールド工程においてゲート40を1個のみ用いた場合の構成を示す上面図(a)、この場合に製造される半導体モジュールの断面図(A−A方向)である。なお、ここではボンディングワイヤ17の記載は省略されている。ここでは、図6における上半分の構成(制御用ICチップ14、ダイパッド15等)は用いられておらず、かつ絶縁性樹脂層突起部21は1列のみ形成されている。こうした構成においても、特にゲート40を絶縁性樹脂層突起部21の長手方向において離間した位置に配することによって、モールド材料が絶縁性樹脂層突起部21の長手方向に沿って流れる状況とすることができる。
また、図4は、図3と同様の構造の半導体モジュールを製造する場合においてゲート40を2個用いた場合の構成を示す上面図である。この場合においては、ゲート40を絶縁性樹脂層突起部21の両側に2個並列に配置することによって、モールド材料が絶縁性樹脂層突起部21の長手方向に沿って流れる状況とすることができる。この場合、複数のゲート40は、絶縁性樹脂層突起部21の長手方向と垂直な方向(図4においては左右方向)に配置することが好ましい。
あるいは、図6の構成において制御用ICチップ14側の構造が変わっていても、モールド材料が絶縁性樹脂層突起部21の長手方向に沿って流れる限りにおいて、モールド材料が絶縁性樹脂層突起部21の長手方向に沿って流れる場合には同様の効果を奏することは明らかである。図5は、図6の構成において制御用ICチップ14側のセラミックス基板19が用いられない場合のモールド工程における形態を示す上面図である。この場合においても、図示されるゲート40の配置によって、モールド材料が絶縁性樹脂層突起部21の各々の長手方向に沿って流れる状況とすることができる。
なお、上記の通り、絶縁性樹脂層突起部21の構成(特にその長手方向)は複数のダイパッド13の構成で定まり、これによってゲート40の配置が定まる。逆に、ゲート40の配置が予め定まっている場合には、これに応じて複数のダイパッド13の構成を定めてもよい。この設定は適宜行うことができる。
また、上記の半導体モジュールを構成する要素であるダイパッド13と、絶縁性樹脂層20、モールド樹脂層11の熱膨張係数は大きく異なる。このため、この半導体モジュールを使用する際のオン・オフによる冷熱サイクルによって、これらの間において剥離が生じやすい。この点は、ダイパッド13、絶縁性樹脂層20、モールド樹脂層11のいずれとも熱膨張係数が大きく異なるセラミックス基板19(回路基板)が用いられた場合には、より顕著となる。
これに対して、上記の製造方法においては、絶縁性樹脂層突起部21が形成された状態で、トランスファーモールド法によってモールド樹脂層11を形成して、半導体モジュールを製造することができる。この形態の半導体モジュールは、絶縁性樹脂層突起部21を具備する絶縁性樹脂層20とモールド樹脂層11とが、間にダイパッド13等を挟んで嵌合された形態となる。このため、これらの間の密着性が高くなり、使用時の冷熱サイクルに際してもこれらの間で剥離を生じにくくなる。この観点からも、信頼性の高い半導体モジュールを得ることができる。この点は、特にセラミックス基板19(回路基板)が用いられた場合により顕著である。ただし、セラミックス基板の代わりにより安価な樹脂基板を用いた場合においても同様である。
なお、上記の製造方法においては、接合工程の前にチップ搭載工程を行っていたが、パワー半導体チップ等をダイパッドに搭載する前に接合工程を行い、接合後にパワー半導体チップ等を搭載し、その後でモールド工程を行うこともできる。この場合には、接合工程の際にパワー半導体チップ等にストレスが印加されることを抑制することができる。その他、絶縁性樹脂層突起部が形成された後でモールド工程を行う限りにおいて、上記の構成が有効であることは明らかである。
11 モールド樹脂層
12 パワー半導体チップ(半導体チップ)
13、15 ダイパッド(金属板)
14 制御用ICチップ(他の半導体チップ)
16 リード
17 ボンディングワイヤ
18 放熱板
19 セラミックス基板
20 絶縁性樹脂層
21 絶縁性樹脂層突起部
40 ゲート

Claims (7)

  1. 半導体チップをそれぞれの上面に搭載する複数の金属板が一列に配列され、前記金属板の下面が絶縁性樹脂層を介して放熱板の上面と相対するように前記放熱板と接合された構成が、モールド樹脂層中に封止された構成を具備する半導体モジュールの製造方法であって、
    前記複数の金属板の各々の上面に前記半導体チップが接合された第1の構造体を形成するチップ搭載工程と、
    硬化していない絶縁性樹脂層が前記放熱板の上面に形成された第2の構造体を形成する下部構造製造工程と、
    前記金属板と前記絶縁性樹脂層とを圧着し、隣接する2つの前記金属板の間の空隙において前記絶縁性樹脂層が部分的に上側に突出した絶縁性樹脂層突起部が形成されるように、前記第1の構造体と前記第2の構造体とを接合する接合工程と、
    前記第1の構造体と前記第2の構造体とが接合された構造を金型中に固定して液状のモールド材料をゲートから注入した後に硬化させて前記モールド樹脂層を形成するトランスファーモールドを行うモールド工程と、
    を具備し、
    前記接合工程において、前記絶縁性樹脂層突起部の長手方向が、前記モールド工程において前記金型中で前記ゲートから注入された前記モールド材料が流れる方向となるように、前記絶縁性樹脂層突起部を形成することを特徴とする半導体モジュールの製造方法。
  2. 前記モールド工程において、
    複数の前記ゲートを前記絶縁性樹脂層突起部の長手方向と垂直な方向に配列して設けたことを特徴とする請求項1に記載の半導体モジュールの製造方法。
  3. 前記モールド工程において、
    複数の前記ゲートを、複数の前記金属板に対応して同じ数だけ設けたことを特徴とする請求項2に記載の半導体モジュールの製造方法。
  4. 請求項2又は3に記載の半導体モジュールの製造方法において、
    他の半導体チップがセラミックス基板に搭載された形態を具備する回路基板が、前記複数の金属板が配列した方向と垂直な方向において前記複数の金属板の配列から離間した箇所において設けられ、前記回路基板が前記モールド樹脂層中に封止された構成を具備する半導体モジュールが製造され、
    前記モールド工程において、複数の前記ゲートを、前記回路基板が設けられた側に設けたことを特徴とする半導体モジュールの製造方法。
  5. 前記絶縁性樹脂層を多層構造とすることを特徴とする請求項1から請求項4までのいずれか1項に記載の半導体モジュールの製造方法。
  6. 隣接する2つの前記金属板において前記空隙を形成する前記金属板の側面を粗面化することを特徴とする請求項1から請求項5までのいずれか1項に記載の半導体モジュールの製造方法。
  7. 請求項1から請求項6までのいずれか1項に記載の半導体モジュールの製造方法によって製造されたことを特徴とする半導体モジュール。
JP2012216091A 2012-09-28 2012-09-28 半導体モジュールの製造方法 Expired - Fee Related JP5983249B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012216091A JP5983249B2 (ja) 2012-09-28 2012-09-28 半導体モジュールの製造方法
CN2013200221170U CN203038909U (zh) 2012-09-28 2013-01-16 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012216091A JP5983249B2 (ja) 2012-09-28 2012-09-28 半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2014072304A true JP2014072304A (ja) 2014-04-21
JP5983249B2 JP5983249B2 (ja) 2016-08-31

Family

ID=48691003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012216091A Expired - Fee Related JP5983249B2 (ja) 2012-09-28 2012-09-28 半導体モジュールの製造方法

Country Status (2)

Country Link
JP (1) JP5983249B2 (ja)
CN (1) CN203038909U (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017038019A (ja) * 2015-08-13 2017-02-16 富士電機株式会社 半導体装置
WO2021039816A1 (ja) 2019-08-29 2021-03-04 京セラ株式会社 電気回路基板及びパワーモジュール
CN115799238A (zh) * 2022-11-17 2023-03-14 海信家电集团股份有限公司 功率模块和电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867839B (zh) * 2014-02-21 2018-06-01 三垦电气株式会社 半导体装置的制造方法和半导体装置
CN105097753B (zh) * 2014-05-05 2019-01-15 上海酷蓝电子科技有限公司 一种分段式线性恒流控制器及其封装方法
CN107045990A (zh) * 2017-03-13 2017-08-15 广东美的制冷设备有限公司 电路模块及其制造方法
CN107045991A (zh) * 2017-03-13 2017-08-15 广东美的制冷设备有限公司 电路模块及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086764A (ja) * 2001-09-12 2003-03-20 Toshiba Corp 半導体装置
JP2003289085A (ja) * 2002-03-28 2003-10-10 Mitsubishi Electric Corp 樹脂モールド型デバイス及びその製造装置
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008028286A (ja) * 2006-07-25 2008-02-07 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2008311558A (ja) * 2007-06-18 2008-12-25 Toshiba Corp 半導体装置の製造方法
JP2011009410A (ja) * 2009-06-25 2011-01-13 Mitsubishi Electric Corp 半導体モジュール
JP2012059885A (ja) * 2010-09-08 2012-03-22 Denso Corp 半導体装置の製造方法および半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086764A (ja) * 2001-09-12 2003-03-20 Toshiba Corp 半導体装置
JP2003289085A (ja) * 2002-03-28 2003-10-10 Mitsubishi Electric Corp 樹脂モールド型デバイス及びその製造装置
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008028286A (ja) * 2006-07-25 2008-02-07 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2008311558A (ja) * 2007-06-18 2008-12-25 Toshiba Corp 半導体装置の製造方法
JP2011009410A (ja) * 2009-06-25 2011-01-13 Mitsubishi Electric Corp 半導体モジュール
JP2012059885A (ja) * 2010-09-08 2012-03-22 Denso Corp 半導体装置の製造方法および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017038019A (ja) * 2015-08-13 2017-02-16 富士電機株式会社 半導体装置
WO2021039816A1 (ja) 2019-08-29 2021-03-04 京セラ株式会社 電気回路基板及びパワーモジュール
CN115799238A (zh) * 2022-11-17 2023-03-14 海信家电集团股份有限公司 功率模块和电子设备

Also Published As

Publication number Publication date
JP5983249B2 (ja) 2016-08-31
CN203038909U (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
JP5983249B2 (ja) 半導体モジュールの製造方法
JP2020065086A (ja) 半導体装置
JP5847165B2 (ja) 半導体装置
KR101915873B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US8987877B2 (en) Semiconductor device
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
JP6309112B2 (ja) パワーモジュール
JP4254527B2 (ja) 半導体装置
JP6266168B2 (ja) 半導体装置
CN106847781B (zh) 功率模块封装及其制造方法
JP4545022B2 (ja) 回路装置およびその製造方法
JP2003100987A (ja) 半導体装置
JP2014072305A (ja) 半導体モジュールの製造方法、接合装置、半導体モジュール
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
JP2015046476A (ja) 電力用半導体装置およびその製造方法
US20200185310A1 (en) Dual side cooling power module and manufacturing method of the same
JP2005167075A (ja) 半導体装置
JP6360035B2 (ja) 半導体装置
JP4906650B2 (ja) パワー半導体モジュール及びその製法
JP2014090103A (ja) モールドパッケージおよびその製造方法
WO2020189508A1 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP6347323B2 (ja) 半導体装置
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP3192859U (ja) 二層リードフレーム構造
JP2014060344A (ja) 半導体モジュールの製造方法、半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160718

R150 Certificate of patent or registration of utility model

Ref document number: 5983249

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees