CN203038909U - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN203038909U
CN203038909U CN2013200221170U CN201320022117U CN203038909U CN 203038909 U CN203038909 U CN 203038909U CN 2013200221170 U CN2013200221170 U CN 2013200221170U CN 201320022117 U CN201320022117 U CN 201320022117U CN 203038909 U CN203038909 U CN 203038909U
Authority
CN
China
Prior art keywords
resin layer
insulative resin
semiconductor module
moulding
metallic plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2013200221170U
Other languages
English (en)
Inventor
谷泽秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Application granted granted Critical
Publication of CN203038909U publication Critical patent/CN203038909U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本实用新型提供半导体模块,其通过简单的制造方法获得,并具有电浮的金属板在模塑层的一面露出的结构且可靠性高。模塑材料从各浇口(40)通过下垫板(15)之上后,在下垫板(13)侧平行地且沿着绝缘性树脂层突起部(21)的长度方向流动。由此,尤其是在下垫板(13)所在的一侧,模塑材料从图2中的上侧朝向下侧均匀地流动。因此,绝缘性树脂层突起部(21)很难受到来自模塑材料的压力。由此,能够抑制绝缘性树脂层突起部(21)的变形,在维持原本的状态下形成模塑树脂层(11)。

Description

半导体模块
技术领域
本实用新型涉及一种半导体模块,该半导体模块具有将在金属板上搭载有半导体芯片的结构密封在模塑层中的结构。
背景技术
一般情况下,设为具有如下结构的半导体模块:其在使用半导体芯片时,将在金属板上搭载有半导体芯片的结构密封在绝缘性模塑树脂层中,并从模塑树脂层导出作为端子的引线。也存如下的高功能的半导体模块,其在单个模塑树脂层中搭载有多个半导体芯片。尤其是,在IPM(Intelligent Power Module:智能功率模块)中,同时使用在大功率的控制中使用的功率半导体芯片、以及进行此控制的控制用IC芯片。功率半导体芯片仅单纯地进行电流的导通/截止的开关动作,与此相对,控制用IC芯片例如在功率半导体芯片的动作中发生异常(例如,温度上升和过电流等)时,进行适当地控制功率半导体芯片的动作。
图6示出这种半导体模块的结构的一个例子的从上面观察的透视图。在该半导体模块中,在长条的矩形体形状的模塑树脂层11中设置有多个下垫板。在该结构中,4个功率半导体芯片12搭载于下垫板13,并在图中下侧,在左右方向上并列配置,3个控制用IC芯片14搭载于下垫板15,并在图中上侧,在左右方向上并列配置。引线16设置成在上侧有6根,下侧有8根,从模塑树脂层11导出。引线16之中的一部分与相邻的下垫板13、15一体化,其余与下垫板13、15绝缘。为了使这些构成期望的电气电路,功率半导体芯片12、控制用IC芯片14中的电极、下垫板13、15、各引线16之间、或者下垫板13、15与各引线16等之间使用细的键合线17连接。键合线17也密封在模塑树脂层11之中。此处,尤其是由于功率半导体芯片12的动作时的发热量大,因此,需要经由下垫板13进行其散热。因此,尤其是在4个下垫板13的下表面接合散热板18,在该半导体模块的下表面侧,散热板18的下表面露出。另一方面,由于控制用IC芯片14的发热量小,因此,3个下垫板15也有时搭载于绝缘性的陶瓷基板。
在制造该结构的半导体模块时,首先,在图6中制造形成了模塑树脂层11以外的结构。之后,使用传递模塑法使模塑树脂层11形成为期望的形状(模塑步骤)。在传递模塑法中,在模具中固定上述结构,在液态状态下从浇口(树脂材料的注入口)注入用于构成模塑树脂层11的树脂材料(热硬化性树脂)。之后,通过使该树脂材料硬化而成为模塑树脂层11。为了提高生产率,要求树脂材料的注入速度足够高。
但是,在如上所述地将传递模塑法应用于连接有多个键合线17的结构的情况下,例如,此时会产生如下等的问题:键合线17变形,与相邻的其他键合线17接触。为了应对该问题,需要如下等的对策:例如,在使用细的金线作为键合线17的情况下,涂布金线并机械地增强后使用。
与此相对,在专利文献1记载的制造方法中,首先,使用比上述金线粗,具有高的机械强度,并能流过大电流的铝制的线作为在图6中的下半部分的结构(与功率半导体芯片12相关的一侧)中连接的键合线17。另一方面,使用与以往相同的细的金线作为在上半部分的结构(与控制用IC芯片14相关的一侧)中连接的键合线17。在此基础上,在传递模塑中,在图6中的下侧中央设置浇口,如图6中的箭头所示地从图中的下侧向上侧注入液体状的树脂材料。此时,树脂材料渗透的速度(所注入的树脂材料的前端在模具内移动的速度)调整为在图6的下半部分中,例如高达6mm/sec左右,并且在上半部分中,低至0.3mm/sec左右。
在该结构中,树脂材料的前端在下半部分的区域中移动时,粗的铝制的键合线17不易变形,并且,树脂材料的前端在上半部分的区域中移动时,注入速度下降,因此,细的金制的键合线17容易变形。为此,不对键合线17实施特别的加工,并且使用简单的制造方法将解决上述问题。此外,由于在图6的结构中大电流仅在下半部分中流过,因此,如上所述,即便在分开使用2种作为键合线17的情况下,也不会对IPM的功能造成不良影响。
另一方面,存在如下的情况:在该半导体模块中,要求在搭载功率半导体芯片12的下垫板13与半导体模块的下表面(在使用该半导体模块时固定的一侧)之间的绝缘性。即便在该情况下,尤其需要经由下垫板13、散热板18进行来自功率半导体芯片12的散热。此时,需要使下垫板13经由绝缘层与散热板18接合,使该散热板18在半导体模块的背面露出。专利文献2中记载了此种半导体模块的结构、制造方法。图7(a)是此种情况下的半导体模块的图6中的T-T方向的剖视图。
此处,多个下垫板13经由绝缘性树脂层20与单个散热板18接合。此处,一般情况下,树脂材料适于进行此种接合,但是,由于其导热率比构成下垫板13等的金属低,并且绝缘耐压也不充分。因此,使用以高浓度添加由导热率和绝缘性高于树脂材料的无机材料(二氧化硅、氧化铝等)构成的填充剂的树脂材料作为构成绝缘性树脂层20的材料。
在制造该半导体模块时,首先,在散热板18的上表面形成没有硬化的状态的绝缘性树脂层20,将搭载有功率半导体芯片12的下垫板13的下表面压接在绝缘性树脂层20之上。之后,通过传递模塑法,在模具中固定该结构后注入液态的模塑材料并使其硬化,形成模塑树脂层11。通过设定成在模塑材料硬化时,同时绝缘性树脂层20也硬化,能够容易地制造出使下垫板13与散热板18之间的绝缘性变高的半导体模块。
另外,实际上在制造该半导体模块时,多个下垫板13、15、引线16设置为经由连接部一体化而成的引线框架。此外,实际上为了按照排列了多个半导体模块的形状制造,使用与该排列对应的引线框架。在形成了模塑树脂层11之后,通过切断连接部,获得各个半导体模块。
【专利文献1】国际公开公报WO98/24122号
【专利文献2】日本特开2004-165281号公报
此处,对于硬化前的绝缘性树脂层20压接多个下垫板13。由于在该阶段,绝缘性树脂层20是没有硬化的状态,因此,在压接后的形式中,实际上如图7的(a)所示,下垫板13嵌入到绝缘性树脂层20中,并形成绝缘性树脂层20在下垫板13间突出的绝缘性树脂层突起部21。该绝缘性树脂层突起部21为沿着下垫板13间的空隙的形式。绝缘性树脂层突起部21的高度取决于绝缘性树脂层20的材料、下垫板13的间隔、制造条件等,但是,例如,有时在该间隔为250μm左右,下垫板13下的绝缘性树脂层20的厚度在100μm左右的情况下,也会变成与该厚度同等程度的100μm左右。由于构成这样的绝缘性树脂层20的材料的导热率高于在周围形成的模塑树脂层11,因此,从散热这一观点来看,优选形成绝缘性树脂层突起部21。此外,即便在提高下垫板13与绝缘性树脂层20之间的密接性这一方面中,此种形状也有效。
但是,在形成模塑树脂层11时应用了传递模塑法的情况下,绝缘性树脂层突起部21成为液态的模塑材料流动时的障碍。或者,存在如下的情况:在液态的模塑材料流动时,绝缘性树脂层20在尚未硬化时,由于来自模塑材料的压力,如图7的(b)所示,绝缘性树脂层突起部21倾倒。在此种情况下,产生了如下等问题:键合线17由此受到不良影响,在倾倒的绝缘性树脂层突起部21的下部不填充模塑材料,而是在模塑树脂层11中形成空洞。进而,也存在如下的情况:绝缘性树脂层突起部21从绝缘性树脂层20断开后脱离,给键合线17和功率半导体芯片12等带来不良影响。
即,通过简单的制造方法很难获得具有电浮的金属板在模塑层的一面露出的结构、且可靠性高的半导体模块。
实用新型内容
本实用新型鉴于该问题点而提出,其目的在于提供一种解决上述问题点的实用新型。
本实用新型为了解决上述课题,设为下述所述的结构。
本实用新型的半导体模块,其被构成为,将多个金属板以其下表面隔着多层结构的绝缘性树脂层与散热板的上表面相对的方式与所述散热板接合而成的结构密封于模塑树脂层中,其中,该多个金属板排列成一列,且在各自的上表面搭载有半导体芯片,该半导体模块的特征在于具有:第1结构体,其在所述多个金属板各自的上表面接合所述半导体芯片;以及第2结构体,其在所述散热板的上表面形成了没有硬化的绝缘性树脂层,所述第1结构体和所述第2结构体按照如下方式接合:所述金属板和所述绝缘性树脂层被压接,在相邻的2个所述金属板之间的空隙中,相邻的2个所述金属板中形成所述空隙的所述金属板的侧面被粗糙化,并且形成有所述绝缘性树脂层局部地向上侧突出的绝缘性树脂层突起部,所述模塑树脂层是通过按照如下方式进行传递模塑而形成的:将所述第1结构体和所述第2结构体接合而成的结构固定在模具中,在从浇口注入液态的模塑材料后,进行硬化,所述绝缘性树脂层突起部被形成为,所述绝缘性树脂层突起部的长度方向成为在所述模具中从所述浇口注入的所述模塑材料流动的方向。
本实用新型的半导体模块,其特征在于,在与所述绝缘性树脂层突起部的长度方向垂直的方向上排列设置了多个所述浇口。
本实用新型的半导体模块,其特征在于,与多个所述金属板对应地设置了相同数量的多个所述浇口。
本实用新型的半导体模块,其特征在于,在与所述多个金属板排列的方向垂直的方向上从所述多个金属板的排列离开的部位设置有电路基板,所述电路基板密封于所述模塑树脂层中,其中,该电路基板具有在陶瓷基板上搭载有其他半导体芯片的形式,在设置有所述电路基板的一侧设置了多个所述浇口。
本实用新型由于如上所述地构成,因此,能够通过简单的制造方法获得防止绝缘性树脂层突起部的倾倒,具有电浮的金属板在模塑层的一面露出的结构、且可靠性高的半导体模块。
附图说明
图1是本实用新型的实施方式的半导体模块的制造方法中的进行模塑步骤之前的步骤剖视图。
图2是本实用新型的实施方式的半导体模块的制造方法中的模塑步骤时的形式的俯视图。
图3是示出本实用新型的实施方式的半导体模块的制造方法中的模塑步骤时的形式的第1变形例的俯视图(a)、剖视图(b)。
图4是示出本实用新型的实施方式的半导体模块的制造方法中的模塑步骤时的形式的第2变形例的俯视图。
图5是示出本实用新型的实施方式的半导体模块的制造方法中的模塑步骤时的形式的第3变形例的俯视图。
图6是示出普通的半导体模块的形式的俯视图。
图7是使用多个下垫板(金属板)的情况的绝缘性树脂层的形式的例子的剖视图。
标号说明
11:模塑树脂层;12:功率半导体芯片(半导体芯片);13、15:下垫板(金属板);14:控制用IC芯片(其他半导体芯片);16:引线:17:键合线;18:散热板;19:陶瓷基板;20:绝缘性树脂层;21:绝缘性树脂层突起部;40:浇口。
具体实施方式
以下,对本实用新型的实施方式的半导体模块的制造方法进行说明。通过该制造方法制造的半导体模块具有与图6等记载的半导体模块相同的结构。此时,即便在下垫板间形成有绝缘性树脂层突起部,也不会给绝缘性树脂层突起部的形式带来影响,并能够形成模塑树脂层。由此,能够提高该半导体模块的可靠性。
图1是示出该制造方法中的、制造形成模塑树脂层前的形状之前的制造方法的步骤剖视图,图2是示出在该制造方法中形成模塑树脂层11时的形式的俯视图。其中,在该制造方法中,对于图6中的上半部分(具有控制用IC芯片14、下垫板15的一侧),由于与现有技术没有差别,省略说明。因此,在图1中,示出了与图6的T-T截面对应的结构。
首先,如图1的(a)所示,形成在多个下垫板(金属板)13搭载有功率半导体芯片(半导体芯片)12的结构(第1结构体)(芯片搭载步骤)。此处,形成图6的下半部分中的模塑树脂层11、绝缘性树脂层20、散热板18以外的结构。虽然在图1的(a)中示出了各下垫板13独立设置,但是,实际上,各下垫板13、15设为一体化而成的引线框架的形式。另外,在图1中,省略了键合线17的记载。
另外,也存在如下的情况:设为在陶瓷基板之上形成图6中的下垫板15,在该下垫板15上搭载有控制用IC芯片(其他半导体芯片)的电路基板的形式。在该情况下,设为该电路基板与所述引线框架组合的形式。即便在该情况中,通过与图6的情况相同地连接键合线17,形成使用了控制用IC芯片和功率半导体芯片的期望的电路。
接着,如图1的(b)所示,形成如下结构(第2结构体),该结构在散热板18之上通过涂布等形成了绝缘性树脂层20(下部结构制造步骤)。在该阶段,绝缘性树脂层20处于尚未硬化的状态。
接着,如图1的(c)所示,将下垫板13的下表面压接于绝缘性树脂层20,对第1结构体和第2结构体进行接合(接合步骤)。此时,绝缘性树脂层20没有硬化,具有可塑性,因此,下垫板13变成嵌入到绝缘性树脂层20中的形式,在下垫板13间的间隙中形成绝缘性树脂层突起部21。
此时,通过预先使构成该空隙(形成绝缘性树脂层突起部21的部位)的下垫板13的侧面粗糙化,能够提高硬化后的整个绝缘性树脂层20与下垫板13之间的密接性。能够在引线框架的形式中进行该粗糙化处理。
由于控制用IC芯片14的发热量小,因此,无需将下垫板15的背面与绝缘性树脂层20接合。对于使用电路基板的情况的陶瓷基板的背面也是一样的。
针对该结构,使用传递模塑法(模塑步骤)。图2是示出此时的形式的俯视图。另外,此处,使用在陶瓷基板19上搭载有下垫板15的电路基板。此外,省略键合线17的记载。进行传递模塑时,图2的结构在模具中固定,液态的模塑材料(热硬化性树脂)从4个浇口40注入模具中。在该模具中,浇口40设置与下垫板13相同的数量。此外,从各浇口40注入模塑材料的方向设为与多个下垫板13排列的方向(图2中的左右方向)垂直的方向(图2中的上下方向)。此外,各浇口40设置在下垫板13所在一侧的相反侧(图2中的上侧)、即设置有控制用IC芯片14或者陶瓷基板19(电路基板)的一侧。
在通过该结构注入了液态的模塑材料的情况下,模塑材料从各浇口40通过下垫板15之上而在下垫板13侧平行地且沿着绝缘性树脂层突起部21的长度(延伸)方向流动。由此,特别是在下垫板13所在的一侧,模塑材料从图2中的上侧朝向下侧均匀地流动。因此,绝缘性树脂层突起部21很难受到来自模塑材料的压力。由此,能够抑制绝缘性树脂层突起部21的变形和破碎,在维持图1的(c)的状态下形成模塑树脂层11。由于会抑制绝缘性树脂层突起部21倾倒,因此也会抑制在模塑树脂层11中形成空洞。此外,也会抑制破碎的绝缘性树脂层突起部21给功率半导体芯片12、控制用IC芯片14、键合线17等带来的不良影响。此外,由于使用多个浇口40,能够减小从各个浇口40注入的模塑材料的压力,并能够在降低对键合线17的不良影响的基础上,提高模塑材料向整个模具的注入速度。由此,也能够提高生产效率。
之后,通过短时间的热处理(前硬化:预备硬化)使模塑树脂层11的形状稳定后,通过进行长时间的热处理(后硬化),使模塑树脂层11以及绝缘性树脂层20(绝缘性树脂层突起部21)同时硬化。关于此点,与专利文献2记载的技术相同。不过,也可以在接合步骤后且模塑步骤前,进行相同的热处理而使绝缘性树脂层20(绝缘性树脂层突起部21)硬化。
之后,在模塑树脂层11等硬化形成后,通过在模塑树脂层11的外侧适当切断引线框架,从而,得到半导体模块。另外,虽然在上述的例子中假设制造1个半导体模块,但是,使用与排列有多个半导体模块的形式对应的大的引线框架,在形成了各半导体模块中的模塑树脂层11之后,通过适当地切断该大的引线框架,能够同时制造多个半导体模块。此时,散热板18也能够设为与该大的引线框架对应的形式。
此时,由于在下垫板15间形成有导热率高于模塑树脂层11的绝缘性树脂层突起部21,因此,功率半导体芯片12的散热特性提高。此外,关于抑制在模塑树脂层11中形成空洞、在下垫板15的下部中的绝缘性树脂层20中形成空洞,与专利文献2记载的情况相同。
由此,能够提高该半导体模块的可靠性。此外,如上所述,能够容易地执行该制造方法。即,能够容易地制造出可靠性高的半导体模块。
另外,也能够使上述结构中的绝缘性树脂层20为双层结构。此时,在图1的(b)的状态下,通过设为下层已硬化的状态,仅上层没有硬化的状态,在对第1结构体进行压接时,抑制绝缘性树脂层20比其下层变薄。由此,通过该下层维持绝缘性树脂层20的绝缘性,抑制由于压接使绝缘性树脂层20变薄且绝缘性下降。此外,此时,尤其能够将流动性高的粘接层用作上层。此时,尤其能够容易地形成绝缘性树脂层突起部21。也能够使绝缘性树脂层20为三层以上的层叠结构,此时,至少通过设为使最下层硬化,使最上层不硬化的状态,从而,能够实现与上述相同的结构。
另外,为了在下垫板间的空隙中形成绝缘性树脂层突起部,例如,优选设下垫板厚度/绝缘性树脂层厚度为1.0~8.0的范围。或者,在如上所述地使绝缘性树脂层20为双层结构的情况下,优选设下垫板厚度/粘接厚度为0.6~3.0倍的范围。此外,优选设空隙/下垫板厚度为0.6~2.0的范围。
在上述的例子中,虽然以液态的模塑材料沿着绝缘性树脂层突起部21延伸的方向流动的方式并行使用多个浇口,但是,如果是液态的模塑材料同样地流动的结构,则无需使用多个浇口40。或者,无需使用与下垫板相同数量的浇口40。图3是示出在针对具有2个下垫板15的半导体模块的模塑步骤中仅使用1个浇口40的情况的结构的俯视图(a)、在该情况下制造的半导体模块的剖视图(A-A方向)。另外,此处,省略了键合线17的记载。此处,不使用图6中的上半部分的结构(控制用IC芯片14、下垫板15等),并且,绝缘性树脂层突起部21仅形成有1列。即便在此种结构中,尤其也能够设为如下的状况,通过使浇口40配置于在绝缘性树脂层突起部21的长度方向中离开的位置,从而,使模塑材料沿着绝缘性树脂层突起部21的长度方向流动。
此外,图4是示出在制造与图3相同的结构的半导体模块的情况中使用2个浇口40的情况的结构的俯视图。在此种情况中,也能够设为如下的状况,通过在绝缘性树脂层突起部21的两侧并列配置2个浇口40,从而,使模塑材料沿着绝缘性树脂层突起部21的长度方向流动。此时,多个浇口40优选配置在与绝缘性树脂层突起部21的长度方向垂直的方向(在图4中的左右方向)。
或者,很明显,即便在图6的结构中控制用IC芯片14侧的结构改变,只要模塑材料沿着绝缘性树脂层突起部21的长度方向流动,则在模塑材料沿着绝缘性树脂层突起部21的长度方向流动的情况下,实现相同的效果。图5是示出在图6的结构中没有使用控制用IC芯片14侧的陶瓷基板19的情况中的模塑步骤中的形式的俯视图。即便在此种情况中,也能够设为如下的状况,通过图示的浇口40的配置,使模塑材料沿着绝缘性树脂层突起部21的各自的长度方向流动。
另外,如上所述,绝缘性树脂层突起部21的结构(尤其在其长度方向)通过多个下垫板13的结构确定,从而,浇口40的配置确定。相反地,也可以在浇口40的配置已预先确定的情况下,与此相应地确定多个下垫板13的结构。该设定能够适当地进行。
此外,由于构成上述半导体模块的要素,即,下垫板13、绝缘性树脂层20、模塑树脂层11的热膨胀系数大不相同。因此,通过由使用该半导体模块时的导通/截止进行的冷热循环,容易在下垫板13、绝缘性树脂层20、模塑树脂层11之间产生剥离。此点在使用下垫板13、绝缘性树脂层20、模塑树脂层11其中之一的热膨胀系数大不相同的陶瓷基板19(电路基板)的情况下更加显著。
与此相对,在上述制造方法中,能够在形成了绝缘性树脂层突起部21的状态下,通过传递模塑法形成模塑树脂层11,制造半导体模块。该形式的半导体模块成为如下的形式,具有绝缘性树脂层突起部21的绝缘性树脂层20和模塑树脂层11在其间夹住下垫板13等而嵌合。因此,这些之间的密接性增高,即便在使用时的冷热循环时,也很难在这些之间产生剥离。从此观点也能够得到可靠性高的半导体模块。此点尤其在使用了陶瓷基板19(电路基板)的情况下更加显著。不过,在使用较便宜的树脂基板取代陶瓷基板的情况下也是一样。
另外,在上述制造方法中,虽然是在接合步骤之前进行了芯片搭载步骤,但是,也能够在将功率半导体芯片等搭载到下垫板之前进行接合步骤,在接合后搭载功率半导体芯片等,之后,进行模塑步骤。此时,能够抑制在接合步骤时对功率半导体芯片等施加的压力。此外,很明显,只要在形成了绝缘性树脂层突起部之后进行模塑步骤,则上述结构是有效的。

Claims (5)

1.一种半导体模块,其被构成为,将多个金属板以其下表面隔着多层结构的绝缘性树脂层与散热板的上表面相对的方式与所述散热板接合而成的结构密封于模塑树脂层中,其中,该多个金属板排列成一列,且在各自的上表面搭载有半导体芯片,
该半导体模块的特征在于具有:
第1结构体,其在所述多个金属板各自的上表面接合所述半导体芯片;以及
第2结构体,其在所述散热板的上表面形成了没有硬化的绝缘性树脂层,
所述第1结构体和所述第2结构体按照如下方式接合:所述金属板和所述绝缘性树脂层被压接,在相邻的2个所述金属板之间的空隙中,相邻的2个所述金属板中形成所述空隙的所述金属板的侧面被粗糙化,并且形成有所述绝缘性树脂层局部地向上侧突出的绝缘性树脂层突起部,
所述模塑树脂层是通过以如下方式进行传递模塑而形成的:将所述第1结构体和所述第2结构体接合而成的结构固定在模具中,在从浇口注入液态的模塑材料后,进行硬化,
所述绝缘性树脂层突起部被形成为,所述绝缘性树脂层突起部的长度方向成为在所述模具中从所述浇口注入的所述模塑材料流动的方向。
2.根据权利要求1所述的半导体模块,其特征在于,
在与所述绝缘性树脂层突起部的长度方向垂直的方向上排列设置了多个所述浇口。
3.根据权利要求2所述的半导体模块,其特征在于,
与多个所述金属板对应地设置了相同数量的多个所述浇口。
4.根据权利要求2所述的半导体模块,其特征在于,
在与所述多个金属板排列的方向垂直的方向上从所述多个金属板的排列离开的部位设置有电路基板,所述电路基板密封于所述模塑树脂层中,其中,该电路基板具有在陶瓷基板搭载有其他半导体芯片的形式,
在设置有所述电路基板的一侧设置了多个所述浇口。
5.根据权利要求3所述的半导体模块,其特征在于,
在与所述多个金属板排列的方向垂直的方向上从所述多个金属板的排列离开的部位设置有电路基板,所述电路基板密封于所述模塑树脂层中,其中,该电路基板具有在陶瓷基板上搭载有其他半导体芯片的形式,
在设置有所述电路基板的一侧设置了多个所述浇口。
CN2013200221170U 2012-09-28 2013-01-16 半导体模块 Expired - Fee Related CN203038909U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012216091A JP5983249B2 (ja) 2012-09-28 2012-09-28 半導体モジュールの製造方法
JP2012-216091 2012-09-28

Publications (1)

Publication Number Publication Date
CN203038909U true CN203038909U (zh) 2013-07-03

Family

ID=48691003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013200221170U Expired - Fee Related CN203038909U (zh) 2012-09-28 2013-01-16 半导体模块

Country Status (2)

Country Link
JP (1) JP5983249B2 (zh)
CN (1) CN203038909U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867839A (zh) * 2014-02-21 2015-08-26 三垦电气株式会社 半导体装置的制造方法和半导体装置
CN105097753A (zh) * 2014-05-05 2015-11-25 上海酷蓝电子科技有限公司 一种分段式线性恒流控制器及其封装方法
CN107045990A (zh) * 2017-03-13 2017-08-15 广东美的制冷设备有限公司 电路模块及其制造方法
CN107045991A (zh) * 2017-03-13 2017-08-15 广东美的制冷设备有限公司 电路模块及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017038019A (ja) * 2015-08-13 2017-02-16 富士電機株式会社 半導体装置
EP4024444A4 (en) 2019-08-29 2023-09-20 Kyocera Corporation ELECTRICAL CIRCUIT BOARD AND ENERGY MODULE
CN115799238A (zh) * 2022-11-17 2023-03-14 海信家电集团股份有限公司 功率模块和电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086764A (ja) * 2001-09-12 2003-03-20 Toshiba Corp 半導体装置
JP3828036B2 (ja) * 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4764983B2 (ja) * 2006-07-25 2011-09-07 富士電機株式会社 半導体装置の製造方法
JP2008311558A (ja) * 2007-06-18 2008-12-25 Toshiba Corp 半導体装置の製造方法
JP5279632B2 (ja) * 2009-06-25 2013-09-04 三菱電機株式会社 半導体モジュール
JP5598189B2 (ja) * 2010-09-08 2014-10-01 株式会社デンソー 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867839A (zh) * 2014-02-21 2015-08-26 三垦电气株式会社 半导体装置的制造方法和半导体装置
CN105097753A (zh) * 2014-05-05 2015-11-25 上海酷蓝电子科技有限公司 一种分段式线性恒流控制器及其封装方法
CN105097753B (zh) * 2014-05-05 2019-01-15 上海酷蓝电子科技有限公司 一种分段式线性恒流控制器及其封装方法
CN107045990A (zh) * 2017-03-13 2017-08-15 广东美的制冷设备有限公司 电路模块及其制造方法
CN107045991A (zh) * 2017-03-13 2017-08-15 广东美的制冷设备有限公司 电路模块及其制造方法

Also Published As

Publication number Publication date
JP2014072304A (ja) 2014-04-21
JP5983249B2 (ja) 2016-08-31

Similar Documents

Publication Publication Date Title
CN203038909U (zh) 半导体模块
CN104157622B (zh) 功率电子开关装置和具有该功率电子开关装置的布置结构
KR100576298B1 (ko) 수지몰드형 디바이스 및 그 제조장치
CN203859110U (zh) 双标记板堆叠式管芯封装件与半导体封装件
US9472538B2 (en) Semiconductor device manufacturing method and semiconductor device
CN103887273A (zh) 半导体模块
JPH08340080A (ja) 半仕上げ製品
CN102522375A (zh) 半导体装置、半导体装置的制造方法及引线框
CN101626001A (zh) 半导体装置及其制造方法
CN104465577A (zh) 半导体装置以及其制造方法
CN103824844A (zh) 功率半导体模块及其制造方法
CN103620763A (zh) 功率半导体模块以及其制造方法
CN104979221A (zh) 半导体装置的制造方法及半导体装置
CN101640178B (zh) 半导体装置、半导体装置的制造方法及引线框
US10043680B2 (en) Method for manufacturing semiconductor device
CN109545769B (zh) 硅芯片封装引线框架及其封装方法
KR20160149323A (ko) 플라스틱 사출 오버몰드 전도체 경로 구조 및 플라스틱 사출 오버몰드 전도체 경로 구조를 제조하기 위한 방법
US9978662B2 (en) Semiconductor device and manufacturing method for same
CN105140190A (zh) 半导体封装件和制造该半导体封装件的方法
US7821141B2 (en) Semiconductor device
CN202549841U (zh) 半导体模块
CN105470233A (zh) 一种sot223引线框架及其封装方案
JPH09275155A (ja) 半導体装置
CN108807292A (zh) 一种智能功率模块及其制造方法
CN104882386B (zh) 半导体器件格栅阵列封装

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130703

Termination date: 20220116