KR100576298B1 - 수지몰드형 디바이스 및 그 제조장치 - Google Patents

수지몰드형 디바이스 및 그 제조장치 Download PDF

Info

Publication number
KR100576298B1
KR100576298B1 KR20030018849A KR20030018849A KR100576298B1 KR 100576298 B1 KR100576298 B1 KR 100576298B1 KR 20030018849 A KR20030018849 A KR 20030018849A KR 20030018849 A KR20030018849 A KR 20030018849A KR 100576298 B1 KR100576298 B1 KR 100576298B1
Authority
KR
South Korea
Prior art keywords
resin
metal block
lead
metal
gap
Prior art date
Application number
KR20030018849A
Other languages
English (en)
Other versions
KR20030078690A (ko
Inventor
하야시켄이치
카와후지히사시
타지리미쓰구
시카노타케토시
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030078690A publication Critical patent/KR20030078690A/ko
Application granted granted Critical
Publication of KR100576298B1 publication Critical patent/KR100576298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

절연성능에 뛰어난 수지몰드형 디바이스 및 그 제조장치를 제공한다. 수지몰드형 디바이스(1)는, 제1 방향(X방향)으로 소정의 간격을 두고 배치된 복수의 소자(2)와, 각 리드부가 각 소자와 전기적으로 접속되어 있는 복수의 리드부(6, 8)와, 각 금속블록은 각 전자부품과 이 전자부품에 대응하는 리드부에 대응하여 설치되어 있는 복수의 금속블록(3)과, 복수의 소자·리드부·금속블록으로 일체적으로 형성되고, 이들 복수의 소자·리드부·금속블록을 유지하는 절연수지성 패키지(10)를 구비하고 있다. 패키지의 수지는, 제1 방향과 거의 직교하는 제2 방향(Y방향)으로부터, 인접하는 금속블록의 사이의 간극(14)으로 향하여 주입되고 형성되어 있다.
수지몰드, 제조장치, 외부리드, 방열용, 간극, 금속블록, 패키지, 반도체

Description

수지몰드형 디바이스 및 그 제조장치{RESIN-MOLDED DEVICE AND MANUFACTURING APPARATUS THEREOF}
도 1은 본 발명의 실시예 1에 관한 수지몰드형 디바이스의 일예인 반도체장치의 평면외관 모식도이다.
도 2는 동실시예에 관한 반도체장치의 대표단면의 모식도이다.
도 3은 동실시예에 관한 반도체장치의 제조방법의 하나의 공정을 나타내는 평면외관 모식도이다.
도 4는 동실시예에 있어서, 도 3에서 나타낸 공정에서의 1국면을 나타낸 대표단면의 모식도이다.
도 5는 동실시예에 있어서, 도 4에서 나타낸 국면에서의, V-V 단면에서의 단면의 모식도이다.
도 6은 동실시예에 관한 다른 반도체장치의 대표단면의 모식도이다.
도 7은 실시예 2에 관한 수지몰드형 디바이스의 일예인 반도체장치의 대표단면의 모식도이다.
도 8은 동실시예에 관한 반도체장치의 제조방법의 하나의 공정을 나타내는 평면외관 모식도이다.
도 9는 반도체장치에 있어서, 금속블록에 곡면형상을 형성하고 있지 않은 경우에, 도 8에서 나타낸 국면에서, 생길 우려가 있는 문제에 대하여 설명한, 평면확대 모식도이다.
도 10은 동실시예에 관한 반도체장치에 있어서, 금속블록에 곡면형상을 형성한 경우에, 도 8에서 나타낸 국면에 있어서, 문제가 생기지 않은 것을 설명한, 평면확대 모식도이다.
도 11은 실시예 3에 관한 수지몰드형 디바이스의 일예인 반도체장치의 평면도이다.
도 12는 동실시예에 관한 반도체장치의 측면도이다.
도 13은 동실시예에 관한 반도체장치의 다른 측면도이다.
도 14는 동실시예에 관한 반도체장치의 대표단면의 모식도이다.
도 15는 동실시예에서의 반도체장치의 제조방법의 하나의 공정을 나타내는 평면 외관도이다.
도 16은 동실시예에 있어서, 도 15에 나타낸 공정을 나타내는 다른 평면 외관도이다.
도 17은 동실시예에 있어서, 도 15에서 나타낸 공정에서의 1국면을 나타낸 평면 외관도이다.
도 18은 동실시예에 있어서, 도 15에서 나타낸 공정에서의 1국면을 나타낸 다른 평면 외관도이다.
도 19는 동실시예에서의 반도체장치의 제조방법의 하나의 공정을 나타내는 대표단면의 모식도이다.
도 20은 동실시예에서의 다른 반도체장치의 대표단면의 모식도이다.
도 21은 동실시예에서의 또 다른 반도체장치의 대표단면의 모식도이다.
도 22는 종래의 반도체장치에서의 대표단면의 모식도이다.
도 23은 종래의 반도체장치의 제조방법의 하나의 공정을 나타내는 평면 외관도이다.
도 24는 종래의 반도체장치에 있어서, 도 23에서 나타낸 공정의 1국면에서의 평면외관 모식도이다.
도 25는 종래의 반도체장치에 있어서, 도 23에서 나타낸 공정의 다른 1국면에서의 평면외관 모식도이다.
도 26은 종래의 반도체장치에 있어서, 도 23에서 나타낸 공정의 또 다른 1국면에서의 평면외관 모식도이다.
*도면의 주요부분에 대한 부호의 설명
1 : 반도체장치 2 : 소자
3 : 금속블록 4, 5 : 땜납
6,8 : 외부리드(리드부) 10 : 수지패키지
12 : 수지주입구 15 : 금형
19 : 수지
본 발명은, 복수의 소자·리드부·방열용 금속블록을 수지패키지에 일체적으로 유지한 디바이스, 및 그 디바이스를 제조하는 장치에 관한 것이다.
전자디바이스의 하나로서, 예를 들면 에어컨, 세탁기 등의 인버터용 스위칭소자로서 사용되는 전력용 반도체장치가 있다. 이 전력용 반도체장치는, 예를 들면 도 22에 나타낸 바와 같이, 일반적으로, 금속박판으로 형성되는 리드 프레임(101), 전력용 소자(102), 방열용 히트싱크로서 기능하는 금속블록(103)을 구비하고 있고, 이들 각 부품이 수지패키지(104)에 의해 일체적으로 유지되어 있다.
리드 프레임(101)은, 다이패드부(105)와, 내부 리드부(106)를 가지고 있고, 전력용 소자(102)는 다이패드부(105)에 땜납(107)으로 접합되어 있다. 전력용 소자(102)와 내부 리드부(106)와는, 알루미늄 와이어(108)에 의해 접속되어 있다. 금속블록(103)은, 그의 대략 중앙부에 볼록부(109)를 가지고 있고, 그 볼록부(109)가 리드 프레임(101)의 전력용 소자(102)에 대향하는 면과는 반대측의 면과 소정거리를 두고 전력용 소자(102)에 대향하여 배치되어 있다. 금속블록(103)의 볼록부(109)와, 리드 프레임(101)과의 사이에 형성되어 있는 수지패키지를 수지절연층(110)이라 부른다. 수지패키지(104)는, 금속블록(103)의 리드 프레임(101)과는 반대측의 면을 노출시킨 상태로, 전력용 소자(102), 리드 프레임(101) 및 금속블록(103)을 밀봉하여, 일체적으로 유지하고 있고, 금속블록(103)의 노출부분에 외부 방열기(도시하지 않음)가 부착된다.
이와 같은 종래의 반도체장치에서는, 전력용 소자(102)에서 발생한 열이, 리드 프레임(101), 절연수지층(110), 금속블록(103)을 통해, 외부 방열기에서 방출된다. 여기서, 금속블록(103)은 알루미늄 혹은 강재로 형성되고, 그 열전도율은, 각각 200W/mK, 390W/mK이다. 리드 프레임(101)도 강재 등의 금속으로 형성되기 때문에, 금속블록과 동등한 열전도율을 갖는다. 그러나, 절연수지층(110)의 열전도율은 1∼3W/mK이며, 그 밖의 재료의 약 1/100정도밖에 안된다. 그 때문에, 절연수지층(110)이 열전도의 주된 저해요인으로 되어 있다. 바꿔 말하면, 종래의 반도체장치의 내부 열저항의 대부분은, 절연수지층(110)이 차지하고 있다.
그런데, 반도체장치의 방열특성은, 열이 통과하는 재료의 두께나 열전도율, 및 열이 재료를 통과하는 면적, 소위 열전도 면적으로 결정된다. 그 때문에, 절연수지층(110)의 두께를 얇게 함으로써, 해당 종래의 반도체장치의 내부 열저항을 감소시키는 것도 생각된다. 그렇지만, 해당 부위에는 수천 V의 절연내압이 필요하기 때문에, 그 두께는 0.3mm 전후가 한계이며, 방열특성의 개선에도 한계를 가지고 있다.
이 문제를 해결하기 위해, 절연수지층보다도 상류측에 히트 스프레더(heat spreader)로서 기능하는 금속블록을 설치하고, 그곳에서의 열의 방사를 확보하고, 수지절연층에서의 열전도 면적을 증대시킴으로써, 방열성능을 향상시킨다는 것이 생각되고 있다. 이 경우, 복수의 전력용 소자를 탑재하는 반도체장치에 있어서는, 적어도 절연단위마다 금속블록을 분할하여, 상호의 절연을 확보할 필요가 생기기 때문에, 반도체장치는 복수의 금속블록을 구비하게 된다. 이와 같은 복수의 금속블록을 구비하는 반도체장치는, 수지패키지를 형성할 때에, 금속블록 사이에서도 양호한 수지충전이 필요하게 된다는 점에서, 종래의 반도체장치와 다르다. 그렇지만, 종래의 반도체장치에서는, 당연하지만 금속블록 사이의 수지충전에 대해서는 전혀 고려되어 있지 않다. 그 때문에, 이것을 복수의 금속블록을 구비하는 본 반도체장치에 적용한 경우에는, 여러가지의 문제가 있었다.
이 문제점에 대하여, 구체적으로 설명한다. 도 23에 나타낸 바와 같이, 일본 특허공개 2000-138343호 공보에서 제안되어 있는 수지주입구(111)에서 액형의 수지를 주입하는 것에 의해 반도체장치의 수지패키지의 형성을 시도한 경우에는, 이하에 나타내는 문제가 발생한다. 첫째로, 금속블록 사이의 간극에 수지가 주입되는 타이밍이 일정하게 되지 않으므로, 수지가 먼저 유입된 간극에서, 수지 주입압력에 기인하는, 해당 간극을 눌러 넓히고자 하는 힘이 발생한다. 이 힘에 의해, 해당 금속블록의 위치가 이동하고, 해당 간극은 확대되어, 인접하는 간극은 좁아진다. 이 모양을 도 24에 나타낸다.
도 24는, 복수의 금속블록을 구비한 반도체장치에 대하여, 종래의 수지주입구 위치를 적용한 반도체장치 수지패키지 성형공정에서의 1국면에 대하여, 금속블록 이면에 시점을 둔 평면도를 모식적으로 나타낸 것이다. 도면에서, 인접하는 금속블록(102)의 하나의 간극(112a)에서는, 근처의 간극(112b, 112c)에 비해, 수지(113)의 충전이 크게 느려진다. 그 때문에, 전술한 대로, 간극 112b, 112c는 폭이 커지고, 한쪽 간극 112a는 폭이 작아진다. 그 결과, 협소화된 간극으로는, 더 한층 수지가 주입되기 어려워지며, 충전완료의 타이밍이 느려진다. 이 경우, 인접하는 금속블록끼리 접촉하여, 금속블록 사이에서의 절연이 확보되지 않고, 제품불량이 된다는 문제가 발생할 우려가 높다. 또한 금속블록에 부담되는 힘이 과대한 경우는, 리드 프레임과 금속블록 사이의 고착층이 손상을 받을 우려도 있다.
둘째로, 가령 금속블록 사이의 접촉은 면했다고 해도, 전술한 대로, 협소화된 간극으로는 수지의 주입성이 극단적으로 열화하기 때문에, 수지의 미충전부가 발생하여, 금속블록 사이에서 절연을 확보할 수 없고, 제품불량이 된다는 문제도 있다.
셋째로, 금속블록의 이동이 발생하지 않은 경우라도, 금속블록 사이의 간극 내에 존재하는 공기를 완전히 배척하지 않으면, 잔류공기가 "보이드(void)"라 부르는 수지 미충전부를 형성하기 때문에, 금속블록 사이의 절연을 확보할 수 없다는 문제도 있다. 요컨대, 종래의 반도체장치에서 사용되는 수지주입구 위치로는, 각 간극에서 수지의 주입이 균일하게 되지 않기 때문에, 수지의 주입구 주위에 돌아들어감에 의한 공기잔존이 발생하여, 공기가 보이드로서 해당 간극부에 잔존해 버린다.
도 25는, 도 24에 나타낸 국면보다도, 시간이 진행하여, 충전이 최종적으로 완료한 국면을 나타낸 모식도이다. 도면중, 각 간극을 흐르는 수지의 유동방향을 화살표로 나타냈다. 전술한 대로, 간극 112a에서 충전이 늦어지기 때문에, 이 간극 112a에서는, 수지주입구로부터의 수지흐름과, 근접하는 간극을 충전하여 끝내어 간극 112a에 유입하는 수지의 흐름이 공기를 트랩하여, 보이드(114)를 형성한다. 그리고, 보이드(114)가, 인접하는 금속블록 사이의 절연성을 저하한다.
넷째로, 금속블록이 수지패키지중에 완전히 내포되는, 소위 풀 몰드타입의 반도체장치에 있어서는, 더욱 문제가 현저화된다. 즉, 이와 같은 타입의 반도체장치에서는, 외부 방열기에 가까운 측의 금속블록 이면측에도 수지패키지를 완전히 형성하고, 외부 방열기와의 사이에서 절연을 확보할 필요가 있지만, 종래의 반도체장치에서 사용되는 수지주입구를 사용하는 경우에는, 역시 전술한 바와 같이 수지의 주입구 주위로 돌아들어가는 것이 원인으로, 금속블록 이면의 수지절연층 형성부에 보이드나 미충전이 발생한다. 이 모양을 도 26에 나타낸다. 도 26은, 수지충전이 완료한 시점에서, 도 24, 25와 동일한 시점에서 본 외관모식도이다. 이와 같이, 보이드 등에 의한 수지 미충전부(115)가 존재한 경우, 외부 방열기와의 사이에서 절연을 확보할 수 없기 때문에, 제품불량이 된다는 문제도 있었다.
그래서, 본 발명은, 이러한 문제를 해결하기 위해 이루어진 것으로, 절연성능에 뛰어난 수지몰드형 디바이스 및 그 제조장치를 제공하는 것을 목적으로 한다.
이 목적을 달성하기 위해, 제1 국면의 수지몰드형 디바이스는,
제1 방향으로 소정의 간격을 두고 배치된 복수의 전기소자와,
복수의 리드부로서, 각 리드부가 각 소자와 전기적으로 접속되어 있는, 복수의 리드부와,
제1 방향으로 간극을 두고 배치된 복수의 방열용 금속블록으로서, 각 금속블록은 각 소자와 이 소자에 대응하는 리드부에 대응하여 설치되어 있는, 복수의 금 속블록과,
전기적으로 절연성의 수지로 이루어지며, 복수의 소자·리드부·금속블록으로 일체적으로 성형되고, 이들 복수의 소자·리드부·금속블록을 유지하는 패키지를 구비한 수지몰드형 디바이스에 있어서,
패키지의 수지가, 제1 방향과 거의 직교하는 제2 방향으로부터, 인접하는 금속블록의 사이의 간극으로 향하여 주입되어 형성되어 있는 것을 특징으로 한다.
제2 국면의 수지몰드형 디바이스는, 각 금속블록이, 대응하는 리드부에 고착되어 있는 것을 특징으로 한다.
제3 국면의 수지몰드형 디바이스는, 각 금속블록이, 다른 금속블록으로부터 전기적으로 절연되어 있는 것을 특징으로 한다.
제4 국면의 수지몰드형 디바이스는, 인접하는 금속블록 사이의 간극의 폭이 제2 방향으로 거의 일정하게 되어 있는 것을 특징으로 한다.
제5 국면의 수지몰드형 디바이스는, 인접하는 금속블록 사이의 간극의 폭이, 수지주입구에 근접하는 부위에서 넓게 되어 있는 것을 특징으로 한다.
제6 국면의 수지몰드형 디바이스는, 각 금속블록이, 리드부에 고착된 제1 부분과, 리드부로부터 떨어지고 또한 제1 부분의 반대측에 위치하고 또한 제1 부분보다도 큰 제2 부분을 갖는 것을 특징으로 한다.
제7 국면의 수지몰드형 디바이스는, 각 리드부가, 소자를 탑재하는 제1 부분과, 소자로부터 떨어지고 또한 제1면 부분의 반대측에 있는 제2면 부분을 가지며, 이 제2면 부분에 금속블록을 고착한 것을 특징으로 한다.
제8 국면의 수지몰드형 디바이스는, 각 금속블록이, 대응하는 소자와, 이들 금속블록과 소자와의 사이에 배치된 리드부를 통해 대향하고 있는 것을 특징으로 한다.
제9 국면의 수지몰드형 디바이스는, 각 금속블록은 패키지로부터 노출하지 않고 그 패키지에 수용되어 있는 것을 특징으로 한다.
제10 국면의 수지몰드형 디바이스는, 각 소자가 대응하는 금속블록에 고착되어 있는 것을 특징으로 한다.
제11 국면에 관한 수지몰드형 디바이스의 제조장치는, 제1 방향으로 소정의 간격을 두고 배치된 복수의 소자와,
복수의 리드부로서, 각 리드부가 각 소자와 전기적으로 접속되어 있는, 복수의 리드부와,
제1 방향으로 간극을 두고 배치된 복수의 방열용 금속블록으로서, 각 금속블록은 각 소자와 이 소자에 대응하는 리드부에 대응하여 설치되어 있는, 복수의 금속블록과,
전기적으로 절연성의 수지로 이루어지며, 복수의 소자·리드부·금속블록으로 일체적으로 형성되고, 이들 복수의 소자·리드부·금속블록을 유지하는 패키지를 구비한 수지몰드형 디바이스의 제조장치로서,
이 제조장치는 패키지를 성형하는 틀을 구비하고 있고,
틀은, 제1 방향과 거의 직교하는 제2 방향으로부터, 인접하는 금속블록의 사이의 간극으로 향하여 수지를 주입하는 수지주입구를 구비하는 것을 특징으로 한 다.
제12 국면의 수지몰드형 디바이스의 제조장치는, 제1 방향에 관한 수지주입구의 폭이, 제1 방향에 관한 금속블록 사이의 간극의 폭보다도 큰 것을 특징으로 한다.
제13 국면의 수지몰드형 디바이스의 제조장치는, 제11 국면 또는 제12 국면 중 어느 하나의 수지몰드형 디바이스 제조장치로 제조된 것을 특징으로 한다.
[발명의 실시예]
이하, 첨부도면을 참조하여 본 발명에 관한 디바이스 및 그 제조장치의 실시예를 설명한다. 또한, 복수의 실시예에서 동일 또는 유사한 부분 또는 부재에는 동일한 부호를 붙인다. 또한, 실시예의 설명중에 방향을 특정하는 용어(예를 들면, 「상」, 「하」, 「앞」, 「뒤」 및 그것들의 용어를 포함하는 별도의 용어「위쪽」, 「아래쪽」)를 사용하지만, 이것은 발명의 이해를 쉽게 하기 위한 것으로서, 발명의 범위를 한정하는 것은 아니다.
(실시예 1)
실시예 1에 관한 수지몰드형 디바이스의 일예인 반도체장치에 대하여 설명한다. 이 반도체장치의 평면외관 모식도를 도 1에 나타내고, 그 대표단면의 모식도를 도 2에 나타낸다. 도 2에 나타낸 바와 같이, 반도체장치 1은, 반도체부품을 포함하는 복수의 전력용 소자(2)를 갖는다(도 3참조). 각 전력용 소자(2)는, 도전성 금속으로 이루어지는 방열용 금속블록(3)에 땜납(4)을 통해 고착되어 있다. 또한, 금속블록(3)은, 땜납(4)을 통해, 제1 외부리드(리드부)(6)에 접속되어 있다. 그리고, 전력용 소자(2)는, 금속블록(3)에 대향하는 하면에 하나의 단자(도시하지 않음)를 구비하고 있고, 이 단자가 땜납(4), 금속블록(3), 땜납(5)을 통해, 제1 외부리드(6)와 전기적으로 접속되어 있다. 한편, 금속블록(3)과는 반대측에 있는 전력용 소자(2)의 상면에는 2개의 단자(도시하지 않음)가 설치되어 있고, 이들 단자가 알루미늄 와이어(7)를 통해 제2 외부리드(리드부)(8)와 각각 전기적으로 접속되어 있다. 그리고, 제1 및 제2 외부리드(6, 8)는 도중에 도면의 위쪽으로 향하여 꺾여 구부려져 있다. 이들 전력용 소자(2), 금속블록(3), 외부리드(6, 8), 알루미늄 와이어(7)는, 외부리드(6, 8)의 자유단측과 금속블록(3)의 바닥면을 제외하고, 전기적으로 절연성의 수지재료로 이루어지는 패키지(10)에 의해 밀봉되며, 도 1 및 도 2에 나타내는 상태로 유지되어 있다.
도 3은, 반도체장치(1)의 제조공정에서, 전력용 소자(2)를 금속블록(3)에 고착하는 공정, 금속블록(3)과 리드 프레임(2)을 고착하는 공정 및 전력용 소자(2)와 리드부(8)를 와이어본딩하는 공정을 종료하고, 수지패키지(10)를 형성하는 공정 직전의 반제품의 구조를 나타내고, 거기에는 수지패키지(10)를 형성하는 공정에서 사용되는 금형의 수지주입구(12)가 겸하여 표시되어 있다. 도시한 바와 같이, 이 단계에서는, 제1 및 제2 외부리드(6, 8)는 똑바르게 신장되어 있고, 그 자유단은 외부리드(6, 8)를 둘러싸는 사각형의 외측부분(13)에 접속되어 있으며(즉, 분리되어 있지 않고), 이 외측부분(13)과 함께 리드 프레임을 구성하고 있다. 또한, 금속블록(3)은 이것을 위쪽(전력용 소자측)에서 보았을 때 직사각형 형상을 하고 있고, 화살표 X방향(제1 방향)으로 소정의 간격을 두고 같은 간격으로 배치되며, 인접하는 금속블록(3)의 사이에는 화살표 X와 직교하는 화살표 Y방향(제2 방향)으로 신장하는 가늘고 긴 간극(14)이 형성되어 있다. 또한, 각 금속블록(3)에 고착되는 제1 외부리드(6)도 소정의 간격을 화살표 X방향으로 두고 배치되어 있다. 한편, 와이어(7)가 접속되는 다른쪽의 제2 외부리드(8)는, 소정의 간격을 화살표 X방향으로 두고 배치되어 있다.
도 4는, 도 3에 나타내는 반제품의 반도체장치(1)를 금형(15)으로 유지한 상태를 나타낸다. 도시한 바와 같이, 금형(15)은 상형(16)과 하형(17)으로 이루어지며, 이들 상형(16)과, 하형(17)으로 반제품을 유지하고 있다. 상형(16)과 하형(17)이 대향하는 면에는, 수지패키지(10)의 윤곽을 모방한 캐비티(18)가 형성되어 있다. 캐비티(18) 내에 수지를 주입하는 수지주입구(12)는 상형(16)의 측벽(도면상, 좌측의 측벽)에 형성되어 있고, 이 수지주입구(12)를 통해 소정의 수지가 캐비티(18) 내에 주입되게 되어 있다. 단, 수지주입구를 설치하는 위치는 실시예가 한정되는 것은 아니며, 도시하는 수지주입구(12)의 아래쪽에 설치해도 된다. 또한, 도시하지 않지만, 상형(16) 또는 하형(17)의 반대측 측벽(도면상, 우측의 측벽)에는 배기구멍이 형성되어 있다. 특히 도 3에 나타낸 바와 같이, 각 수지주입구(12)는, 인접하는 금속블록(3)의 사이의 간극(14)의 연장선상에 배치되고, 이 간극(14)의 연장방향으로 향하여 수지가 사출되도록 해 놓는다. 또한, 각 수지주입구(12)의 폭(화살표 X방향의 폭)은, 간극(14)의 폭보다도 넓게 설계되어 있다.
이 금형(15)을 사용하여 반제품에 수지패키지(10)를 트랜스퍼 몰드 또는 인젝션 몰드하는 경우, 도 3에 나타내는 반제품이 도 4에 나타낸 바와 같이 상형(16)과 하형(17) 사이에 끼워져, 복수의 수지주입구(12)에서 주입된 수지(19)에 의해 수지패키지(10)가 형성된다. 이때, 전술한 바와 같이 수지주입구(12)는 인접하는 금속블록(3)의 사이의 간극(14)의 연장상에 그 연장방향으로 향하여 배치되어 있으므로, 수지주입구(12)로부터 사출된 수지(19)는 인접하는 금속블록(3)의 간극(14)에 바로 진행하여, 그 간극(14) 내에 충전된다. 또한, 수지주입구(12)의 폭은 간극(14)의 폭보다도 크기 때문에, 수지주입구(12)측과 배기구측의 간극 단부로서도, 간극의 전체에 확실하게 수지(19)가 충전된다. 또한, 도 3에 나타낸 바와 같이, 각 수지주입구(12)와 이것에 대향하는 간극(14)과의 거리는 모든 장소에서 동일하게 되어 있으므로, 도 5에 나타낸 바와 같이 모든 간극(14)에 거의 동시에 수지가 도달하여, 또한 충전되어 간다.
따라서, 간극(14)으로의 수지충전의 타이밍의 어긋남에 기인하여 금속블록(3)이 화살표 X방향으로 이동하지 않는다. 그 때문에, 수지패키지 형성공정 동안, 각각의 간극(14)의 폭은 변화되지 않고, 일부의 간극(14)이 좁아지는 또는 넓어지지는 않는다. 또한, 일부의 간극(14)에 충전된 수지(19)가 금속블록(3)의 반대측(배기구측)을 돌아 인접하는 간극(14)에 들어가, 이 간극(14)에 충전구측으로부터 진행해 오는 수지(19)와의 사이에서 공기를 트랩하고, 이 트랩된 공기가 보이드가 되는, 소위 수지의 주입구 주위로 돌아들어감에 의한 보이드의 발생을 막을 수 있다. 그 결과, 인접하는 금속블록(3)의 사이에, 보이드가 없는, 일정한 두께의 수지층이 개재하여, 이들 금속블록(3)을 서로 양호하게 절연한다.
그런데, 금속블록의 간극이 좁아지면, 충전이 곤란하게 될 뿐만 아니라, 양호하게 충전된 경우라도, 절연을 확보할 수 없을 우려가 있다. 금속블록 사이의 절연내력은, 외부 방열기와의 사이에서 필요하게 되는 절연내력보다도 작은 것이 되는 것도 많지만, 그래도 최저한 0.1mm 이상 없으면 절연을 확보할 수 없다. 반대로, 간극의 폭을 3mm 이상으로 해도 충전성은 개선하지 않은 것이 실험으로 확인되었다. 따라서, 간극의 폭을 3mm 이상으로 해도, 반도체장치의 크기를 쓸데없이 크게 할 뿐으로 장점이 없다. 이러한 이유로, 간극의 폭은, 0.1mm 이상에서 또한 3mm 이하인 것이 바람직하다. 더 바람직하게는, 수지패키지 형성공정에서의 안정적인 수지의 주입 및 충전을 확보함과 동시에, 반도체장치의 소형화를 고려하면, 간극의 폭은 0.3mm 이상으로 또한 2mm 이하가 된다.
또한, 본 실시예에서는, 전력용 소자만이 탑재되는 예에 대하여 설명했지만, 제어용 소자가 예를 들면 제1 또는 제2 외부리드 상에 탑재되어 있어도 된다. 또한, 본 실시예에서는, 방열성을 최대한 향상시킬 목적으로, 전력용 소자를 금속블록 상에 탑재한 경우를 설명했지만, 내장된 소자끼리의 배선을 쉽게 하기 위해, 혹은 반도체장치의 제조를 보다 쉽게 하기 위해, 도 6에 나타낸 바와 같이 전력용 소자(2)를 외부리드(6)에 직접 탑재해도 된다. 이 경우, 전력용 소자(2)와 외부리드(6), 외부리드(6)와 금속블록(3)은, 땜납(20, 21)을 사용하여 각각 고착된다.
(실시예 2)
도 7은 실시예 2에 관한 수지몰드형 디바이스의 구체예인 반도체장치를 나타내고, 도 8은 이 반도체장치의 수지패키지 형성공정에서의 수지의 유동상태를 나타낸다. 이들 도면에 나타낸 바와 같이, 반도체장치(1A)에서, 각 금속블록(3)은, 수지주입구(12)측과 배기구측의 상하 및 좌우의 각 부와 상하로 신장되는 각 부가 챔퍼링 되어 곡면형상(22) 또는 기울어진 경사면으로 마감되어 있고, 인접하는 금속블록(3)의 사이에 형성되는 간극(14)의 입구 및 출구가 확폭되어 있다. 그 밖의 구성은 실시예 1의 반도체장치와 동일하다.
이와 같은 형상을 갖는 금속블록(3)을 구비한 반도체장치(1)는, 그 반제품을 금형(15)에 유지하여 수지몰드하면, 도 8에 나타낸 바와 같이, 수지주입구(12)에서 캐비티(18) 내로 주입된 수지(19)는 곡면형상(22)에 의해 용이하게 간극(14)에 도입되어 배출구로 향하여 이동하고, 각 간극에 확실히 충전된다.
금속블록의 각부(角部)가 챔퍼링되어 있지 않은 경우와, 챔퍼링되어 있는 경우에 대하여, 간극(14)의 단부에서의 수지의 충전성 및 수지의 유동성에 대하여 검토하거나 예를 들면, 도 9에 나타낸 바와 같이, 금속블록(3)의 단부가 곡면형으로 챔퍼링되어 있지 않은 경우, 금속블록(3)의 에지(23)가 수지(19)의 흐름의 특이점이 된다. 그 때문에, 에지(23)의 근방에서 수지(19)의 흐름이 흐트러져, 단부근방에 수지의 미충전부(보이드)(24)가 발생할 수 있다. 그 결과, 이 미충전부(24)에서 충분한 절연성을 얻을 수 없다. 한편, 도 10에 나타낸 바와 같이, 금속블록(3)의 단부를 곡면형상(22)으로 챔퍼링한 경우, 수지(19)의 흐름을 흐트러지게 하는 원인이 되는 에지 자체가 없기 때문에, 수지(19)의 흐름이 흐트러지지 않고, 수지(19)의 흐름이 금속블록(3)으로부터 떨어져 미충전부가 생기지 않는다.
그런데, 반도체장치가 사용되는 환경의 온도변화나, 반도체장치의 동작시에 발생하는 열에 기인하는 온도변화에 의해, 금속블록(3)과 수지패키지(10)와의 사이에는 각각의 선팽창계수의 차이에 기인하는 응력이 발생한다. 이 응력은 금속블록(3)의 단부에서 커지게 되며, 에지가 있는 경우에는 그 근방에 큰 응력집중이 생긴다. 그리고, 이 응력집중은, 수지패키지(10)가 금속블록(3)으로부터 박리하게 된 문제나, 수지패키지(10)에 깨어짐이 생긴다고 했던 문제를 발생한다. 그러나, 금속블록(3)의 단부를 곡면형으로 챔퍼링함으로써 응력집중이 감소하고, 그와 같은 박리나 깨어짐의 문제가 없어지며, 신뢰성이 높은 반도체장치를 제공할 수 있다.
또한, 곡면형상(22)의 반경에 대하여, 응력해석과 실험결과로부터, 반경이 0.1mm 이하에서는 응력감소의 효과가 작은 것, 또한 2mm 이상으로 해도 응력감소의 효과가 향상하지 않은 것을 알았다. 반대로 반경을 크게 하면, 열전도 면적이 작아지는 결점이 발생한다. 따라서, 곡면형상(22)의 반경은, 0.1mm 이상에서 또한 2mm 이하가 바람직하다. 더 바람직하게는, 곡면형상(22)의 가공정밀도의 안정성, 응력의 감소, 더욱이 방열특성도 고려하면, 반경은 0.3mm에서 1.5mm가 된다.
(실시예 3)
실시예 3에 관한 반도체장치의 평면도, 측면도 및 다른 측면도를 각각 도 11, 12, 13에 나타낸다. 이 반도체장치(1)는 소위 풀 몰드형 디바이스로서, 외부 방열기(도시하지 않음)를 부착하기 위한 부착홀(25)을 갖는다. 통상, 반도체장치(1)는, 외부 방열기에 대하여, 방열성을 개선할 목적으로 그 반도체장치(1)와의 사이에 방열 그리스(grease)를 개재시킨 상태로, 부착홀(25)에, 외부 방열기가 대응하는 부위에 형성된 구멍을 통해 나사를 끼워 넣어, 외부 방열기에 고정된다.
반도체장치의 대표단면의 모식도를 도 14에 나타낸다. 도시하는 바와 같이, 반도체장치 1B는, 전력용 소자로서, 절연게이트형 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor, 이하 「IGBT」라 기재)(26)와, 플라이휠 다이오드(Fly Wheel Diode, 이하 「FWD」라 기재)(27)를 갖는다. 이들 IGBT(26)과 FWD(27)는, 외부리드(6)에 형성된, 전력용 소자를 탑재하기 위한 회로를 형성한 파워회로부(28)에, 땜납(29)에 의해 접속되고 고착되어 있다. 반도체장치(1B)는 또, 제어용 소자로서, 저전압 집적회로(Low Voltage Intelligent Circuit, 이하 「LVIC」라 기재)(30)와, 고전압 집적회로(High Voltage Intelligent Circuit, 이하 「HVIC」라 기재)(31)를 갖는다. 이들 LVIC(30)와 HVIC(31)는, 외부리드(8)에 형성된, 제어용 소자를 탑재하기 위한 회로를 갖는 제어회로부(32)에, 땜납(33)에 의해 접속되고 고착되어 있다.
외부리드(6, 8)를 사이에 끼우고 IGBT(26)와 FWD(27)의 반대측에는, 금속블록(3)이 배치되어 있다. 금속블록(3)은, 주요부분(제1 부분)(34)과 그 주요부분(34)의 상부에 거기에서 돌출하도록 일체적으로 형성된, 주요부분(34)보다도 작은 위쪽 돌출부분(제2 부분)(35)으로 이루어지며, 이 위쪽 돌출부분(35)의 상 단면이 외부리드(6)에 땜납(36)에 의해 고착되어 있다. 그리고, 금속블록(3)의 주요부분은 그 방열면적을 크게 하기 위해 제2 외부리드(8)의 아래쪽으로 신장되어 있지만, 위쪽 돌출부분(35)의 높이(37) 정도만 제2 외부리드(8)로부터 떨어져 있으므로, 이 제2 외부리드(8)와의 사이에는 충분한 절연거리가 확보되어 있다. 또한, 금속블록(3)의 주요부분은, 그 상하와 좌우의 각 부 및 상하방향으로 신장되는 각 부가 곡면형상(38)으로 마감되어 있고, 인접하는 금속블록 사이의 간극에 수지가 스무스하게 유입하도록 해 놓음과 동시에, 금속블록(3)의 각 부 근방에 큰 응력집중이 생기지 않도록 해 놓는다.
IGBT(26)와 FWD(27)와의 사이, IGBT(26)와 소정의 내부외부 리드와의 사이, FWD(27)와 소정의 내부외부 리드와의 사이 및 파워회로부(28)와 제어회로부(32)와의 사이는, 예를 들면 선지름 300um의 알루미늄 와이어(39)로 전기적으로 접속된다. LVIC(30) 및 HVIC(31)와 대응하는 외부리드와의 사이는, 알루미늄 와이어보다도 선지름이 작은 금도금 와이어(40)에 의해, 전기적으로 접속되어 있다.
이들 전력용 소자, 제어용 소자, 금속블록(3) 및 외부리드(6, 8)의 베이스부는, 절연성의 수지로 이루어지는 패키지(10)에 의해 밀봉되어 일체적으로 유지되어 있다. 여기서, 금속블록(3)과, 제어회로부(32)와의 사이의 수지패키지의 두께 37'는, 전기적 노이즈에 의한 제어용 소자인 LVIC(30)나 HVIC(31)의 오동작을 방지하는 목적으로, 시뮬레이션 및 실험에 의해 0.4mm 이상 필요하다는 것을 확인하고 있다. 보다 바람직하게는, 0.5mm 이상 필요하다. 따라서, 금속블록(3)의 위쪽 돌출부분(35)의 높이 37은, 수지패키지 형성공정을 포함하는 본 반도체장치의 제조공정에 서의, 제어회로부(32)의 위치변동을 고려하면, 0.5mm 이상은 필요하고, 보다 바람직하게는 1mm 이상 필요하다. 또한, 금속블록(3) 이면의 수지층(41)은, 외부 방열기(도시하지 않음)와의 사이의 절연특성을 만족시키기 위해, 그 두께가 0.3mm 이상 필요하다. 한편, 수지패키지(10)의 열전도율은, 금속블록을 구성하는 구리나 알루미늄의 1/100정도밖에 없기 때문에, 금속블록(3)의 열전도 면적을 크게 했다고 해도 금속블록 이면의 수지층(41)의 두께는, 높은 방열특성을 달성하기 위해 1.0mm 이하로 하는 것이 바람직하다. 보다 바람직하게는, 예를 들면 특히 높은 방열특성이 요구되는, 보다 큰 전류를 취급하는 반도체장치 등에서는, 0.6mm 이하가 된다. 그 때문에, 금속블록 이면의 수지층(41)은, 0.3mm 이상에서 또한 1.0mm 이하가 바람직하며, 더 바람직하게는 0.3mm 이상에서 또한 0.6mm 이하가 된다.
이와 같은, 풀 몰드형의 반도체장치에서는, 이 반도체장치로서의 제품에 대하여, 외부 방열기와의 사이에 충분한 절연내력을 보증할 수 있다. 더구나, 각각의 반도체장치의 절연내력을 검사하여, 필요한 절연내력을 구비한 제품을 시장에 제공할 수 있다. 따라서, 최종 사용자가 반도체장치와 외부 방열기를 조립할 때, 이들 반도체장치와 외부 방열기와의 사이에, 방열성을 유지하면서 절연을 확보하기 위해 종래 필요하게 되어 있었던 열전도성 절연부재를 설치할 필요가 없어지며, 반도체장치의 외부 방열기로의 조립성이 향상할 뿐만 아니라, 조립불량이나, 열전도성의 절연부재의 불량에 기인하는, 문제를 방지할 수 있다는 이점이 있다.
도 15와 도 16은, 반도체장치의 제조공정에서, 수지패키지를 형성하는 공정의 이전 공정까지 종료한 시점에서의 구조를, 위쪽과 아래쪽에서 본 도면으로, 특히 도 15의 점선으로 둘러싸인 영역은, 파워회로부(28), 제어회로부(32), 수지패키지(10)의 아웃라인(수지패키지의 아웃라인을 부호 42로 나타낸다. )을 나타낸다. 또한, 이들 도면에는, 수지패키지(10)를 형성하는 공정에서 사용되는 금형의 수지주입구(12)가 더불어 표시되어 있고, 각 수지주입구(12)가 인접하는 금속블록(3)의 사이에 형성된 간극(14)의 연장선상에 배치되어 있다. 따라서, 금속블록(3) 사이의 간극(14)으로의 수지의 충전은 실시예 1과 동일하게 양호하게 행해진다. 또한, 도 17과 도 18에 나타낸 바와 같이, 금속블록(3) 사이의 간극(14)을, 수지(19)가 충전되어 가는 과정에서, 금속블록 이면은 수지주입구(12)에 가까운 단부측으로부터 서서히 충전되어 간다. 또한, 금속블록(3)의 이면에서의, 수지(19)의 최종단면(43)은, 금속블록 사이의 간극(14)에서의 수지(19)의 최선단면(44)보다도, 조금 느리지만, 각 간극을 충전하는 수지(19)의 속도가 일정하기 때문에(요컨대, 각 간극에서의 수지의 최선단면(44) 일정하기 때문에), 금속블록(3)의 이면부에 잔존하는 공기를 배척하도록 일방향으로 충전되어 간다. 따라서, 각 간극 내에서의 수지의 충전속도가 다른 경우, 수지의 주입구 주위로 돌아들어감에 의한 공기트랩이 발생하고, 그 결과 충전불량에 의한 절연문제를 발생할 우려가 있지만, 수지주입구의 배치를 적정한 위치에 규제하는 것 등에 의해 공기트랩의 문제가 해소되어 있다.
본 실시예의 반도체장치에서는, 방열성 및 절연성의 양쪽을 양호하게 확보하기 위해, 금속블록(3) 이면의 절연수지층(41)의 두께를, 얇게 일정하게 규정하는 것이 바람직하다. 그 때문에, 수지패키지 형성공정에서의 1국면의 단면모식도인 도 19에 나타낸 바와 같이, 수지성형 금형의 하형(17)에는 각 금속블록(3)의 하면에 대향하는 부위에 그 하면으로 향하여 캐비티(18)에 진퇴하는 가동핀(45)이 설치되어 있다. 이 가동핀(45)은, 예를 들면 도시하지 않은 구동부(예를 들면, 실린더)에 구동 연결되어 있고, 수지(19)가 금형 내를 충전을 끝날 때까지는 캐비티(18)에 돌출하여 금속블록(3)을 지지하며, 금속블록(3)의 이면에 접하는 수지층의 두께를 일정하게 유지한다. 수지(19)가 금형 내에 완전히 충전되면, 수지(19)가 경화하기 전에, 가동핀(45)을 금형 내에 인입하여 수납한다. 이때, 가동핀이 점유하고 있었던 캐비티 내의 공간은, 주위의 수지가 인입되어 매립된다.
금속블록(3)의 이면부로의 수지(19)의 주입성을 더 향상시키기 위해, 리드 프레임(2)을 통해 금속블록(3)과는 반대측에, 수지(19)의 유동성을 억제하는 유동장해를 설치해도 된다. 이 유동장해는, 도 20에 나타낸 바와 같이, 제1 외부리드(6)와 제2 외부리드(8)와의 사이의 영역에 향하여 아래쪽으로 돌출하거나 하나 또는 복수의 돌기(46) 또는 벽을 상형(16)에 형성함으로써 얻어진다. 이 유동장해에 관해서는, 도 21에 나타낸 바와 같이, 돌기(46)나 벽에 덧붙여, 수지주입구(12)에 가깝게 하나 또는 복수의 팽출부(47)를 상형(16)에 형성해도 된다. 더욱이, 금속블록(3)의 이면부로의 수지(19)의 주입성을 더 향상시키기 위해, 수지패키지 형성공정에서, 금형 내를 감압해도 된다.
이와 같이, 실시예 3의 반도체장치에서는, 수지주입구를 적정한 위치에 배치한 것, 또한 금속블록을 수지가 흐르기 쉬운 형태로 한 것, 또한 금속블록을 노출시키지 않도록 완전히 수지패키지중에 수납한 것 등에 의해, 복수의 금속블록을 구비한 방열특성이 뛰어난 반도체장치에 있어서, 더 한층 뛰어난 절연특성을 확보할 수 있다.
(변형예)
이상, 본 발명에 관한 수지몰드형 디바이스 및 그 제조장치에 대하여 설명했지만, 수지패키지를 형성하는 수지재료로서는, 에폭시수지, 실리콘수지 등의 열경화수지, PPS(Polyphenylene Salfide)수지 등의 열가소성수지, 혹은 그것들 여러종류를 적절히 혼합한 것을 베이스로 사용할 수 있다. 또한, 이 베이스수지에 열전도성을 부여하기 위한, 혹은 선팽창계수를 조정하기 위한, 더욱이 또는 기계적 강도를 향상시키기 위한 등의 이유로, 실리카, 산화알루미늄, 기타 무기재료, 혹은 절연성 코팅이 시행된 금속미분 등으로 이루어지는 필터를 혼재시킨 것이 생각된다. 그러나, 본 발명은, 수지패키지의 재료에 의해 그 범위가 한정되는 것은 아니다.
또한, 각 실시예에서는 6개의 금속블록을 구비한 반도체장치를 도면에 나타냈지만, 그 개수는 2개 이상이면 몇개라도 좋다. 더욱이, 외부리드와 금속블록 및 전력용 소자 및 제어용 소자와 외부리드 혹은 금속블록은, 땜납에 의해 고착된 예에 대하여 설명했지만, 그 수법은 문제삼지 않는다. 당연시되면서, 은납이나, 도전성 접착제 등의 별도의 납재라도 상관없고, 코킹가공 등에 의한 기계적인 고정이어도 상관없으며, 초음파나 레이저, 기타 전기적 에너지나 열적 에너지 등을 이용하여, 직접적으로 고착하고 있어도 아무런 상관없다.
마찬가지로, 전력용 소자나 제어용 소자와 내부외부 리드, 외부리드와 내부리드(리드부), 내부리드끼리, 혹은 다른 리드 프레임 사이를 와이어로 전기적으로 접속하는 예에 대하여 설명했지만, 당연시되면서 그 재질이나 와이어 지름이 한정되는 것은 아니고, 전기적으로 양자가 접속되어 있으면 그 방법은 문제삼지 않는다. 그 다른 방법으로는, 은, 구리 등의 양도전체의 와이어 접속이어도 되며, 땜납이나 은납 등의 땜납재, 혹은 도전성 접착제로 접합해도 되고, 코킹가공 등에 의한 기계적인 고정이어도 되며, 초음파나 레이저, 기타 전기적 에너지나 열적 에너지 등을 이용하여 고착함으로써 전기적 접속을 얻어도 되고, 게다가 전기적 접속이 확보된다면, 양자가 접촉하고 있는 것만으로도 된다.
이상의 설명으로부터 명백해지는 바와 같이, 본 발명 중, 제1 국면의 수지몰드형 디바이스에 의하면, 금속블록 사이의 간극의 연장선상으로부터 수지가 주입되므로, 패키지 형성시 각 금속블록 사이의 간극에 수지가 충전되는 타이밍을 일정하게 일치시킬 수 있다. 그 때문에, 각 금속블록 사이의 간극에서의 충전불량을 방지할 수 있고, 또한, 금속블록의 이동이나, 그것에 따른 금속블록 사이에서의 절연불량을 방지할 수 있다.
제2 국면의 수지몰드형 디바이스에 의하면, 금속블록이 리드부에 고착되어 있는 것에 의해, 수지패키지 형성시의 금속블록의 위치결정이 용이하기 때문에, 제조효율이 상승하고, 또한 금속블록 사이의 간극의 폭을 제어하기 쉬워지므로, 충전불량이나 절연불량을 미연에 막는 것이 용이하게 된다.
제3 국면의 수지몰드형 디바이스에 의하면, 각 금속블록은 다른 금속블록으 로부터 전기적으로 절연되어 있으므로, 전위가 다른 복수의 금속블록을 반도체장치에 구비하는 것이 가능해지며, 고기능화가 용이하게 된다.
제4 국면의 수지몰드형 디바이스에 의하면, 금속블록 사이의 간격이, 대략 균등하게 배치되어 있으므로, 각 간극에서의 수지의 충전속도를 일정하게 일치시키는 것이 용이하게 되며, 각 금속블록 사이의 간극에서의 충전불량을 방지할 수 있고, 또한 금속블록의 이동이나, 그것에 따른 금속블록 사이에서의 절연불량을 방지할 수 있다.
제5 국면의 수지몰드형 디바이스에 의하면, 금속블록 사이의 간극이 수지주입구의 근방에서 넓게 되어 있으므로, 수지가 보다 각 금속블록 사이의 간극에 한층 더 스무스하게 주입되며, 그 간극에서의 충전불량을 방지하는 것이 더 한층 용이하게 된다.
제6 국면의 수지몰드형 디바이스에 의하면, 금속블록은, 리드부와 고착된 부분보다도 큰 부분을 리드부의 반대측에 구비하고 있으므로, 리드부와 금속블록을 쇼트시키지 않고 금속블록을 최대한으로 크게 할 수 있다. 그 결과, 디바이스를 크게 하지 않고, 열전도 면적을 크게 할 수 있어, 방열성능을 높일 수 있다.
제7 국면의 수지몰드형 디바이스에 의하면, 각 금속블록은, 대응하는 소자와, 이들 금속블록과 소자와의 사이에 배치된 리드부를 통해 대향하고 있으므로, 소자끼리의 배선을 용이하게 할 수 있다. 또한, 디바이스를 크게 하지 않고, 복잡한 전기회로로의 대응이 용이하게 된다. 또한, 디바이스의 제조에 있어서, 프레임부에 소자를 고착하는 다이본딩 공정이나, 그 후의 와이어본딩 공정에서, 종래부터 행해지고 있는 일반적인 반도체 제조장치 및 방법을 사용할 수 있으므로, 제조가 용이하게 된다.
제8 국면의 수지몰드형 디바이스에 의하면, 금속블록이 소자에 대향하여 배치되어 있기 때문에, 소자로부터 발생한 열을 효율적으로 외부에 열전도할 수 있으므로, 방열성능을 높일 수 있다.
제9 국면의 수지몰드형 디바이스에 의하면, 금속블록은 수지패키지로부터 노출되어 있지 않기 때문에, 디바이스 자신만으로 외부 방열기와의 사이의 절연을 확보하는 것이 가능하게 되며, 최종 사용자에서의 어셈블리 공정에서, 그 디바이스와 외부 방열기와의 사이에 열전도성의 절연부재를 설치하는 필요가 없어진다. 따라서, 디바이스의 외부 방열기로의 어셈블리가 용이하게 된다. 또한, 디바이스 단일원소물질에서의 절연특성을 검사, 보증할 수 있으므로, 최종 사용자에서의 어셈블리에 기인하는 절연불량이나, 방열특성불량이라 했던 문제를 해소할 수 있다.
제10 국면의 수지몰드형 디바이스에 의하면, 소자가 금속블록에 고착되어 있기 때문에, 소자로부터 발생한 열을 최단경로로, 열전도 면적을 크게 하여, 외부에 열전도할 수 있으므로, 방열성능을 더욱 높일 수 있다.
제11 국면에 관한 수지몰드형 디바이스의 제조장치에 의하면, 금속블록 사이의 간극의 연장선상으로부터 수지가 주입되므로, 패키지 형성시 각 금속블록 사이의 간극에 수지가 충전되는 타이밍을 일정하게 일치시킬 수 있다. 그 때문에, 각 금속블록 사이의 간극에서의 충전불량을 방지할 수 있고, 또한, 금속블록의 이동이나, 그것에 따른 금속블록 사이에서의 절연불량을 방지할 수 있다.
제12 국면에 관한 수지몰드형 디바이스의 제조장치에 의하면, 금속블록의 간극으로의 수지주입시, 주입되는 액형수지의 흐름의 폭이 간극보다도 확실히 커지므로, 간극의 전체 폭을 양호하게 수지로 충전할 수 있다.
제13 국면에 관한 수지몰드형 디바이스에 의하면, 금속블록 사이의 간극의 연장선상에서 수지가 주입되어 있으므로, 각 금속블록 사이의 간극의 충전불량이 없고, 금속블록 사이에서의 절연불량이 없다.

Claims (3)

  1. 수지몰드형 디바이스로서,
    제 1 방향에 소정의 간격을 두고 배치된 복수의 전기소자와,
    복수의 리드부로서, 각 리드부가 대응하는 전기소자와 전기적으로 접속되어 있는 복수의 리드부와,
    복수의 금속블록으로서, 금속블록의 사이에 복수의 간극이 형성되도록 서로 간격을 두고 배치되고, 각 금속블록은 적어도 하나의 전기소자와 이 전기소자에 접속된 리드부에 대응하여 설치되어 있는 복수의 금속블록과,
    전기적으로 절연성의 수지로 이루어지며, 복수의 전기소자·리드부·금속블록으로 일체적으로 형성되고, 이들 복수의 소자·리드부·금속블록을 유지하는 수지패키지를 구비한 수지몰드형 디바이스로서,
    수지패키지는 제 1 방향과는 거의 직교하는 제 2 방향에서, 인접하는 금속블록의 사이의 간극으로 향하여 유체형의 수지를 주입하는 것에 의해 형성되는 것을 특징으로 하는 수지몰드형 디바이스.
  2. 수지몰드형 디바이스의 제조장치로서,
    이 수지몰드형 디바이스는,
    서로 간격을 두고 배치된 복수의 전기소자와,
    복수의 리드부로서, 각 리드부가 대응하는 전기소자와 전기적으로 접속되어 있는 복수의 리드부와,
    복수의 금속블록으로서, 금속블록의 사이에 복수의 간극이 형성되도록 서로 간격을 두고 배치되고, 각 금속블록은 적어도 하나의 전기소자와 이 전기소자에 접속된 리드부에 대응하여 설치되어 있는 복수의 금속블록과,
    전기적으로 절연성의 수지로 이루어지며, 복수의 전기소자·리드부·금속블록으로 일체적으로 형성되고, 이들 복수의 소자·리드부·금속블록을 유지하는 수지패키지를 구비하며,
    이 제조장치는, 패키지를 성형하는 틀을 구비하고 있고,
    틀은, 유체형의 수지를 주입하는 복수의 수지러너부를 가지며,
    각 수지러너부는, 대응하는 간극에 대향하는 것을 특징으로 하는 수지몰드형 디바이스의 제조장치.
  3. 청구항 2의 수지몰드형 디바이스 제조장치로 제조된 것을 특징으로 하는 수지몰드형 디바이스.
KR20030018849A 2002-03-28 2003-03-26 수지몰드형 디바이스 및 그 제조장치 KR100576298B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002090932A JP3828036B2 (ja) 2002-03-28 2002-03-28 樹脂モールド型デバイスの製造方法及び製造装置
JPJP-P-2002-00090932 2002-03-28

Publications (2)

Publication Number Publication Date
KR20030078690A KR20030078690A (ko) 2003-10-08
KR100576298B1 true KR100576298B1 (ko) 2006-05-03

Family

ID=28449580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030018849A KR100576298B1 (ko) 2002-03-28 2003-03-26 수지몰드형 디바이스 및 그 제조장치

Country Status (4)

Country Link
US (1) US6791167B2 (ko)
JP (1) JP3828036B2 (ko)
KR (1) KR100576298B1 (ko)
CN (1) CN100334727C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101111430B1 (ko) 2010-07-30 2012-02-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지 몰딩 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042730B2 (en) * 2002-07-31 2006-05-09 International Rectifier Corporation Non-isolated heatsink(s) for power modules
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP3910144B2 (ja) * 2003-01-06 2007-04-25 シャープ株式会社 半導体発光装置およびその製造方法
JP2005142189A (ja) * 2003-11-04 2005-06-02 Toyota Industries Corp 半導体装置
US7250672B2 (en) * 2003-11-13 2007-07-31 International Rectifier Corporation Dual semiconductor die package with reverse lead form
JP2006049442A (ja) * 2004-08-02 2006-02-16 Sharp Corp 半導体発光装置およびその製造方法
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
JP4533152B2 (ja) * 2005-01-06 2010-09-01 三菱電機株式会社 半導体装置
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
KR100593945B1 (ko) 2005-05-30 2006-06-30 삼성전기주식회사 고출력 ｌｅｄ 패키지 및 그 제조방법
US7691315B2 (en) * 2005-07-18 2010-04-06 T.F.H. Publications, Inc. Injection mold having cavities in series
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US20070257343A1 (en) * 2006-05-05 2007-11-08 Hauenstein Henning M Die-on-leadframe (dol) with high voltage isolation
CN101506989B (zh) 2006-07-31 2014-02-19 威世-硅尼克斯 用于SiC肖特基二极管的钼势垒金属及制造工艺
JP4906650B2 (ja) * 2007-09-12 2012-03-28 株式会社日立製作所 パワー半導体モジュール及びその製法
US8130499B2 (en) * 2007-11-30 2012-03-06 Panasonic Corporation Heat dissipating structure base board, module using heat dissipating structure base board, and method for manufacturing heat dissipating structure base board
US8008131B2 (en) * 2008-03-26 2011-08-30 Texas Instruments Incorporated Semiconductor chip package assembly method and apparatus for countering leadfinger deformation
JP5341556B2 (ja) * 2008-09-30 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
DE102010001711A1 (de) * 2010-02-09 2011-08-11 Robert Bosch GmbH, 70469 Halbleiter-Bauelement und entsprechendes Herstellungsverfahren
JP5500718B2 (ja) * 2010-03-05 2014-05-21 株式会社ケーヒン 半導体装置
US9054077B2 (en) * 2010-03-10 2015-06-09 Altera Corporation Package having spaced apart heat sink
EP2581937B1 (en) * 2010-06-11 2017-09-06 Panasonic Intellectual Property Management Co., Ltd. Resin-sealed semiconductor device and method for manufacturing same
US8257110B2 (en) * 2010-10-07 2012-09-04 Tsmc Solid State Lighting Ltd. Light emitting diode light bar module with electrical connectors formed by injection molding
TWI525767B (zh) * 2011-04-04 2016-03-11 Rohm Co Ltd Semiconductor device and method for manufacturing semiconductor device
JP2017055146A (ja) * 2011-09-08 2017-03-16 ローム株式会社 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
US9572291B2 (en) * 2012-05-22 2017-02-14 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
US8643171B1 (en) * 2012-07-31 2014-02-04 Mitsubishi Electric Corporation Power semiconductor device
JP5983249B2 (ja) * 2012-09-28 2016-08-31 サンケン電気株式会社 半導体モジュールの製造方法
JP5921491B2 (ja) 2013-06-13 2016-05-24 三菱電機株式会社 電力用半導体装置
DE102013010843A1 (de) * 2013-06-28 2014-12-31 Wabco Gmbh Elektrisches Steuergerät
JP5696776B1 (ja) 2013-12-26 2015-04-08 株式会社豊田自動織機 半導体装置
JP6162643B2 (ja) 2014-05-21 2017-07-12 三菱電機株式会社 半導体装置
WO2016038321A1 (en) * 2014-09-10 2016-03-17 Ge Aviation Systems Limited Heat transfer assemblies
CN109524333B (zh) * 2018-12-27 2024-03-26 西安中车永电电气有限公司 一种高压igbt模块封装用释放液注入工装
JP7388912B2 (ja) * 2019-12-23 2023-11-29 ダイヤゼブラ電機株式会社 イグナイタ
JP7453894B2 (ja) 2020-11-05 2024-03-21 株式会社東芝 立軸回転電機用の摺動部材および立軸回転電機用の摺動部材の製造方法
CN114597188A (zh) * 2020-12-02 2022-06-07 新光电气工业株式会社 引线框架、半导体装置及引线框架的制造方法
KR102521471B1 (ko) 2021-12-06 2023-04-14 이기영 방열수지 조성물의 몰딩방법 및 몰딩장치
KR20230129104A (ko) 2022-02-28 2023-09-06 코스본 주식회사 방열성이 향상된 이차전지용 방열수지 조성물의 몰딩방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2740976B2 (ja) 1990-01-09 1998-04-15 イビデン株式会社 電子部品塔載用基板
JPH0427145A (ja) 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置
US5969414A (en) * 1994-05-25 1999-10-19 Advanced Technology Interconnect Incorporated Semiconductor package with molded plastic body
JPH08213547A (ja) 1995-02-08 1996-08-20 Fuji Electric Co Ltd 半導体装置
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
US6002166A (en) * 1996-11-28 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP3206648B2 (ja) * 1998-04-15 2001-09-10 ブラザー工業株式会社 多機能周辺装置
US6316821B1 (en) * 1998-09-28 2001-11-13 Cypress Semiconductor Corporation High density lead frames and methods for plastic injection molding
JP4073559B2 (ja) 1998-10-30 2008-04-09 三菱電機株式会社 半導体装置
JP3843185B2 (ja) 1998-10-30 2006-11-08 三菱電機株式会社 半導体装置
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101111430B1 (ko) 2010-07-30 2012-02-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지 몰딩 방법

Also Published As

Publication number Publication date
US20030183907A1 (en) 2003-10-02
JP2003289085A (ja) 2003-10-10
CN1449036A (zh) 2003-10-15
JP3828036B2 (ja) 2006-09-27
US6791167B2 (en) 2004-09-14
CN100334727C (zh) 2007-08-29
KR20030078690A (ko) 2003-10-08

Similar Documents

Publication Publication Date Title
KR100576298B1 (ko) 수지몰드형 디바이스 및 그 제조장치
KR100478883B1 (ko) 반도체장치
CN108886036B (zh) 功率模块、功率半导体装置及功率模块制造方法
JP4455488B2 (ja) 半導体装置
KR100806479B1 (ko) 반도체 장치 및 그 제조 방법
US5935502A (en) Method for manufacturing plastic package for electronic device having a fully insulated dissipator
US9837338B2 (en) Semiconductor module with mounting case and method for manufacturing the same
US20140264801A1 (en) Semiconductor device
JP2000138343A (ja) 半導体装置
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
JP2002076158A (ja) 半導体装置及びその製造方法
JPH03108744A (ja) 樹脂封止型半導体装置
US6281579B1 (en) Insert-molded leadframe to optimize interface between powertrain and driver board
JP5720514B2 (ja) 半導体装置の製造方法
EP3428962B1 (en) Semiconductor device and method for manufacturing semiconductor device
JP3715590B2 (ja) インサート成形ケース及び半導体装置
JPWO2019021507A1 (ja) 半導体装置及び半導体モジュール
JP2525245B2 (ja) 半導体装置
JP7142714B2 (ja) 電力用半導体装置の製造方法
CN116798960A (zh) 半导体模块和半导体模块的制造方法
JP2003188335A (ja) 半導体装置及びその製造方法
CN113964100A (zh) 半导体装置
JPH10154783A (ja) 樹脂封止型半導体装置
JPH04162655A (ja) リードフレームおよび半導体装置
JPH04192351A (ja) 半導体装置及びその形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 14