JP2000138343A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000138343A
JP2000138343A JP10310980A JP31098098A JP2000138343A JP 2000138343 A JP2000138343 A JP 2000138343A JP 10310980 A JP10310980 A JP 10310980A JP 31098098 A JP31098098 A JP 31098098A JP 2000138343 A JP2000138343 A JP 2000138343A
Authority
JP
Japan
Prior art keywords
frame portion
mold resin
resin
semiconductor device
power chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10310980A
Other languages
English (en)
Other versions
JP4073559B2 (ja
Inventor
Hisashi Kawato
寿 川藤
Mitsugi Tajiri
貢 田尻
Mitsutaka Iwasaki
光孝 岩崎
Majumudaar Goorab
マジュムダール ゴーラブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP31098098A priority Critical patent/JP4073559B2/ja
Publication of JP2000138343A publication Critical patent/JP2000138343A/ja
Application granted granted Critical
Publication of JP4073559B2 publication Critical patent/JP4073559B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 モールド工程の削減が図られ、かつ、モール
ド樹脂の充填性が高められる半導体装置を提供する。 【解決手段】 パワーチップ用リードフレーム２ａが、
パワーチップ側リード端子２ｂとリード段差部２ｅを介
して集積回路チップ用リードフレーム２ｃと略平行に配
置されている。パワーチップ用リードフレーム２ａの裏
面が、集積回路チップ用リードフレーム２ｃの裏面より
もモールド樹脂の外面に接近している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、モールド樹脂の充填性が改善され、かつ、モール
ド工程の削減が図られる半導体装置に関するものであ
る。
【０００２】
【従来の技術】従来の半導体装置の一例として、たとえ
ば、エアコン、洗濯機などのインバータ用のスイッチン
グ素子として用いられる電力半導体装置について説明す
る。電力半導体装置では、大電流をスイッチングするた
めの絶縁ゲート形バイポーラトランジスタ（Insulated
Gate Bipolar Transistor 、以下「ＩＧＢＴ」と記
す。）やフライホイールダイオード（Fly Wheel Diode
、以下「ＦＷＤ」と記す。）といったパワーチップ
と、そのパワーチップを制御するための低電圧集積回路
（Low Voltage Integrated Circuit、以下「ＬＶＩＣ」
と記す。）や高電圧集積回路（High Voltage Integrate
d Circuit 、以下「ＨＶＩＣ」と記す。）といった集積
回路チップが搭載されている。
【０００３】電力半導体装置は、これらパワーチップお
よび集積回路チップを、リードフレーム上にダイボンド
して、所定のワイヤボンドおよび樹脂モールド工程等を
経ることによって形成される。そこで、このような電力
半導体装置の従来の製造方法について図を用いて説明す
る。
【０００４】図２２および図２３を参照して、リードフ
レーム１０２上にパワーチップ１０４および集積回路チ
ップ１０６をそれぞれダイボンドにより搭載する。次
に、ワイヤボンディングによってパワーチップ１０４と
リードフレーム１０２内の所定の内部リードとをアルミ
ニウム線１１０により電気的に接続する。同様に、集積
回路チップ１０６と所定の内部リードとを金線１０８に
より電気的に接続する。なお、アルミニウム線１１０を
適用するのは、パワーチップ１０４では大電流を扱うか
らである。
【０００５】次に図２４および図２５を参照して、パワ
ーチップ１０４および集積回路チップ１０６が搭載され
たリードフレーム１０２の面の側を覆うように、１次モ
ールド樹脂１１２を形成する。このとき、パワーチップ
１０４および集積回路チップ１０６が搭載されている面
と反対側のリードフレーム１０２の面は露出した状態に
ある。
【０００６】次に図２６および図２７を参照して、リー
ド端子のうち、不要なリード端子となるリード部分１０
２ｈ（斜線部分）をカットして除去する。次に図２８お
よび図２９を参照して、１次モールド樹脂１１２および
リードフレーム１０２を覆うように、さらに２次モール
ド樹脂１１４を形成する。また、このとき特にパワーチ
ップ１０４で発生する熱を放出するためのヒートシンク
１１６を配設する。
【０００７】その後、リードフレーム１０２のタイバー
１０２ｇをカットして、２次モールド樹脂１１４より突
出している各リード端子を曲げることにより、図３０
（ａ）、（ｂ）および（ｃ）に示す電力半導体装置が完
成する。同図に示されるように、２次モールド樹脂１１
４の一方側には集積回路チップと接続されている集積回
路チップ側リード端子１０２ｄが配設され、他方側には
パワーチップと接続されているパワーチップ側リード端
子１０２ｂが配設されている。
【０００８】また、各集積回路チップ側リード端子１０
２ｄおよびパワーチップ側リード端子１０２ｂは、電力
半導体装置がプリント基板などに装着された状態で、ヒ
ートシンク１１６により熱が効率的に放熱されるよう
に、ヒートシンク１１６が配設されている側と反対の側
に曲げられている。従来の電力半導体装置は以上のよう
に製造される。
【０００９】
【発明が解決しようとする課題】近年、製造コストの削
減の観点から、プロセスのスリム化が図られており、上
記の電力半導体装置においても、１次および２次モール
ド樹脂による２回のモールド工程を１回のモールド工程
で対応できるよう開発が進められている。
【００１０】電力半導体装置では、特に、パワーチップ
１０４にて発生する熱を効率的に放熱させるために、図
２９に示すように、パワーチップ１０４が搭載されたリ
ードフレーム１０２の面（以下単に「表面」と記す）と
は反対側の面（以下単に「裏面」と記す）に位置するモ
ールド樹脂の厚さを、ヒートシンク１１６とリードフレ
ーム１０２との絶縁性が損なわれない程度に極力薄くす
る必要がある。このため、１回のモールド工程では、リ
ードフレーム１０２の表面と裏面とにモールド樹脂を良
好に充填することが困難となり、特に、リードフレーム
１０２の裏面側に充填されるモールド樹脂にボイドが発
生することがあった。
【００１１】本発明は上記問題点を解決するためになさ
れたものであり、モールド工程の削減が図られ、かつ、
モールド樹脂の充填性が高い半導体装置を提供すること
を目的とする。
【００１２】
【課題を解決するための手段】本発明の１つの局面にお
ける半導体装置は、電力用チップおよびその電力用チッ
プを制御するための集積回路チップと、リードフレーム
部と、モールド樹脂とを備えている。リードフレーム部
は、電力用チップを搭載するための第１フレーム部、集
積回路チップを搭載するための第２フレーム部および第
１または第２フレーム部に接続されるリード端子を有し
ている。モールド樹脂は、リード端子を突出させて、電
力用チップおよび集積回路チップを含むリードフレーム
部を封止している。第１フレーム部は、リード端子とリ
ード段差部を介して第２フレーム部と略平行に配置され
ている。電力用チップが搭載された第１フレーム部の面
と反対側の面が、集積回路チップが搭載された第２フレ
ーム部の面と反対側の面よりもモールド樹脂の外面に接
近している。
【００１３】この構成によれば、電力用チップが搭載さ
れた第１フレーム部の面 (表面) と反対側の面 (裏面)
が、集積回路チップが搭載された第２フレーム部の面
(表面) と反対側の面 (裏面) よりもモールド樹脂の外
面に接近していることによって、モールド樹脂を第１フ
レーム部のリード端子側から注入してリードフレーム部
をモールド樹脂によって封止する際に、リード段差部に
沿って、第１フレーム部の裏面側に積極的にモールド樹
脂が流し込まれる。これにより、第１フレーム部の裏面
側に比較的薄いモールド樹脂を、ボイドを発生させるこ
となく高い充填性でもって形成することができる。しか
も、第１フレーム部の裏面側に積極的にモールド樹脂が
流し込まれるため、１回のモールド工程によりリードフ
レーム部を封止することができ、工程削減を図ることが
可能となる。
【００１４】好ましくは、第１フレーム部は隙間を有
し、その隙間の大きさは電力用チップが搭載された第１
フレーム部の面とは反対の面側に位置するモールド樹脂
の厚さの２倍以下である。
【００１５】この場合には、第１フレーム部の裏面側に
一旦流れ込んだモールド樹脂が、隙間を通って第１フレ
ーム部の表面側に容易に流れ込むのを抑制して、第１フ
レーム部の裏面側へのモールド樹脂の積極的な流れを形
成できる。その結果、第１フレーム部の裏面側のモール
ド樹脂の充填性をより高めることができる。一方、隙間
の大きさが、そのモールド樹脂の厚さの２倍よりも大き
い場合では、第１フレーム部の裏面側に一旦流れ込んだ
モールド樹脂が、隙間を通って第１フレーム部の表面側
に容易に流れ込んでしまい、第１フレーム部の裏面側の
モールド樹脂の充填性が悪化することが判明した。
【００１６】また好ましくは、第１フレーム部は、第２
フレーム部側の部分が第２フレーム部が位置する面に向
かって折り曲げられたリード曲げ部を有している。
【００１７】この場合には、第１フレーム部のリード端
子側から注入されたモールド樹脂のうち、第１フレーム
部の表面側に注入されるモールド樹脂の流れが、リード
曲げ部が抵抗となって妨げられる。これにより、第１フ
レーム部の表面側へのモールド樹脂の注入が抑制され
て、その分を第１フレーム部の裏面側へ注入することが
できる。その結果、第１フレーム部の裏面側のモールド
樹脂の充填性をより高めることができる。
【００１８】好ましくは、第１フレーム部に接続されて
いるリード端子近傍の電力用チップが搭載された第１フ
レーム部の面側のモールド樹脂の表面には、モールド樹
脂を形成する際のモールド樹脂が流し込まれる方向と交
差する方向にモールド樹脂段差部が設けられている。
【００１９】この場合には、第１フレーム部のリード端
子側からモールド樹脂を注入する際に、モールド樹脂段
差部に対応した金型の突出部分によって、第１フレーム
部の表面側への樹脂の流入が抑制されて、第１フレーム
部の裏面側への樹脂の注入を積極的に行なうことができ
る。その結果、第１フレーム部の裏面側の樹脂の充填性
をより高めることができる。
【００２０】また好ましくは、電力用チップが搭載され
た第１フレーム部の面側のモールド樹脂の表面には、モ
ールド樹脂を形成する際のモールド樹脂が流し込まれる
方向と交差する方向に凹部が形成されている。
【００２１】この場合には、モールド樹脂を注入する際
に、凹部に対応した金型の突出部分によって、第１フレ
ーム部のリード端子側から注入された樹脂のうち、第１
フレーム部の表面側に注入されるモールド樹脂の流れが
妨げられる。これにより、第１フレーム部の表面側への
モールド樹脂の注入が抑制されて、その分を第１フレー
ム部の裏面側へ注入することができる。その結果、第１
フレーム部の裏面側のモールド樹脂の充填性をより高め
ることができる。
【００２２】さらに好ましくは、電力用チップはアルミ
ニウム線によりボンディングされ、凹部は、アルミニウ
ム線のうち、アルミニウム線の高さが比較的低い部分の
上方のモールド樹脂の表面に形成されている。
【００２３】この場合には、凹部に対応する金型の突出
部分をより大きく設定でき、これにより第１フレーム部
の表面側に注入されるモールド樹脂の流れをさらに妨げ
ることができる。その結果、第１フレーム部の裏面側へ
のモールド樹脂の充填性をさらに高めることができる。
【００２４】好ましくは、モールド樹脂では、第１フレ
ーム部を封止する部分がモールド樹脂を形成する際のモ
ールド樹脂が流し込まれる方向に向かって広がるテーパ
部を有している。
【００２５】この場合には、実験的に第１フレーム部の
表面側と裏面側において、樹脂が充填される速度を向上
できることが判明した。またこの場合、第１フレーム部
の表面側においてモールド樹脂が充填される速度と第１
フレーム部の裏面側においてモールド樹脂が充填される
速度とは同レベルであることが判明した。これにより、
第１フレーム部の表面側と裏面側とでモールド樹脂がほ
ぼ同時に固化し、その結果、モールド樹脂の成形性を向
上できることが判明した。
【００２６】
【発明の実施の形態】実施の形態１ 本発明の実施の形態１に係る電力半導体装置について説
明する。まず、電力半導体装置の平面外観を図１に示
し、側面外観を図２および図３にそれぞれ示す。電力半
導体装置では、従来の技術の項において説明したよう
に、大電流をスイッチングするためのＩＧＢＴやＦＷＤ
といったパワーチップと、そのパワーチップを制御する
ためのＬＶＩＣやＨＶＩＣといった集積回路チップが搭
載されている。これらのパワーチップおよび集積回路チ
ップはモールド樹脂１２によって封止されている。パワ
ーチップと集積回路チップとを含む回路ブロック図の一
例を図４に示す。同回路ブロック図において、周囲に示
されている各端子の名称は、図１に示す各リード端子２
ｂ、２ｄの名称と対応している。
【００２７】図５は、モールド樹脂１２によって封止さ
れているパワーチップ４および集積回路チップ６を含む
リードフレーム２の構造を示したものである。図５を参
照して、パワーチップ４はリードフレーム２のうち、パ
ワーチップ用リードフレーム２ａ上に搭載されている。
一方、集積回路チップ６は、集積回路チップ用リードフ
レーム２ｃ上に搭載されている。
【００２８】パワーチップ側リード端子２ｂとパワーチ
ップ４とはアルミニウム線１０のワイヤボンディングに
よって電気的に接続されている。一方、集積回路チップ
側リード端子２ｄと集積回路チップ６とは金線８のワイ
ヤボンディングによって電気的に接続されている。
【００２９】また、パワーチップ４と所定の中継リード
２ｆとをアルミニウム線１０のワイヤボンディングによ
って電気的に接続するとともに、その中継リード２ｆと
集積回路チップ６とを金線８のワイヤボンディングによ
って電気的に接続することによって、パワーチップ４と
集積回路チップ６とが電気的に接続されている。
【００３０】本電力半導体装置のパワーチップ用リード
フレーム２ａは、パワーチップ側リード端子２ｂとはリ
ード段差部２ｅを介して集積回路チップ用リードフレー
ム２ｃと略平行に配置され、パワーチップ４が搭載され
たパワーチップ用リードフレーム２ａの面（表面）と反
対側の面（裏面）が、集積回路チップ６が搭載された集
積回路チップ用リードフレーム２ｃの面（表面）と反対
側の面（裏面）よりもモールド樹脂１２の外面に接近し
ている。このため、図６に示すように、パワーチップ用
リードフレーム２ａの裏面側のモールド樹脂１２の厚さ
が、集積回路チップ用リードフレーム２ｃの裏面側のモ
ールド樹脂１２の厚さよりも薄くなっている。これによ
り、パワーチップ４で発生した熱はモールド樹脂１２の
外方へ効率よく放出される。
【００３１】上述した構造では、後で詳細に説明するよ
うに、モールド工程においてパワーチップ側リード端子
２ｂ側からモールド樹脂を注入する際に、リード段差部
２ｅに沿って、パワーチップ用リードフレーム２ａの裏
面側に積極的にモールド樹脂が流し込まれる。これによ
って、パワーチップ用リードフレーム２ａの裏面側に比
較的薄いモールド樹脂を、ボイドを発生させることなく
高い充填性でもって形成することができる。しかも、パ
ワーチップ用リードフレーム２ａの裏面側に積極的にモ
ールド樹脂が流し込まれるため、１回のモールド工程に
よって上述したモールド樹脂１２を形成でき、従来の製
造工程と比較するとモールド工程を１工程分削減するこ
とができる。
【００３２】一方、集積回路チップ用リードフレーム２
ｃの裏面側のモールド樹脂の厚さが、パワーチップ用リ
ードフレーム２ａの裏面側のモールド樹脂よりも厚いこ
とによって、集積回路チップ６が電力半導体装置の外部
からのノイズの影響を受けにくくなる。また、電力半導
体装置の放熱を効果的に行なうために、図６に示すパワ
ーチップ用リードフレーム２ａの裏面側のモールド樹脂
１２に、たとえばアルミニウムなどからなる放熱フィン
（図示せず）が設けられる場合には、その放熱フィンを
介してノイズが電力半導体装置の集積回路チップ６に影
響を及ぼすおそれがある。そのような場合でも、集積回
路チップ用リードフレーム２ｃの裏面側のモールド樹脂
の厚さが十分に厚いことによって、集積回路チップ６が
そのようなノイズの影響を受けることが抑制される。
【００３３】次に、上述した電力半導体装置の製造方法
について説明する。図７を参照して、リードフレーム２
のパワーチップ用リードフレーム２ａ上にパワーチップ
４をダイボンドにより搭載する。また、集積回路チップ
用リードフレーム２ｃ上に集積回路チップ６をダイボン
ドにより搭載する。次に、アルミニウム線１０のワイヤ
ボンディングによって、パワーチップ４と所定の内部リ
ードとを電気的に接続する。同様に、金線８のワイヤボ
ンディングにより集積回路チップ６と所定の内部リード
とを電気的に接続する。
【００３４】なお、パワーチップ用リードフレーム２ａ
は、リード段差部２ｅを介してパワーチップ側リード端
子となるリードにつながれて、集積回路チップ用リード
フレーム２ｃと略平行に配置されている。また、各パワ
ーチップ用リードフレーム２ａと集積回路チップ用リー
ドフレーム２ｃとはタイバー２ｇなどによってつながれ
ている。
【００３５】次に図８および図９を参照して、金型（図
示せず）をリードフレーム２に装着して、パワーチップ
側リード端子の側から樹脂注入ゲート１４により金型内
にモールド樹脂１２ａを注入する。注入の際には、特に
パワーチップ用リードフレーム２ａは金型に設けられた
可動ピン１６によって動かないように固定されている。
【００３６】モールド樹脂によってパワーチップ４、集
積回路チップ６およびリードフレーム２を封止した後、
タイバー２ｇなどをカットし、パワーチップ側リード端
子および集積回路チップ側リード端子となるリード端子
を曲げることによって、図１〜図３に示す電力半導体装
置が完成する。
【００３７】上述した製造方法では、図９に示すよう
に、樹脂注入ゲート１４から注入されるモールド樹脂が
リード段差部２ｅによって、パワーチップ用リードフレ
ーム２ａの裏面側のモールド樹脂の厚さが比較的薄く形
成されるべき部分へ積極的に流し込まれる。これによ
り、パワーチップ用リードフレーム２ａの裏面側のモー
ルド樹脂の充填性が向上し、モールド樹脂１２内にボイ
ドが発生するのを抑制することができる。
【００３８】しかも、このようにして、パワーチップ用
リードフレーム２ａの裏面側のモールド樹脂の充填性が
向上するため、１回のモールド工程によって所定のモー
ルド樹脂１２を形成することができる。その結果、従来
の製造工程と比較するとモールド工程を１工程分削減で
き、生産コストの低減を図ることが可能となる。
【００３９】実施の形態２ 本発明の実施の形態２に係る電力半導体装置について説
明する。本電力半導体装置は、図１０および図１１に示
すリードフレーム２を有して構成される。図１０および
図１１を参照して、パワーチップ用リードフレーム２ａ
をなす各内部リードにおいて、隣接する内部リード間の
隙間Ｌの大きさは、パワーチップ用リードフレーム２ａ
の裏面側に位置するモールド樹脂１２の厚さＴの２倍以
下である。また、隙間１７（点線部分) などの余分な隙
間をなくしている。なお、これ以外の構成については、
実施の形態１において説明した図５および図６に示す構
成と同様である。
【００４０】モールド工程では、樹脂注入ゲート１４か
らモールド樹脂が注入されて、パワーチップ用リードフ
レーム２ａの裏面側に一旦流れ込んだモールド樹脂が、
パワーチップ用リードフレーム２ａの内部リード間の隙
間から、パワーチップ用リードフレーム２ａの表面側へ
流れ込もうとする。このとき、内部リード間の隙間Ｌの
大きさがモールド樹脂の厚さＴの２倍以下の場合には、
隙間を通るモールド樹脂の流れが抵抗を受けて、パワー
チップ用リードフレーム２ａの裏面側に一旦流れ込んだ
モールド樹脂が、パワーチップ用リードフレーム２ａの
表面側へ流れ込もうとするのを抑制できることが実験に
より確認された。
【００４１】一方、隙間Ｌの大きさがモールド樹脂の厚
さＴの２倍よりも大きい場合では、パワーチップ用リー
ドフレーム２ａの裏面側に一旦流れ込んだモールド樹脂
が、容易に隙間を通ってパワーチップ用リードフレーム
２ａの表面側へ流れ込んでしまい、パワーチップ用リー
ドフレーム２ａの裏面側のモールド樹脂の充填性を十分
に高めることができないことが判明した。
【００４２】以上説明したように、本電力半導体装置に
よれば、所定の大きさの隙間を設けることによって、ま
た、余分な隙間を省くことによって、そのモールド工程
において、一旦パワーチップ用リードフレーム２ａの裏
面側へ流れたモールド樹脂が表面側へ流れ込むのをさら
に抑制することができる。その結果、実施の形態１にお
いて説明した効果のうち、特にパワーチップ用リードフ
レーム２ａの裏面側のモールド樹脂の充填性をさらに高
めることができる。
【００４３】実施の形態３ 本発明の実施の形態３に係る電力半導体装置について説
明する。本電力半導体装置は、図１２および図１３に示
すリードフレーム２を有して構成される。図１２および
図１３を参照して、パワーチップ用リードフレーム２ａ
の集積回路チップ用リードフレーム２ｃ側には、集積回
路チップ用リードフレーム２ｃが位置する面に向かっ
て、リード曲げ部２ｈが形成されている。なお、これ以
外の構成については、実施の形態２において説明した図
１０および図１１に示す構成と同様である。
【００４４】モールド工程では、樹脂注入ゲート１４か
ら注入されるモールド樹脂は、パワーチップ用リードフ
レーム２ａの表面側と裏面側とに分かれて流れ込む。こ
のとき、パワーチップ用リードフレーム２ａの表面側に
流れ込むモールド樹脂では、リード曲げ部２ｈによって
その流れが抑制される。
【００４５】パワーチップ用リードフレーム２ａの表面
側のモールド樹脂の流れが抑えられる結果、パワーチッ
プ用リードフレーム２ａの裏面側にモールド樹脂を積極
的に流し込むことができる。これにより、実施の形態１
において説明した効果のうち、特にパワーチップ用リー
ドフレーム２ａの裏面側のモールド樹脂の充填性をさら
に高めることができる。
【００４６】なお、パワーチップ用リードフレーム２ａ
に設けられるリード曲げ部２ｈとしては、図１３に示す
構造の他に、図１４に示すように、リード曲げ部２ｈが
集積回路チップ用リードフレーム２ｃが位置する面を超
えて形成されている構造や、図１５に示すようにリード
曲げ部２ｈが階段状の構造でも、モールド樹脂の充填性
の効果を得ることができる。
【００４７】実施の形態４ 本発明の実施の形態４に係る電力半導体装置について説
明する。本電力半導体装置は、図１６に示す外観のモー
ルド樹脂１２を有して構成される。図１６を参照して、
モールド樹脂１２では、モールド樹脂が注入される方向
と交差する方向にモールド樹脂段差部１８ａが形成さ
れ、この場合、パワーチップが搭載されたパワーチップ
用リードフレーム２ａの面側のパワーチップ側リード端
子２ｂ近傍に、モールド樹脂段差部１８ａが形成されて
いる。なお、これ以外の構成については、実施の形態１
に説明した図５および図６に示す構成と同様である。ま
た、図１６において、パワーチップ用リードフレーム２
ａの上方に形成されているリードはタイバーである。
【００４８】上述した電力半導体装置では、モールド工
程の金型にはモールド樹脂段差部１８ａに対応する突出
部分が形成されている。これにより、樹脂注入ゲート１
４からモールド樹脂を注入する際に、金型のその突出部
分（図示せず）が抵抗となって、パワーチップ用リード
フレーム２ａの表面側へモールド樹脂が流れ込むのが抑
制されて、パワーチップ用リードフレーム２ａの裏面側
へ積極的にモールド樹脂を流し込むことができる。その
結果、パワーチップ用リードフレーム２ａの裏面側のモ
ールド樹脂の充填性をさらに高めることができる。
【００４９】実施の形態５ 本発明の実施の形態５に係る電力半導体装置について説
明する。本電力半導体装置は、図１７に示す外観のモー
ルド樹脂１２を有して構成される。図１７を参照して、
モールド樹脂１２にはパワーチップ用リードフレーム２
ａの表面側の表面に、モールド樹脂が注入される方向と
交差する方向にモールド樹脂凹部１８ｂが形成され、こ
の場合、パワーチップ側リード端子が並ぶ方向と平行に
モールド樹脂凹部１８ｂが形成されている。なお、これ
以外の構成については、実施の形態１において説明した
図５および図６に示す構成と同様である。
【００５０】上述した電力半導体装置では、モールド工
程の金型にはモールド樹脂凹部１８ｂに対応する突出部
分 (図示せず) が形成されている。これによって、樹脂
注入ゲート１４からモールド樹脂を注入する際に、金型
のその突出部分（図示せず）が抵抗となって、パワーチ
ップ用リードフレーム２ａの表面側へモールド樹脂が流
れ込むのが抑制されて、パワーチップ用リードフレーム
２ａの裏面側へ積極的にモールド樹脂を流し込むことが
できる。その結果、パワーチップ用リードフレーム２ａ
の裏面側のモールド樹脂の充填性をさらに高めることが
できる。
【００５１】なお、上述したモールド樹脂凹部１８ｂ
は、特に、パワーチップ４と内部リードとを電気的に接
続するアルミニウム線１０の高さが、図１７に示すよう
に、最も低い部分の上方に形成することが望ましい。こ
の場合には、モールド樹脂凹部１８ｂに対応する金型の
突出部分をより大きくすることができ、その結果、パワ
ーチップ用リードフレーム２ａの表面側のモールド樹脂
の流れを効果的に抑制して、パワーチップ用リードフレ
ーム２ａの裏面側へモールド樹脂を積極的に流すことが
できる。
【００５２】実施の形態６ 本発明の実施の形態６に係る電力半導体装置について説
明する。本電力半導体装置は、図１８に示すリードフレ
ーム２を有して構成される。図１８を参照して、リード
フレーム２のパワーチップ用リードフレーム２ａには、
モールド樹脂が注入される方向に向かってテーパＴＥが
設けられ、この場合、パワーチップ側リード端子側から
集積回路チップ用リードフレーム２ｃ側へ向かって徐々
に広がるようにテーパＴＥが設けられている。なお、こ
れ以外の構成については実施の形態１において説明した
図５および図６に示す構成と同様である。
【００５３】上述した電力半導体装置では、モールド工
程において、テーパＴＥを有するリードフレーム２の形
状に対応した金型が装着されて、樹脂注入ゲート１４よ
りモールド樹脂が金型内に注入される。このとき、実施
の形態１において説明したリードフレーム２がテーパを
有しない構造と比べると、金型内にモールド樹脂が充填
される速さがより速くなることが実験的に判明した。ま
た、上述したテーパＴＥを有する場合には、パワーチッ
プ用リードフレーム２ａの表面側と裏面側とでモールド
樹脂が充填される速さが同レベルであることも判明し
た。これにより、パワーチップ用リードフレーム２ａの
表面側と裏面側とでモールド樹脂がほぼ同時に固化し、
その結果、モールド樹脂の成形性を向上できることが判
明した。また、テーパＴＥによって、モールド樹脂が空
気を巻き込むのを防ぐこともでき、モールド樹脂の充填
性も向上できることが判明した。
【００５４】以上のモールド工程を経て完成した電力半
導体装置の平面外観を図１９に示し、側面外観を図２０
および図２１にそれぞれ示す。図１９に示すように、完
成した電力半導体装置では、リードフレーム２のテーパ
ＴＥに対応したモールド樹脂１２のモールド樹脂テーパ
部１２Ｔが形成されている。なお、この電力半導体装置
では、実施の形態４または実施の形態５において説明し
たモールド樹脂段差部１８ａおよびモールド樹脂凹部１
８ｂがモールド樹脂１２の表面に形成されている。この
ようなモールド樹脂段差部１８ａおよびモールド樹脂凹
部１８ｂを設けることによって、パワーチップ用リード
フレーム２ａの裏面側へのモールド樹脂の充填性をさら
に効果的に高めることができる。
【００５５】また、上述した各実施の形態において説明
した電力半導体装置では、モールド工程が１回で済むた
め、パワーチップ４と集積回路チップ６とを電気的に中
継する中継リード２ｆが、モールド樹脂１２より突出す
るので、たとえば、ＩＧＢＴのゲート電極の電圧やＨＶ
ＩＣまたはＬＶＩＣの出力信号 (電圧) を直接測定する
ことが可能になる。
【００５６】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００５７】
【発明の効果】本発明の１つの局面における半導体装置
によれば、電力用チップが搭載された第１フレーム部の
面 (表面) と反対側の面 (裏面) が、集積回路チップが
搭載された第２フレーム部の面 (表面) と反対側の面
(裏面) よりもモールド樹脂の外面に接近していること
によって、モールド樹脂を第１フレーム部のリード端子
側から注入してリードフレーム部をモールド樹脂によっ
て封止する際に、リード段差部に沿って、第１フレーム
部の裏面側に積極的にモールド樹脂が流し込まれる。こ
れにより、第１フレーム部の裏面側に比較的薄いモール
ド樹脂を、ボイドを発生させることなく高い充填性でも
って形成することができる。しかも、第１フレーム部の
裏面側に積極的にモールド樹脂が流し込まれるため、１
回のモールド工程によりリードフレーム部を封止するこ
とができ、工程削減を図ることが可能となる。
【００５８】好ましくは、第１フレーム部は隙間を有
し、その隙間の大きさは電力用チップが搭載された第１
フレーム部の面とは反対の面側に位置するモールド樹脂
の厚さの２倍以下であることにより、第１フレーム部の
裏面側に一旦流れ込んだモールド樹脂が、隙間を通って
第１フレーム部の表面側に容易に流れ込むのを抑制し
て、第１フレーム部の裏面側へのモールド樹脂の積極的
な流れを形成できる。その結果、第１フレーム部の裏面
側のモールド樹脂の充填性をより高めることができる。
一方、隙間の大きさが、そのモールド樹脂の厚さの２倍
よりも大きい場合では、第１フレーム部の裏面側に一旦
流れ込んだモールド樹脂が、隙間を通って第１フレーム
部の表面側に容易に流れ込んでしまい、第１フレーム部
の裏面側のモールド樹脂の充填性が悪化することが判明
した。
【００５９】また好ましくは、第１フレーム部は、第２
フレーム部側の部分が第２フレーム部が位置する面に向
かって折り曲げられたリード曲げ部を有していることに
よって、第１フレーム部のリード端子側から注入された
モールド樹脂のうち、第１フレーム部の表面側に注入さ
れるモールド樹脂の流れが、リード曲げ部が抵抗となっ
て妨げられる。これにより、第１フレーム部の表面側へ
のモールド樹脂の注入が抑制されて、その分を第１フレ
ーム部の裏面側へ注入することができる。その結果、第
１フレーム部の裏面側のモールド樹脂の充填性をより高
めることができる。
【００６０】好ましくは、第１フレーム部に接続されて
いるリード端子近傍の電力用チップが搭載された第１フ
レーム部の面側のモールド樹脂の表面には、モールド樹
脂を形成する際のモールド樹脂が流し込まれる方向と交
差する方向にモールド樹脂段差部が設けられていること
によって、第１フレーム部のリード端子側からモールド
樹脂を注入する際に、モールド樹脂段差部に対応した金
型の突出部分によって、第１フレーム部の表面側への樹
脂の流入が抑制されて、第１フレーム部の裏面側への樹
脂の注入を積極的に行なうことができる。その結果、第
１フレーム部の裏面側の樹脂の充填性をより高めること
ができる。
【００６１】また好ましくは、電力用チップが搭載され
た第１フレーム部の面側のモールド樹脂の表面には、モ
ールド樹脂を形成する際のモールド樹脂が流し込まれる
方向と交差する方向に凹部が形成されていることによっ
て、モールド樹脂を注入する際に、凹部に対応した金型
の突出部分によって、第１フレーム部のリード端子側か
ら注入された樹脂のうち、第１フレーム部の表面側に注
入されるモールド樹脂の流れが妨げられる。これによ
り、第１フレーム部の表面側へのモールド樹脂の注入が
抑制されて、その分を第１フレーム部の裏面側へ注入す
ることができる。その結果、第１フレーム部の裏面側の
モールド樹脂の充填性をより高めることができる。
【００６２】さらに好ましくは、電力用チップはアルミ
ニウム線によりボンディングされ、凹部は、アルミニウ
ム線のうち、アルミニウム線の高さが比較的低い部分の
上方のモールド樹脂の表面に形成されていることによっ
て、凹部に対応する金型の突出部分をより大きく設定で
き、これにより第１フレーム部の表面側に注入されるモ
ールド樹脂の流れをさらに妨げることができる。その結
果、第１フレーム部の裏面側へのモールド樹脂の充填性
をさらに高めることができる。
【００６３】好ましくは、モールド樹脂では、第１フレ
ーム部を封止する部分がモールド樹脂を形成する際のモ
ールド樹脂が流し込まれる方向に向かって広がるテーパ
部を有していることによって、実験的に第１フレーム部
の表面側と裏面側において、樹脂が充填される速度を向
上できることが判明した。またこの場合、第１フレーム
部の表面側においてモールド樹脂が充填される速度と第
１フレーム部の裏面側においてモールド樹脂が充填され
る速度とは同レベルであることが判明した。これによ
り、第１フレーム部の表面側と裏面側とでモールド樹脂
がほぼ同時に固化し、その結果、モールド樹脂の成形性
を向上できることが判明した。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る電力半導体装置
の平面外観図である。
【図２】 同実施の形態における電力半導体装置の１つ
の側面外観図である。
【図３】 同実施の形態における電力半導体装置の他の
側面外観図である。
【図４】 同実施の形態における電力半導体装置の回路
ブロック図である。
【図５】 同実施の形態における電力半導体装置の内部
構成を示す平面図である。
【図６】 同実施の形態における電力半導体装置の内部
構成を示す断面図である。
【図７】 同実施の形態における電力半導体装置の製造
方法の一工程を示す平面図である。
【図８】 同実施の形態において、図７に示す工程の後
に行なわれる工程を示す平面図である。
【図９】 同実施の形態において、図８に示す工程にお
ける断面図である。
【図１０】 本発明の実施の形態２に係る電力半導体装
置の内部構造を示す平面図である。
【図１１】 同実施の形態における電力半導体装置の断
面図である。
【図１２】 本発明の実施の形態３に係る電力半導体装
置の内部構造を示す平面図である。
【図１３】 同実施の形態における電力半導体装置の断
面図である。
【図１４】 同実施の形態における電力半導体装置の第
１の変形例を示す断面図である。
【図１５】 同実施の形態における電力半導体装置の第
２の変形例を示す断面図である。
【図１６】 本発明の実施の形態４に係る電力半導体装
置の断面図である。
【図１７】 本発明の実施の形態５に係る電力半導体装
置の断面図である。
【図１８】 本発明の実施の形態６に係る電力半導体装
置の内部構造を示す平面図である。
【図１９】 同実施の形態における電力半導体装置の平
面外観図である。
【図２０】 同実施の形態における電力半導体装置の１
つの側面外観図である。
【図２１】 同実施の形態における電力半導体装置の他
の側面外観図である。
【図２２】 従来の電力半導体装置の製造工程の一工程
を示す平面図である。
【図２３】 図２２に示す工程の断面図である。
【図２４】 図２２に示す工程の後に行なわれる工程を
示す平面図である。
【図２５】 図２４に示す工程における断面図である。
【図２６】 図２４に示す工程の後に行なわれる工程を
示す平面図である。
【図２７】 図２６に示す工程における断面図である。
【図２８】 図２６に示す工程の後に行なわれる工程を
示す平面図である。
【図２９】 図２８に示す工程における断面図である。
【図３０】 従来の電力半導体装置の外観を示す図であ
り、（ａ）は平面外観図を示し、（ｂ）は１つの側面外
観図であり、（ｃ）は他の側面外観図である。
【符号の説明】
２ａ パワーチップ用リードフレーム、２ｂ パワーチ
ップ側リード端子、２ｃ 集積回路チップ用リードフレ
ーム、２ｄ 集積回路チップ側リード端子、２ｅ リー
ド段差部、２ｆ 中継リード、２ｇ タイバー、２ｈ
リード曲げ部、４ パワーチップ、６ 集積回路チッ
プ、８ 金線、１０ アルミニウム線、１２、１２ａ
モールド樹脂、１２Ｔ モールド樹脂テーパ部、１４
樹脂注入ゲート、１６ 可動ピン、１８ａ モールド樹
脂段差部、１８ｂ モールド樹脂凹部、ＴＥ テーパ。
フロントページの続き (72)発明者 田尻 貢 兵庫県伊丹市瑞原四丁目１番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内 (72)発明者 岩崎 光孝 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 ゴーラブ マジュムダール 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 4M109 AA01 BA01 CA21 FA02 FA04 5F061 AA01 BA01 CA21 DD12 FA05

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 電力用チップおよび該電力用チップを制
    御するための集積回路チップと、 前記電力用チップを搭載するための第１フレーム部、前
    記集積回路チップを搭載するための第２フレーム部およ
    び前記第１または第２フレーム部に接続されるリード端
    子を有するリードフレーム部と、 前記リード端子を突出させて、前記電力用チップおよび
    前記集積回路チップを含む前記リードフレーム部を封止
    するモールド樹脂と、を備え、 前記第１フレーム部は、前記リード端子とリード段差部
    を介して前記第２フレーム部と略平行に配置され、 前記電力用チップが搭載された前記第１フレーム部の面
    と反対側の面が、前記集積回路チップが搭載された前記
    第２フレーム部の面と反対側の面よりも前記モールド樹
    脂の外面に接近している、半導体装置。
  2. 【請求項２】 前記第１フレーム部は隙間を有し、 該隙間の大きさは、前記電力用チップが搭載された前記
    第１フレーム部の面とは反対の面側に位置する前記モー
    ルド樹脂の厚さの２倍以下である、請求項１記載の半導
    体装置。
  3. 【請求項３】 前記第１フレーム部は、前記第１フレー
    ム部の前記第２フレーム部側の部分が前記第２フレーム
    部が位置する面に向かって折り曲げられたリード曲げ部
    を有している、請求項１または２に記載の半導体装置。
  4. 【請求項４】 前記第１フレーム部に接続されている前
    記リード端子近傍の前記電力用チップが搭載された前記
    第１フレーム部の面側の前記モールド樹脂の表面には、
    前記モールド樹脂を形成する際のモールド樹脂が流し込
    まれる方向と交差する方向にモールド樹脂段差部が設け
    られている、請求項１〜３のいずれかに記載の半導体装
    置。
  5. 【請求項５】 前記電力用チップが搭載された前記第１
    フレーム部の面側の前記モールド樹脂の表面には、前記
    モールド樹脂を形成する際のモールド樹脂が流し込まれ
    る方向と交差する方向に凹部が形成されている、請求項
    １〜４のいずれかに記載の半導体装置。
  6. 【請求項６】 前記電力用チップはアルミニウム線によ
    りボンディングされ、 前記凹部は前記アルミニウム線のうち、前記アルミニウ
    ム線の高さが比較的低い部分の上方の前記モールド樹脂
    の表面に形成されている、請求項５記載の半導体装置。
  7. 【請求項７】 前記モールド樹脂では、前記第１フレー
    ム部を封止する部分が前記モールド樹脂を形成する際の
    モールド樹脂が流し込まれる方向に向かって広がるテー
    パ部を有している、請求項１〜６のいずれかに記載の半
    導体装置。
JP31098098A 1998-10-30 1998-10-30 半導体装置 Expired - Lifetime JP4073559B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31098098A JP4073559B2 (ja) 1998-10-30 1998-10-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31098098A JP4073559B2 (ja) 1998-10-30 1998-10-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2000138343A true JP2000138343A (ja) 2000-05-16
JP4073559B2 JP4073559B2 (ja) 2008-04-09

Family

ID=18011713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31098098A Expired - Lifetime JP4073559B2 (ja) 1998-10-30 1998-10-30 半導体装置

Country Status (1)

Country Link
JP (1) JP4073559B2 (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791167B2 (en) 2002-03-28 2004-09-14 Mitsubishi Denki Kabushiki Kaisha Resin-molded device and manufacturing apparatus thereof
US6794742B2 (en) 2001-07-03 2004-09-21 Mitsubishi Denki Kabushiki Kaisha Inverter module having a plurality of terminals at a predetermined pitch
JP2005150209A (ja) * 2003-11-12 2005-06-09 Denso Corp 電子装置およびその製造方法
JP2006216989A (ja) * 2006-04-28 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置およびそれを用いたインバータ回路
US7166926B2 (en) 2003-10-20 2007-01-23 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor device and semiconductor device
DE10331857B4 (de) * 2002-11-11 2008-01-24 Mitsubishi Denki K.K. Gießharzversiegelte Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
JP2008263210A (ja) * 2008-05-16 2008-10-30 Mitsubishi Electric Corp 電力用半導体装置
US7531852B2 (en) 2004-06-14 2009-05-12 Denso Corporation Electronic unit with a substrate where an electronic circuit is fabricated
US7671453B2 (en) 2003-09-30 2010-03-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for producing the same
JP2011054623A (ja) * 2009-08-31 2011-03-17 Sanyo Electric Co Ltd 回路装置及びその製造方法
CN102420220A (zh) * 2010-09-24 2012-04-18 安森美半导体贸易公司 电路装置及其制造方法
CN102420223A (zh) * 2010-09-24 2012-04-18 安森美半导体贸易公司 电路装置及其制造方法
CN102637679A (zh) * 2011-02-14 2012-08-15 三菱电机株式会社 半导体模块
JP2013030670A (ja) * 2011-07-29 2013-02-07 Mitsubishi Electric Corp 半導体装置
JP2013055739A (ja) * 2011-09-01 2013-03-21 Mitsubishi Electric Corp 半導体装置
CN103532349A (zh) * 2012-07-02 2014-01-22 三星电机株式会社 用于电感负载的栅极驱动器电路和逆变器模块
KR20140073711A (ko) * 2012-12-06 2014-06-17 매그나칩 반도체 유한회사 멀티 칩 패키지
CN104795337A (zh) * 2014-01-17 2015-07-22 三菱电机株式会社 电力用半导体装置及其制造方法
JP2015185702A (ja) * 2014-03-25 2015-10-22 三菱電機株式会社 樹脂封止型半導体装置
CN105047624A (zh) * 2015-07-01 2015-11-11 四川广义微电子股份有限公司 Igbt芯片导热模块及其制备方法
WO2015173862A1 (ja) * 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法
JP2018081947A (ja) * 2016-11-14 2018-05-24 三菱電機株式会社 パワーモジュールおよびその製造方法
KR20200136404A (ko) * 2018-03-26 2020-12-07 텍사스 인스트루먼츠 인코포레이티드 반전된 리드 핀들을 갖는 전자 디바이스
CN112514058A (zh) * 2018-08-02 2021-03-16 三菱电机株式会社 半导体模块
CN115763381A (zh) * 2022-11-17 2023-03-07 海信家电集团股份有限公司 智能功率模块和设备
CN115799237A (zh) * 2022-11-17 2023-03-14 海信家电集团股份有限公司 智能功率模块和设备
CN115939119A (zh) * 2022-11-17 2023-04-07 海信家电集团股份有限公司 功率模块和电子设备
DE102023102543A1 (de) 2022-03-29 2023-10-05 Mitsubishi Electric Corporation Leiterrahmen einer Halbleitervorrichtung, integrierter Leiterrahmen einer Halbleitervorrichtung und Halbleitervorrichtung
WO2024104111A1 (zh) * 2022-11-17 2024-05-23 海信家电集团股份有限公司 功率模块和设备

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794742B2 (en) 2001-07-03 2004-09-21 Mitsubishi Denki Kabushiki Kaisha Inverter module having a plurality of terminals at a predetermined pitch
US6791167B2 (en) 2002-03-28 2004-09-14 Mitsubishi Denki Kabushiki Kaisha Resin-molded device and manufacturing apparatus thereof
CN100334727C (zh) * 2002-03-28 2007-08-29 三菱电机株式会社 树脂模制型器件的制造方法及制造装置
DE10331857B4 (de) * 2002-11-11 2008-01-24 Mitsubishi Denki K.K. Gießharzversiegelte Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
US7671453B2 (en) 2003-09-30 2010-03-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for producing the same
US7166926B2 (en) 2003-10-20 2007-01-23 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor device and semiconductor device
JP2005150209A (ja) * 2003-11-12 2005-06-09 Denso Corp 電子装置およびその製造方法
US7531852B2 (en) 2004-06-14 2009-05-12 Denso Corporation Electronic unit with a substrate where an electronic circuit is fabricated
JP4634962B2 (ja) * 2006-04-28 2011-02-16 パナソニック株式会社 半導体装置
JP2006216989A (ja) * 2006-04-28 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置およびそれを用いたインバータ回路
JP2008263210A (ja) * 2008-05-16 2008-10-30 Mitsubishi Electric Corp 電力用半導体装置
JP2011054623A (ja) * 2009-08-31 2011-03-17 Sanyo Electric Co Ltd 回路装置及びその製造方法
CN102420220A (zh) * 2010-09-24 2012-04-18 安森美半导体贸易公司 电路装置及其制造方法
CN102420223A (zh) * 2010-09-24 2012-04-18 安森美半导体贸易公司 电路装置及其制造方法
KR101300954B1 (ko) * 2010-09-24 2013-08-27 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 회로 장치 및 그 제조 방법
US8643026B2 (en) 2011-02-14 2014-02-04 Mitsubishi Electric Corporation Semiconductor module
CN102637679A (zh) * 2011-02-14 2012-08-15 三菱电机株式会社 半导体模块
JP2012169397A (ja) * 2011-02-14 2012-09-06 Mitsubishi Electric Corp 半導体モジュール
JP2013030670A (ja) * 2011-07-29 2013-02-07 Mitsubishi Electric Corp 半導体装置
JP2013055739A (ja) * 2011-09-01 2013-03-21 Mitsubishi Electric Corp 半導体装置
EP2683082A3 (en) * 2012-07-02 2014-07-09 Samsung Electro-Mechanics Co., Ltd Gate driver circuit for inductive load, inverter module, and inverter apparatus having the same
CN103532349A (zh) * 2012-07-02 2014-01-22 三星电机株式会社 用于电感负载的栅极驱动器电路和逆变器模块
US9100018B2 (en) 2012-07-02 2015-08-04 Samsung Electro-Mechanics Co., Ltd. Gate driver circuit for inductive load, inverter module, and inverter apparatus having the same
KR102071078B1 (ko) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
US11362022B2 (en) 2012-12-06 2022-06-14 Magnachip Semiconductor, Ltd. Multichip package semiconductor device
KR20140073711A (ko) * 2012-12-06 2014-06-17 매그나칩 반도체 유한회사 멀티 칩 패키지
CN104795337A (zh) * 2014-01-17 2015-07-22 三菱电机株式会社 电力用半导体装置及其制造方法
JP2015135907A (ja) * 2014-01-17 2015-07-27 三菱電機株式会社 電力用半導体装置及びその製造方法
JP2015185702A (ja) * 2014-03-25 2015-10-22 三菱電機株式会社 樹脂封止型半導体装置
WO2015173862A1 (ja) * 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法
JPWO2015173862A1 (ja) * 2014-05-12 2017-04-20 三菱電機株式会社 電力用半導体装置及びその製造方法
CN105047624A (zh) * 2015-07-01 2015-11-11 四川广义微电子股份有限公司 Igbt芯片导热模块及其制备方法
JP2018081947A (ja) * 2016-11-14 2018-05-24 三菱電機株式会社 パワーモジュールおよびその製造方法
KR20200136404A (ko) * 2018-03-26 2020-12-07 텍사스 인스트루먼츠 인코포레이티드 반전된 리드 핀들을 갖는 전자 디바이스
KR102631932B1 (ko) * 2018-03-26 2024-02-01 텍사스 인스트루먼츠 인코포레이티드 반전된 리드 핀들을 갖는 전자 디바이스
CN112514058A (zh) * 2018-08-02 2021-03-16 三菱电机株式会社 半导体模块
CN112514058B (zh) * 2018-08-02 2024-04-09 三菱电机株式会社 半导体模块
DE102023102543A1 (de) 2022-03-29 2023-10-05 Mitsubishi Electric Corporation Leiterrahmen einer Halbleitervorrichtung, integrierter Leiterrahmen einer Halbleitervorrichtung und Halbleitervorrichtung
CN115799237A (zh) * 2022-11-17 2023-03-14 海信家电集团股份有限公司 智能功率模块和设备
CN115939119A (zh) * 2022-11-17 2023-04-07 海信家电集团股份有限公司 功率模块和电子设备
CN115939119B (zh) * 2022-11-17 2023-11-03 海信家电集团股份有限公司 功率模块和电子设备
CN115799237B (zh) * 2022-11-17 2024-01-23 海信家电集团股份有限公司 智能功率模块和设备
CN115763381A (zh) * 2022-11-17 2023-03-07 海信家电集团股份有限公司 智能功率模块和设备
CN115763381B (zh) * 2022-11-17 2024-03-08 海信家电集团股份有限公司 智能功率模块和设备
WO2024104111A1 (zh) * 2022-11-17 2024-05-23 海信家电集团股份有限公司 功率模块和设备

Also Published As

Publication number Publication date
JP4073559B2 (ja) 2008-04-09

Similar Documents

Publication Publication Date Title
JP2000138343A (ja) 半導体装置
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
JP3828036B2 (ja) 樹脂モールド型デバイスの製造方法及び製造装置
JP3516789B2 (ja) 半導体パワーモジュール
US8258622B2 (en) Power device package and semiconductor package mold for fabricating the same
US9837338B2 (en) Semiconductor module with mounting case and method for manufacturing the same
US7091603B2 (en) Semiconductor device
US20090127681A1 (en) Semiconductor package and method of fabricating the same
KR20150060036A (ko) 전력 반도체 모듈 및 그 제조 방법
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
US7109570B2 (en) Integrated circuit package with leadframe enhancement and method of manufacturing the same
JP3843185B2 (ja) 半導体装置
US6281579B1 (en) Insert-molded leadframe to optimize interface between powertrain and driver board
JP5341339B2 (ja) 回路装置
JP4007741B2 (ja) 半導体装置
JP2010003858A (ja) 半導体装置
JP3702655B2 (ja) 樹脂封止型半導体装置の製造方法
JP3872607B2 (ja) 半導体装置及びリードフレーム
KR20150061441A (ko) 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지
JP2019110278A (ja) 半導体装置
CN111406311A (zh) 电子模块以及电子模块的制造方法
JP2013187268A (ja) 半導体モジュール
JP4225246B2 (ja) 電子装置の製造方法
JPWO2020079743A1 (ja) 電力用半導体装置及びその製造方法
JPH11340262A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070515

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070620

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140201

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term