JP2015135907A - 電力用半導体装置及びその製造方法 - Google Patents

電力用半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015135907A
JP2015135907A JP2014006992A JP2014006992A JP2015135907A JP 2015135907 A JP2015135907 A JP 2015135907A JP 2014006992 A JP2014006992 A JP 2014006992A JP 2014006992 A JP2014006992 A JP 2014006992A JP 2015135907 A JP2015135907 A JP 2015135907A
Authority
JP
Japan
Prior art keywords
die pad
power
semiconductor element
power semiconductor
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014006992A
Other languages
English (en)
Other versions
JP6183226B2 (ja
Inventor
裕史 川島
Yuji Kawashima
裕史 川島
中川　信也
Shinya Nakagawa
信也 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014006992A priority Critical patent/JP6183226B2/ja
Priority to CN201510023708.3A priority patent/CN104795337A/zh
Publication of JP2015135907A publication Critical patent/JP2015135907A/ja
Application granted granted Critical
Publication of JP6183226B2 publication Critical patent/JP6183226B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】金属細線とリードフレームとの接触を起こり難くし、歩留まりを向上することができる電力用半導体装置及びその製造方法を得る。【解決手段】まず、電力用ダイパッド２上に電力用半導体素子４を実装する。次に、電力用ダイパッド２より高い位置に配置された制御用ダイパッド３上に、電力用半導体素子４を制御する制御用半導体素子６を実装する。次に、電力用半導体素子４と制御用半導体素子６とを金属細線７により電気的に接続する。電力用ダイパッド２は、金属細線７の下方に配置され、上方に曲げられた屈曲部９を有する。次に、上金型１０と下金型１１により構成されるキャビティ１２内に、電力用ダイパッド２、制御用ダイパッド３、電力用半導体素子４、制御用半導体素子６、及び金属細線７を入れて樹脂８で封止する。この際に電力用ダイパッド２側から制御用ダイパッド３側に向かって樹脂８を注入する。【選択図】図２

Description

本発明は、樹脂で封止した電力用半導体装置及びその製造方法に関する。
半導体装置の中でも電力用半導体装置は、鉄道車両、ハイブリッドカー、電気自動車等の車両、家電機器、産業用機械等において、比較的大きな電力を制御、整流するために利用されている。使用時に電力用半導体素子が発熱するため、電力用半導体装置には素子の放熱性が要求される。また数百Ｖ以上の高電圧が印加されることから装置外部との絶縁が必要となる。
ここでＩＰＭ（Intelligent Power Module）は電力用半導体素子と制御用半導体素子とが一体となったモジュールである。配線材料にリードフレームを用いる場合、電力用半導体素子と制御用半導体素子は物理的に切り離されたダイパッドに実装され、金属細線などで電気的に接続される。電力用半導体素子は大電流を通電することから、発熱が大きくモジュールとしての放熱性が求められる。放熱構造の一つとして高熱伝導の樹脂を用いて、モジュールの裏面に薄く充填することで放熱する構造がある。この際、電力用半導体素子を搭載するダイパッドの位置を制御用半導体素子を搭載するダイパッドよりも低くすることで熱抵抗を下げる。
高熱伝導の樹脂は放熱を担うフィラーが高充填され粘度が高い。高粘度樹脂は流動抵抗が高くなるため、たとえば金属細線などはその流動抵抗によって変形してしまうことが想定される。
制御用半導体素子に接続する金属細線の変形を抑えるため、一般的に電力用半導体素子側から制御用半導体素子側に向かって樹脂が流れるようにすることが多い（例えば、特許文献１参照）。樹脂は、電力用半導体素子の電力用ダイパッド上面から制御用半導体素子の制御用ダイパッドに流動する際に、制御用ダイパッド上面、下面両方向に向かって流動する。このとき制御用ダイパッドの下面に向かう樹脂の流れは下向きのベクトルを持つため、金属細線に対して押しつぶすような流動抵抗が働き、金属細線の変形が大きくなり、リードフレームや素子とショートすることで歩留まりが悪くなってしまう。
これに対して、樹脂注入口のリードフレームを曲げて樹脂の流動性を変えて、予め幾らかの樹脂量を電力用ダイパッド下を経由させて制御用ダイパッド下に充填させることが提案されている（例えば、特許文献１参照）。
特開２００４−１７２２３９号公報 特開平１−２６８１５９号公報
しかし、電力用ダイパッドの上下面の流量断面積が異なるため、大部分は電力用ダイパッド上面に向かって流れてしまう。このため、金属細線に対して下向きの流動が発生し、変形量が大きくなってしまうという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は金属細線とリードフレームとの接触を起こり難くし、歩留まりを向上することができる電力用半導体装置及びその製造方法を得るものである。
本発明に係る電力用半導体装置の製造方法は、電力用ダイパッド上に電力用半導体素子を実装する工程と、前記電力用ダイパッドより高い位置に配置された制御用ダイパッド上に、前記電力用半導体素子を制御する制御用半導体素子を実装する工程と、前記電力用半導体素子と前記制御用半導体素子とを金属細線により電気的に接続する工程と、上金型と下金型により構成されるキャビティ内に、前記電力用ダイパッド、前記制御用ダイパッド、前記電力用半導体素子、前記制御用半導体素子、及び前記金属細線を入れて樹脂で封止する工程とを備え、前記電力用ダイパッドは、前記金属細線の下方に配置され、上方に曲げられた屈曲部を有し、前記電力用ダイパッド側から前記制御用ダイパッド側に向かって前記樹脂を注入することを特徴とする。
本発明では、電力用ダイパッドは、金属細線の下方に配置され、上方に曲げられた屈曲部を有する。モールド時に電力用ダイパッド側から制御用ダイパッド側に向かって注入した樹脂が屈曲部を通過すると、流れのベクトルが上方に向くことで、金属細線が下から上に向かって抗力を受ける。このため、金属細線とリードフレームとの接触が起こり難くなって歩留まりが向上する。
本発明の実施の形態１に係る電力用半導体装置を示す平面図である。 図１のＩ−ＩＩに沿った断面図である。 図１の装置内部を示す拡大平面図である。 本発明の実施の形態１に係る電力用半導体装置の屈曲部の先端部と制御用ダイパッドを拡大した断面図である。 本発明の実施の形態１に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る電力用半導体装置の変形例を示す断面図である。 本発明の実施の形態２に係る電力用半導体装置を示す平面図である。 図７のＩ−ＩＩに沿った断面図である。 本発明の実施の形態２に係る電力用半導体装置の製造方法を示す断面図である。 図９の装置内部を示す拡大平面図である。 可動ピンの動きを示す拡大断面図である。 本発明の実施の形態３に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態４に係る電力用半導体装置の製造方法を示す拡大平面図である。 本発明の実施の形態５に係る電力用半導体装置の製造方法を示す拡大平面図である。
本発明の実施の形態に係る電力用半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る電力用半導体装置を示す平面図である。図２は、図１のＩ−ＩＩに沿った断面図である。図３は図１の装置内部を示す拡大平面図である。
リードフレーム１はアウターリードとインナーリードを有し、インナーリードは、アウターリードに接続するリードと、電力用ダイパッド２と、電力用ダイパッド２より高い位置に配置された制御用ダイパッド３とを有する。ＲＣ−ＩＧＢＴ（Reverse Conducting-Insulated Gate Bipolar Transistor）などの電力用半導体素子４が電力用ダイパッド２上にＰｂフリーはんだにより実装されている。Ｐｂフリーはんだに限らず導電性接着剤でもよく、導電性を有した接合材を用いればよい。
絶縁層と銅箔からなる絶縁シート５が電力用ダイパッド２の裏面に接着されている。電力用半導体素子４を制御する制御用半導体素子６が制御用ダイパッド３上に導電性接着剤により実装されている。
金属細線７が電力用半導体素子４と制御用半導体素子６とを電気的に接続する。具体的には、電力用半導体素子４の表面にはソース電極とゲート電極が設けられ、ソース電極とリードがＡｌワイヤにより電気的に接続され、ゲート電極と制御用半導体素子６がＡｕワイヤにより電気的に接続され、制御用半導体素子６とリードは全てＡｕワイヤにより電気的に接続されている。なお、ＡｌワイヤはＣｕを含むワイヤでもよく、ＡｕワイヤはＣｕを含むワイヤでもよい。
樹脂８が電力用ダイパッド２、制御用ダイパッド３、電力用半導体素子４、制御用半導体素子６、及び金属細線７を封止する。樹脂８は、絶縁性と放熱性を両立させるため、エポキシなどの樹脂にＳｉＯ２やＢＮなどの熱伝導フィラーを含有したものである。樹脂８で封止された電力用半導体装置は、裏面では絶縁シート５の銅箔が露出し、両端部からリードフレーム１のアウターリードが突出し、それ以外は樹脂によって封止された構造のＤＩＰタイプのパッケージである。アウターリードのうち片側はパワーアウターリード、もう方側は制御アウターリードとなる。
電力用半導体素子４と制御用半導体素子６の間において、電力用ダイパッド２は、金属細線７の下方に配置され、上方に曲げられた屈曲部９を有する。電力用ダイパッド２と屈曲部９は制御用ダイパッド３とは物理的に接触していない。
図４は、本発明の実施の形態１に係る電力用半導体装置の屈曲部の先端部と制御用ダイパッドを拡大した断面図である。屈曲部９の先端部は制御用ダイパッド３の上面よりも低い位置にある。このため、金属細線７とリードフレーム１との接触が起こり難くい。
続いて、上記の電力用半導体装置の製造方法を説明する。図５は、本発明の実施の形態１に係る電力用半導体装置の製造方法を示す断面図である。まず、電力用ダイパッド２上に電力用半導体素子４をはんだにより実装する。電力用ダイパッド２の裏面に絶縁シート５を接着する。次に、電力用ダイパッド２より高い位置に配置された制御用ダイパッド３上に、電力用半導体素子４を制御する制御用半導体素子６を導電性接着剤により実装する。
次に、電力用半導体素子４と制御用半導体素子６とを金属細線７により電気的に接続する。具体的にはＡｌワイヤにより電力用半導体素子４とリードを接続し、Ａｕワイヤにより電力用半導体素子４と制御用半導体素子６を接続し、かつ制御用半導体素子６とリードを接続する。
次に、上金型１０と下金型１１により構成されるキャビティ１２内に、電力用ダイパッド２、制御用ダイパッド３、電力用半導体素子４、制御用半導体素子６、及び金属細線７を入れて型締めする。その後、溶融した熱硬化性の樹脂８をキャビティ１２内に押し出し、熱硬化させて成型して封止する。このトランスファーモールド時に樹脂８によるＡｕワイヤの流れを抑制するため、電力用ダイパッド２側から制御用ダイパッド３側に向かって樹脂８を注入する。キャビティ１２内に樹脂８が行き渡ると溶融した樹脂８を介してキャビティ１２内に静水圧がかかる。静水圧がかかった後、樹脂８が硬化したタイミングで金型を開き成型品を取り出してトランスファーモールドが完了する。このトランスファーモールドによって絶縁シート５と電力用ダイパッド２を押し固めて封止体とする。その後、アウターリードを所定のサイズ、形状に加工して完成となる。
本実施の形態では、電力用ダイパッド２は、金属細線７の下方に配置され、上方に曲げられた屈曲部９を有する。モールド時に電力用ダイパッド２側から制御用ダイパッド３側に向かって注入した樹脂８が屈曲部９を通過すると、流れのベクトルが上方に向くことで、金属細線７が下から上に向かって抗力を受ける。このため、樹脂８として高粘度の高熱伝導樹脂を使用しても、金属細線７とリードフレーム１との接触が起こり難くなって歩留まりが向上する。さらに、金属細線７が変形し難くなるので、樹脂８の流速を高めて生産性を高めることができる。また、高熱伝導で高粘度の樹脂８を用いると共に電力用半導体素子４を小型化することで、製品の小型化が可能となる。
また、樹脂８で封止する際に、電力用ダイパッド２の裏面に絶縁シート５を接着する。そして、屈曲部９に樹脂８が衝突して電力用ダイパッド２に反作用が働くことで、電力用ダイパッド２と絶縁シート５との接着性が向上し、絶縁シート５を均一な厚みに押し固めることができるため、良好な絶縁性と放熱性が得られ、品質が安定する。
図６は、本発明の実施の形態１に係る電力用半導体装置の変形例を示す断面図である。金属細線７により電力用半導体素子４の上面と制御用半導体素子６の上面とを直接接続する。そして、屈曲部９を電力用半導体素子４と制御用半導体素子６との間に配置する。これにより、金属細線７とリードフレーム１との接触が更に起こり難くなる。さらに細い金属細線７を使用することでコストが低減する。
実施の形態２．
図７は、本発明の実施の形態２に係る電力用半導体装置を示す平面図である。図８は、図７のＩ−ＩＩに沿った断面図である。実施の形態１のような絶縁シート５が無く、代わりに電力用ダイパッド２の下方に樹脂８が充填されている。屈曲部９の下方において樹脂８の底面に窪み１３が設けられている。その他の構成は実施の形態１と同様である。
続いて、上記の電力用半導体装置の製造方法を説明する。図９は、本発明の実施の形態２に係る電力用半導体装置の製造方法を示す断面図である。図１０は図９の装置内部を示す拡大平面図である。図１１は可動ピンの動きを示す拡大断面図である。
キャビティ１２の底面と屈曲部９との間にスリーブ１４を配置する。このスリーブ１４から可動ピン１５を屈曲部９に向けて突き出して電力用ダイパッド２を下金型１１から離して支持した状態でキャビティ１２内に樹脂８を注入して、電力用ダイパッド２と下金型１１との間に樹脂８を充填する。
また、屈曲部９の下方に配置したスリーブ１４から可動ピン１５を屈曲部９に向けて突き出す。これにより、モールド時に屈曲部９にぶつかった樹脂８によって電力用ダイパッド２が下に押し下げられても電力用ダイパッド２を下金型１１から離して支持することができる。従って、電力用ダイパッド２と下金型１１の間隔を維持できるため、樹脂８が電力用ダイパッド２の下方に十分に行き渡って絶縁性を確保することができる。
そして、樹脂８を電力用ダイパッド２の下方まで充填して静水圧がかかる直前に、可動ピン１５を下側に可動させて引き抜く。静水圧がかかった後、樹脂８が硬化したタイミングで金型を開き成型品を取り出してトランスファーモールドが完了する。この時に電力用半導体装置の裏面にスリーブ１４が転写されて窪み１３が残る。なお、スリーブ１４は可動ピン１５を引き抜く際に発生するバリを防ぐために設置している。
また、樹脂８を電力用ダイパッド２の下方に充填させる際に、電力用ダイパッド２が上方にずれることが想定される。これを防ぐために従来は上金型１０にも可動ピンを設けて電力用ダイパッド２を上からも押さえつけていた。これに対して本実施の形態では、屈曲部９に樹脂８が衝突すると電力用ダイパッド２は反作用により下方に力を受けるため、電力用ダイパッド２が上方にずれるのを防ぐことができる。従って、上金型１０に可動ピン等を設ける必要が無いため、上金型１０のメンテナンス性が向上し、コストを削減することができる。
また、屈曲部９が無い場合、電力用ダイパッド２と下金型１１との間に設けたスリーブ１４の高さが電力用ダイパッド２下の樹脂８の厚みの制約となる。しかし、屈曲部９の下方にスリーブ１４を配置することで、電力用ダイパッド２下の樹脂８を薄くして熱抵抗を低減することができる。スリーブ１４の高さは少なくとも０．１ｍｍ以上必要であるため、電力用ダイパッド２下の樹脂８の厚みを少なくとも０．１ｍｍ以上薄くすることができる。従って、放熱性が良好となるため、製品の寿命が向上し、電力用半導体素子４の小型化に伴う電力用半導体装置の小型化が可能となる。
実施の形態３．
図１２は、本発明の実施の形態３に係る電力用半導体装置の製造方法を示す断面図である。屈曲部９は２個の曲げ部分を有し、屈曲部９の先端部がキャビティ１２の底面に平行である。この屈曲部９の先端部に可動ピン１５が接触する。これにより、可動ピン１５の屈曲部９に対する接触が点から面になるため、電力用ダイパッド２の固定位置の厚み方向のずれが生じ難くなるため、電力用ダイパッド２下の樹脂８の厚みばらつきを減らすことができる。
実施の形態４．
図１３は、本発明の実施の形態４に係る電力用半導体装置の製造方法を示す拡大平面図である。２個の可動ピン１５により電力用ダイパッド２を支持する。このように電力用ダイパッド２を上金型１０と下金型１１を含めて３点で支持することにより、平面方向に安定して電力用ダイパッド２を固定できるため、電力用ダイパッド２下の樹脂８の厚みばらつきを減らすことができる。
実施の形態５．
図１４は、本発明の実施の形態５に係る電力用半導体装置の製造方法を示す拡大平面図である。可動ピン１５は、複数の電力用ダイパッド２の隣接する２つにまたがって支持する。これにより、少ない可動ピン１５で安定した固定が可能となり、金型のメンテナンス性が向上する。
なお、電力用半導体素子４は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された電力用半導体素子４は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ電力用半導体装置も小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、電力用半導体装置を更に小型化できる。また、素子の電力損失が低く高効率であるため、電力用半導体装置を高効率化できる。
１ リードフレーム、２ 電力用ダイパッド、３ 制御用ダイパッド、４ 電力用半導体素子、５ 絶縁シート、６ 制御用半導体素子、７ 金属細線、８ 樹脂、９ 屈曲部、１０ 上金型、１１ 下金型、１２ キャビティ、１４ スリーブ、１５ 可動ピン

Claims (12)

  1. 電力用ダイパッド上に電力用半導体素子を実装する工程と、
    前記電力用ダイパッドより高い位置に配置された制御用ダイパッド上に、前記電力用半導体素子を制御する制御用半導体素子を実装する工程と、
    前記電力用半導体素子と前記制御用半導体素子とを金属細線により電気的に接続する工程と、
    上金型と下金型により構成されるキャビティ内に、前記電力用ダイパッド、前記制御用ダイパッド、前記電力用半導体素子、前記制御用半導体素子、及び前記金属細線を入れて樹脂で封止する工程とを備え、
    前記電力用ダイパッドは、前記金属細線の下方に配置され、上方に曲げられた屈曲部を有し、
    前記電力用ダイパッド側から前記制御用ダイパッド側に向かって前記樹脂を注入することを特徴とする電力用半導体装置の製造方法。
  2. 前記樹脂で封止する際に、前記電力用ダイパッドの裏面に絶縁シートを接着することを特徴とする請求項１に記載の電力用半導体装置の製造方法。
  3. 前記キャビティの底面と前記屈曲部との間にスリーブを配置し、
    前記スリーブから可動ピンを前記屈曲部に向けて突き出して前記電力用ダイパッドを前記下金型から離して支持した状態で前記キャビティ内に前記樹脂を注入して、前記電力用ダイパッドと前記下金型との間に前記樹脂を充填することを特徴とする請求項１に記載の電力用半導体装置の製造方法。
  4. 前記屈曲部は２個の曲げ部分を有し、前記屈曲部の先端部が前記キャビティの底面に平行であり、
    前記屈曲部の前記先端部に前記可動ピンが接触することを特徴とする請求項３に記載の電力用半導体装置の製造方法。
  5. ２個以上の前記可動ピンにより前記電力用ダイパッドを支持することを特徴とする請求項３又は４に記載の電力用半導体装置の製造方法。
  6. 前記電力用ダイパッドは複数のダイパッドを有し、
    前記可動ピンは、前記複数のダイパッドの隣接する２つにまたがって支持することを特徴とする請求項３〜５の何れか１項に記載の電力用半導体装置の製造方法。
  7. 前記屈曲部の先端部は前記制御用ダイパッドの上面よりも低い位置にあることを特徴とする請求項１〜６の何れか１項に記載の電力用半導体装置の製造方法。
  8. 前記金属細線により前記電力用半導体素子の上面と前記制御用半導体素子の上面とを直接接続し、
    前記屈曲部を前記電力用半導体素子と前記制御用半導体素子との間に配置することを特徴とする請求項１〜７の何れか１項に記載の電力用半導体装置の製造方法。
  9. 電力用ダイパッドと、前記電力用ダイパッドより高い位置に配置された制御用ダイパッドとを有するリードフレームと、
    前記電力用ダイパッド上に実装された電力用半導体素子と、
    前記制御用ダイパッド上に実装され、前記電力用半導体素子を制御する制御用半導体素子と、
    前記電力用半導体素子と前記制御用半導体素子とを電気的に接続する金属細線と、
    前記電力用ダイパッド、前記制御用ダイパッド、前記電力用半導体素子、前記制御用半導体素子、及び前記金属細線を封止する樹脂とを備え、
    前記電力用ダイパッドは、前記金属細線の下方に配置され、上方に曲げられた屈曲部を有することを特徴とする電力用半導体装置。
  10. 前記電力用ダイパッドの裏面に接着された絶縁シートを更に備えることを特徴とする請求項９に記載の電力用半導体装置。
  11. 前記屈曲部の先端部は前記制御用ダイパッドの上面よりも低い位置にあることを特徴とする請求項９又は１０に記載の電力用半導体装置。
  12. 前記金属細線は前記電力用半導体素子の上面と前記制御用半導体素子の上面とを直接接続し、
    前記屈曲部は前記電力用半導体素子と前記制御用半導体素子との間に配置されていることを特徴とする請求項９〜１１の何れか１項に記載の電力用半導体装置。
JP2014006992A 2014-01-17 2014-01-17 電力用半導体装置の製造方法 Active JP6183226B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014006992A JP6183226B2 (ja) 2014-01-17 2014-01-17 電力用半導体装置の製造方法
CN201510023708.3A CN104795337A (zh) 2014-01-17 2015-01-16 电力用半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014006992A JP6183226B2 (ja) 2014-01-17 2014-01-17 電力用半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015135907A true JP2015135907A (ja) 2015-07-27
JP6183226B2 JP6183226B2 (ja) 2017-08-23

Family

ID=53560054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014006992A Active JP6183226B2 (ja) 2014-01-17 2014-01-17 電力用半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP6183226B2 (ja)
CN (1) CN104795337A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045747A (ja) * 2015-08-24 2017-03-02 三菱電機株式会社 半導体装置
WO2018154744A1 (ja) * 2017-02-27 2018-08-30 三菱電機株式会社 半導体装置、半導体装置の製造方法
US20190057928A1 (en) * 2016-02-09 2019-02-21 Mitsubishi Electric Corporation Power semiconductor apparatus and manufacturing method therefor
CN109473414A (zh) * 2017-09-08 2019-03-15 万国半导体(开曼)股份有限公司 模制智能功率模块及其制造方法
US10305411B2 (en) 2016-07-14 2019-05-28 Mitsubishi Electric Corporation Semiconductor module
CN115966542A (zh) * 2023-01-31 2023-04-14 海信家电集团股份有限公司 功率模块和具有其的电子设备
CN116666341A (zh) * 2023-04-28 2023-08-29 海信家电集团股份有限公司 智能功率模块和具有其的电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7002645B2 (ja) * 2018-05-09 2022-01-20 三菱電機株式会社 パワー半導体装置およびその製造方法ならびに電力変換装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6466959A (en) * 1987-09-07 1989-03-13 Nec Corp Resin seal type semiconductor device
JP2000138343A (ja) * 1998-10-30 2000-05-16 Mitsubishi Electric Corp 半導体装置
JP2003142510A (ja) * 2001-11-02 2003-05-16 Mitsubishi Electric Corp 半導体デバイスの製造方法
JP2005150595A (ja) * 2003-11-19 2005-06-09 Mitsubishi Electric Corp 電力用半導体装置
JP2005327878A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2007165425A (ja) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05278077A (ja) * 1992-04-02 1993-10-26 Fuji Electric Co Ltd トランスファモールド金型
JPH05299454A (ja) * 1992-04-24 1993-11-12 Matsushita Electron Corp 半導体製造装置
US5750423A (en) * 1995-08-25 1998-05-12 Dai-Ichi Seiko Co., Ltd. Method for encapsulation of semiconductor devices with resin and leadframe therefor
JP5672456B2 (ja) * 2011-04-27 2015-02-18 パナソニックＩｐマネジメント株式会社 樹脂封止成形品の製造方法
JP5518000B2 (ja) * 2011-06-10 2014-06-11 三菱電機株式会社 パワーモジュールとその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6466959A (en) * 1987-09-07 1989-03-13 Nec Corp Resin seal type semiconductor device
JP2000138343A (ja) * 1998-10-30 2000-05-16 Mitsubishi Electric Corp 半導体装置
JP2003142510A (ja) * 2001-11-02 2003-05-16 Mitsubishi Electric Corp 半導体デバイスの製造方法
JP2005150595A (ja) * 2003-11-19 2005-06-09 Mitsubishi Electric Corp 電力用半導体装置
JP2005327878A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2007165425A (ja) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045747A (ja) * 2015-08-24 2017-03-02 三菱電機株式会社 半導体装置
US20190057928A1 (en) * 2016-02-09 2019-02-21 Mitsubishi Electric Corporation Power semiconductor apparatus and manufacturing method therefor
US11107746B2 (en) * 2016-02-09 2021-08-31 Mitsubishi Electric Corporation Power semiconductor apparatus and manufacturing method therefor
US10305411B2 (en) 2016-07-14 2019-05-28 Mitsubishi Electric Corporation Semiconductor module
KR102303894B1 (ko) * 2017-02-27 2021-09-17 미쓰비시덴키 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법
KR20190105639A (ko) * 2017-02-27 2019-09-17 미쓰비시덴키 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법
CN110326102A (zh) * 2017-02-27 2019-10-11 三菱电机株式会社 半导体装置、半导体装置的制造方法
JPWO2018154744A1 (ja) * 2017-02-27 2019-11-07 三菱電機株式会社 半導体装置、半導体装置の製造方法
WO2018154744A1 (ja) * 2017-02-27 2018-08-30 三菱電機株式会社 半導体装置、半導体装置の製造方法
CN110326102B (zh) * 2017-02-27 2023-06-09 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN109473414A (zh) * 2017-09-08 2019-03-15 万国半导体(开曼)股份有限公司 模制智能功率模块及其制造方法
CN115966542A (zh) * 2023-01-31 2023-04-14 海信家电集团股份有限公司 功率模块和具有其的电子设备
CN115966542B (zh) * 2023-01-31 2023-10-13 海信家电集团股份有限公司 功率模块和具有其的电子设备
CN116666341A (zh) * 2023-04-28 2023-08-29 海信家电集团股份有限公司 智能功率模块和具有其的电子设备
CN116666341B (zh) * 2023-04-28 2024-02-20 海信家电集团股份有限公司 智能功率模块和具有其的电子设备

Also Published As

Publication number Publication date
CN104795337A (zh) 2015-07-22
JP6183226B2 (ja) 2017-08-23

Similar Documents

Publication Publication Date Title
JP6183226B2 (ja) 電力用半導体装置の製造方法
JP6195019B2 (ja) 電力用半導体装置及びその製造方法
JP6115738B2 (ja) 半導体装置およびその製造方法
CN107078127B (zh) 电力用半导体装置及其制造方法
US10312178B2 (en) Semiconductor device
US11107746B2 (en) Power semiconductor apparatus and manufacturing method therefor
US10262912B2 (en) Semiconductor device
JP4463146B2 (ja) 半導体装置の製造方法
JP4039298B2 (ja) 樹脂封止型半導体装置およびその製造方法ならびに成形型
JP6667401B2 (ja) 電力用半導体装置の製造方法
US11152275B2 (en) Semiconductor device and method for manufacturing semiconductor device
JPWO2020049672A1 (ja) 半導体装置
JP2012174748A (ja) 半導体モジュールの構造およびその製造方法
JP2014116366A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170710

R150 Certificate of patent or registration of utility model

Ref document number: 6183226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250