JPWO2018154744A1 - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2018154744A1
JPWO2018154744A1 JP2019500977A JP2019500977A JPWO2018154744A1 JP WO2018154744 A1 JPWO2018154744 A1 JP WO2018154744A1 JP 2019500977 A JP2019500977 A JP 2019500977A JP 2019500977 A JP2019500977 A JP 2019500977A JP WO2018154744 A1 JPWO2018154744 A1 JP WO2018154744A1
Authority
JP
Japan
Prior art keywords
resin
plunger
semiconductor device
lead frame
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019500977A
Other languages
English (en)
Other versions
JP6806232B2 (ja
Inventor
健 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018154744A1 publication Critical patent/JPWO2018154744A1/ja
Application granted granted Critical
Publication of JP6806232B2 publication Critical patent/JP6806232B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

上面と下面を有するリードフレームと、該リードフレームの該上面に固定された半導体チップと、該リードフレームの該下面と接する第１樹脂と、該第１樹脂の上に設けられた第２樹脂と、を備える。該第１樹脂と該第２樹脂は接触している。該第１樹脂と該第２樹脂の材料は、該第１樹脂の熱伝導率が該第２樹脂の熱伝導率より高くなるように選択される。そして、該第１樹脂と該第２樹脂で該半導体チップを覆っていることを特徴とする。

Description

この発明は、半導体チップを樹脂封止した半導体装置と、その半導体装置の製造方法に関する。
特許文献１には、ワークにモールド樹脂を形成する技術が開示されている。具体的にはポット内にポット用樹脂を供給した後、キャビティ凹部内にキャビティ用樹脂を供給する。次いで、モールド金型を型締めすることによって、溶融したポット用樹脂およびキャビティ用樹脂を混ぜ合わせるようにプランジャで押圧し、キャビティ凹部内に溶融樹脂を充填する。次いで、キャビティ凹部内の溶融樹脂を所定の樹脂圧で保圧して加熱硬化させる。
日本特開２０１２−１６６４３２号公報
リードフレームに固定された半導体チップを樹脂封止する半導体装置では、装置を小型化したり、装置の放熱性を高めたり、意図しない電気的影響から半導体チップを守るために絶縁性を高めたりする必要がある。低コストでしかも質の高い半導体装置を提供することが求められている。
本発明は上述の問題を解決するためになされたものであり、低コストでしかも質の高い半導体装置と、その半導体装置の製造方法を提供することを目的とする。
本願の発明にかかる半導体装置は、リードフレームと、該リードフレームの上面に固定された半導体チップと、該リードフレームの下面と接する第１樹脂と、該第１樹脂の上に設けられた第２樹脂と、を備え、該第１樹脂は該第２樹脂よりも熱伝導率が高く、該第１樹脂と該第２樹脂で該半導体チップを覆うことを特徴とする。
本願の発明にかかる半導体装置の製造方法は、下金型の凹部に形成された穴にプランジャチップを設け、該プランジャチップの上に第１樹脂を提供し、該第１樹脂の上に該第１樹脂よりも熱伝導率が低い第２樹脂を提供する樹脂提供工程と、上面に半導体チップが固定されたリードフレームを、該凹部の上面にのせる搭載工程と、該下金型の上に上金型を置き、該下金型と該上金型によって提供されたキャビティに該半導体チップを収容した状態で型締めする型締め工程と、該第１樹脂と該第２樹脂を溶融させた後、該プランジャチップを上昇させて該キャビティの中に該第２樹脂を提供しその後該第１樹脂を提供することで、該リードフレームの下面に該第１樹脂を接触させる注入工程と、該プランジャチップから該第１樹脂と該第２樹脂に圧力を及ぼし保圧する保圧工程と、を備えたことを特徴とする。
本願の発明にかかる他の半導体装置の製造方法は、下金型の凹部に形成された穴にプランジャチップを設け、該プランジャチップの上に樹脂を提供する樹脂提供工程と、下面に半導体チップが固定されたリードフレームを、該凹部の上面にのせる搭載工程と、該樹脂よりも熱伝導率が高い放熱シートを該リードフレームと上金型の間に挟みつつ、該下金型の上に該上金型を置き、該下金型と該上金型によって提供されたキャビティに該半導体チップを収容した状態で型締めする型締め工程と、該樹脂を溶融させた後、該プランジャチップを上昇させて該キャビティの中に該樹脂を提供する注入工程と、該プランジャチップから該樹脂に圧力を及ぼし保圧する保圧工程と、を備えたことを特徴とする。
本願の発明にかかる他の半導体装置の製造方法は、複数の凹部を有する下金型に形成された穴にプランジャチップを設け該プランジャチップの上に樹脂を提供する樹脂提供工程と、半導体チップが固定されたリードフレームを、該下金型の上面にのせる搭載工程と、該下金型の上に上金型を置き、該複数の凹部により形成された複数のキャビティと、該複数のキャビティをつなぐランナーゲートとを形成した状態で型締めする型締め工程と、該樹脂を溶融させた後、該プランジャチップを予め定められた位置まで上昇させて、該複数のキャビティ及び該ランナーゲートの中に該樹脂を提供する注入工程と、該プランジャチップから該樹脂に圧力を及ぼし保圧する保圧工程と、を備え、該プランジャチップが該予め定められた位置まで上昇したとき、該ランナーゲートの内の該樹脂が該ランナーゲートの中の可動ブロックに及ぼす圧力を検知し、該圧力が予め定められた圧力より大きいときは該可動ブロックを該ランナーゲートから退避させる方向へ移動させ、該圧力が予め定められた圧力より小さいときは該可動ブロックを該ランナーゲートの中へ進出させる方向へ移動させることを特徴とする。
本発明のその他の特徴は以下に明らかにする。
この発明によれば、例えば熱伝導率の高い第１樹脂をリードフレームの下面に設けつつ、第１樹脂よりは熱伝導率が低い第２樹脂をリードフレームの上に設けることで、低コストかつ高品質の半導体装置を提供することができる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体装置の製造方法を示すフローチャートである。 第１樹脂と第２樹脂等の断面図である。 リードフレーム等の断面図である。 型締めされた下金型と上金型等の断面図である。 プランジャチップを上昇させたことを示す断面図である。 ボールプランジャ等の断面図である。 ボールプランジャ等の平面図である。 複数のプランジャロッド等の斜視図である。 図９のプランジャ装置に対応した金型等の断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示すフローチャートである。 半導体装置の製造に使用する装置の構成図である。 キャビティとランナーゲートに樹脂を供給したことを示す図である。 コントローラの構成例を示す図である。 コントローラの別の構成例を示す図である。 実施の形態４に係る半導体装置の製造方法を示す図である。 比較例に係る半導体装置の製造方法を示す図である。
本発明の実施の形態に係る半導体装置と半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置１０の断面図である。半導体装置１０はリードフレーム１２を備えている。リードフレーム１２の上面に半導体チップ１４が固定されている。半導体チップ１４は例えばＳｉ又はＳｉＣで形成されたスイッチング素子である。リードフレーム１２の下面に第１樹脂２０が接触している。この第１樹脂２０の上に第２樹脂２２が設けられている。第１樹脂２０と第２樹脂２２で半導体チップ１４が覆われている。第１樹脂２０と第２樹脂２２がパッケージとして機能する。第１樹脂２０は第２樹脂２２よりも熱伝導率が高い。この条件を満たせば第１樹脂２０と第２樹脂２２の材料は特に限定されない。第１樹脂２０は例えばアルミナであり、第２樹脂２２は例えばシリカである。第１樹脂２０の熱伝導率は２Ｗ/ｍ・Ｋ以上であることが好ましい。
リードフレーム１２は、半導体チップ１４を固定するダイパッド部、樹脂の中に設けられたインナーリード部及び樹脂の外に伸びるアウターリード部を有する。第２樹脂２２の中にあるインナーリード部には半導体チップ１４に対し制御信号を出力する制御チップ２４が設けられている。半導体チップ１４とインナーリード部はワイヤ２６で接続されている。半導体チップ１４と制御チップ２４はワイヤ２８で接続されている。
第１樹脂２０はリードフレーム１２の下面よりも下方にだけ設けられている。第１樹脂２０はリードフレーム１２を介して半導体チップ１４の下面に接し、第２樹脂２２は半導体チップ１４の側面と上面に接している。パッケージの大部分は第２樹脂２２であり、第１樹脂２０のパッケージ全体に占める体積は小さい。したがって、第１樹脂２０よりも第２樹脂２２の体積が大きい。半導体チップ１４の下方では第１樹脂２０が露出し、半導体チップ１４の上方では第２樹脂２２が露出している。
図２は、本発明の実施の形態１に係る半導体装置の製造方法を示すフローチャートである。このフローチャートに沿って半導体装置１０の製造方法を説明する。まず、ステップＳ１にて、プランジャチップの上に第１樹脂と第２樹脂を提供する。
図３は、第１樹脂２０ａと第２樹脂２２ａを示す図である。下金型３０は凹部３０Ａを有している。この凹部３０Ａに穴３０ａが形成されている。穴３０ａが形成された部分をポット３０Ｂという。穴３０ａの中にプランジャチップ３２が設けられている。プランジャチップ３２の側面はポット３０Ｂに接している。プランジャチップ３２はプランジャロッド３４によって支持されている。プランジャロッド３４がｙ正負方向に動くとそれに連動してプランジャチップ３２もｙ正負方向に動く。
このようなプランジャチップ３２の上に第１樹脂２０ａを提供し、第１樹脂２０ａの上に第１樹脂２０ａよりも熱伝導率が低い第２樹脂２２ａを提供する。第１樹脂２０ａと第２樹脂２２ａは粒状である。例えば第１樹脂２０ａは粒状のアルミナであり、第２樹脂２２ａは粒状のシリカである。このように、プランジャチップ３２の上に樹脂を提供する工程を樹脂提供工程という。
図３には上金型４０も示されている。上金型４０は凹部４０Ａを有している。凹部４０Ａを貫通する可動ピン４２が設けられている。可動ピン４２は、凹部４０Ａを貫通してｙ正負方向に移動することができる。そのような移動はモータによって実現することができる。
次いでステップＳ２に処理を進める。ステップＳ２では、リードフレーム１２を下金型３０にのせる。図４には、下金型３０にのせられたリードフレーム１２が示されている。ステップＳ２では、上面に半導体チップ１４が固定されたリードフレーム１２を、下金型３０の凹部３０Ａの上面にのせる。この工程を搭載工程という。
次いでステップＳ３に処理を進める。ステップＳ３では、下金型３０と上金型４０で型締めする。図５は、型締めされた下金型３０と上金型４０を示す図である。型締め装置に下金型３０と上金型４０を収容し、下金型３０の上に上金型４０を置き、これらに予め定められた型締力を付与する。このとき、下金型３０と上金型４０によって提供されたキャビティ５０に半導体チップ１４を収容した状態で型締めする。この工程を型締め工程という。
型締め工程では、可動ピン４２をリードフレーム１２の上面に接触させる。可動ピン４２は樹脂をキャビティ５０に注入したとき及び保圧しているときに、リードフレーム１２が上方に浮き上がることを抑制する。この浮き上がりを確実に防止するためには、複数の可動ピン４２をリードフレーム１２の上面に接触させることが好ましい。
次いで、ステップＳ４に処理を進める。ステップＳ４では、第１樹脂２０ａと第２樹脂２２ａを溶融させた後、プランジャチップ３２を上昇させる。図６は、プランジャチップ３２を上昇させたことを示す図である。プランジャチップ３２の上昇を進めると、まず、キャビティの５０の中に第２樹脂２２ａが提供され、その後第１樹脂２０ａが提供される。そのため、キャビティ５０の上方に第２樹脂２２が提供され、キャビティ５０の下方に第１樹脂２０が提供される。プランジャチップ３２の上面の高さが、下金型３０の凹部３０Ａの底面の高さに一致したときにプランジャチップ３２の上昇を停止する。このように樹脂を射出することでリードフレーム１２の下面に第１樹脂２０が接触する。この工程を注入工程という。
次いで、ステップＳ５へ処理を進める。ステップＳ５では、保圧とキュアを行う。具体的には、プランジャチップ３２から第１樹脂２０と第２樹脂２２に圧力を及ぼし保圧する。この工程を保圧工程という。次いで、ステップＳ６へ処理を進める。ステップＳ６ではプランジャチップ３２を下方へ移動させる。成形品を離型することで、図１に示す半導体装置１０が完成する。
本発明の実施の形態１では、上述のとおりコンプレッション法によって第１樹脂２０と第２樹脂２２を有するパッケージを成形する。そのため、狭いランナーを経由してキャビティに樹脂を提供するトランスファーモールド法と比較して樹脂の流動が少ない。したがって、第１樹脂２０と第２樹脂２２の有意な混合は生じず、第１樹脂２０と第２樹脂２２が実質的に分離した状態を維持できる。このようなコンプレッション法の特徴を利用して、リードフレーム１２の下にだけ熱伝導率の高い第１樹脂２０を供給することができる。半導体チップ１４で生じた熱は、主として、リードフレーム１２と熱伝導率の高い第１樹脂２０を介して外部に放出される。そして、放熱性を高めるうえであまり重要とならない部分には、熱伝導率が第１樹脂２０より低い第２樹脂２２を採用することで半導体装置のコストを低減できる。
第１樹脂２０は高い電気絶縁性を有する。そのため、リードフレーム１２の下面に第１樹脂２０を設けた場合、リードフレーム１２の下面にシリカを材料とする第２樹脂を設けた場合と比べて、リードフレーム１２の下の樹脂を薄くできる。リードフレーム１２の下に４５０μｍの第２樹脂を形成したときの絶縁性能と、リードフレーム１２の下に１５０μｍの第１樹脂２０を形成したとき絶縁性能は同等である。したがって、半導体装置の絶縁性能を損ねることなく、半導体装置の小型化及び放熱性向上ができる。
本発明の実施の形態１に係る半導体装置の製造方法における注入工程と保圧工程では、可動ピン４２をリードフレーム１２の上面に接触させてリードフレーム１２の浮き上がりを防止する。これにより、リードフレーム１２の浮き上がりによる不良品の発生を抑制できる。
本発明の実施の形態１では、トランスファーモールド法で用いるプランジャチップと同じプランジャチップ３２を用いて樹脂を圧縮成形することができる。よって、品種間で共通のプランジャ機構を用いることができる。
図７は、プランジャロッド３４を支持するボールプランジャ５４等の断面図である。プランジャブロック５１の上面に支持台５２が固定されている。この支持台５２は凹部を有しており、その凹部にプランジャロッド３４の下端部が収容されている。プランジャロッド３４の下端部は支持台５２と接しても良いが、支持台５２に固定されない。支持台５２には横方向に伸縮できるボールプランジャ５４が取り付けられている。ボールプランジャ５４の先端部５４Ａにはボール又はピンが設けられている。この先端部５４Ａに本体部５４Ｂが接続されている。本体部５４Ｂにはスプリングが内蔵されている。そのため、先端部５４Ａに荷重が加わると本体部５４Ｂが縮み、当該荷重が解除されると本体部５４Ｂが元の長さに戻る。プランジャロッド３４に幅狭部３４ａを設け、その幅狭部３４ａにボールプランジャ５４の先端部５４Ａを接触させることが好ましい。
図８は、プランジャロッド３４とボールプランジャ５４の平面図である。プランジャロッド３４の側面に４つのボールプランジャ５４が接触している。プランジャロッド３４からボールプランジャ５４に対して力が及ぼされると、ボールプランジャ５４が縮むので、その分だけプランジャロッド３４の位置を変位させることができる。そのため、プランジャロッド３４は平面視で上下左右に移動したり、平面視で回転したりすることができる。
図７におけるプランジャブロック５１がｙ正負方向に移動することで、プランジャチップ３２が穴３０ａの中をｙ正負方向に移動する。このときプランジャチップ３２がポット３０Ｂに強い力を及ぼすことなく、ポット３０Ｂの中をプランジャチップ３２が滑らかに移動することが好ましい。そこで、図７、８を参照しつつ説明したように、プランジャロッド３４をボールプランジャ５４で支持することで、プランジャロッド３４が僅かに移動したり回転したりすることができるようにした。これにより、プランジャチップ３２がポット３０Ｂに強い力を及ぼすことなく、プランジャチップ３２がポット３０Ｂの中を滑らかに移動する。図７に示すプランジャブロック５１、支持台５２及びボールプランジャ５４を用いて上記の半導体装置の製造方法を実施することが好ましい。
本発明の実施の形態１に係る半導体装置の製造方法では、１つのキャビティ５０に樹脂を注入することを説明した。しかしながら、１つのプランジャブロックに複数のプランジャロッドを固定し一度に複数のキャビティに樹脂を注入しても良い。図９には、１つのプランジャブロック６０に複数のプランジャロッド６２を設けたことが示されている。１つのプランジャロッド６２に１つのプランジャチップ６４が固定されている。上述のボールプランジャ５４を用いてプランジャロッド６２を変位可能な状態で保持することが好ましい。
図１０は、図９のプランジャ装置に対応した金型等の断面図である。下金型７０には複数の凹部７０Ａが形成されている。１つの凹部７０Ａに１つの穴７０ａが形成されている。上金型７２には複数の凹部７２Ａが形成されている。型締めすると１つの凹部７０Ａと１つの凹部７２Ａで１つのキャビティが形成される結果、複数のキャビティが提供される。図９、１０に示す装置を採用することで、注入工程と保圧工程を、複数のキャビティに対して一括して実施することができる。また、キャビティ毎にプランジャチップ６４から樹脂を提供することができるので、金型にカルランナー部を設ける必要はない。そのため、下金型７０と上金型７２を小型化できる。また、凹部７０Ａの底面の面積より、プランジャチップ６４の平面視での面積を小さくすることで、これらの面積が同等の場合と比べて、樹脂に対し大きい静水圧をかけることができる。
実施の形態１に係る半導体装置と半導体装置の製造方法の重要な特徴は、有意な混合がない２つの熱伝導率の異なる樹脂でパッケージを形成することである。実施の形態１に係る半導体装置と半導体装置の製造方法は、この特徴を逸脱しない範囲で適宜変形することができる。例えば、第１樹脂２０の量を増やし、リードフレーム１２のダイパッド部の下面より上に第１樹脂２０を設けても良い。また、第１樹脂２０の上に、第１樹脂２０と第２樹脂２２の中間の熱伝導率を有する中間樹脂を設け、中間樹脂の上に第２樹脂２２を設けてもよい。この場合、中間樹脂により半導体装置１０の左右方向への放熱を促進できる。さらに、例えば、可動ピン４２は省略しても良い。樹脂によって及ぼされる圧力が小さい場合、可動ピン４２によるリードフレーム１２の固定は不要である。半導体チップ１４はスイッチング素子に限定されない。例えば、半導体チップとしてダイオードを採用してもよい。パッケージ内に複数の半導体チップを収容して、それらで例えばインバータ回路を構成してもよい。
実施の形態１で説明した特徴および変形例は以下の実施の形態に係る半導体装置と半導体装置の製造方法にも応用できる。なお、以下の実施の形態に係る半導体装置と半導体装置の製造方法では、実施の形態１と類似点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図１１は、実施の形態２に係る半導体装置の製造方法を示す断面図である。実施の形態２に係る半導体装置の製造方法では、まず、樹脂提供工程で、プランジャチップ３２の上に樹脂２３を提供する。次いで、搭載工程で、下面に半導体チップ１４が固定されたリードフレーム１２を、凹部３０Ａの上面にのせる。リードフレーム１２のダイパッド部が半導体チップ１４より上にある。
次いで、型締め工程に処理を進める。型締め工程では、放熱シート８０をリードフレーム１２と上金型４０の間に挟みつつ、下金型３０の上に上金型４０を置き、下金型３０と上金型４０によって提供されたキャビティ５０に半導体チップ１４を収容した状態で型締めする。放熱シート８０は、例えば絶縁層８０Ａと、絶縁層８０Ａに積層して設けられたヒートシンク８０Ｂとを有する。絶縁層８０Ａは、例えばシリカとエポキシ樹脂などのモールド樹脂又はこれに類似する材料とすることが好ましい。ヒートシンク８０Ｂの材料は例えば銅である。放熱シート８０の構成は、樹脂よりも熱伝導率を高くできれば、特に限定されない。型締めされると、放熱シート８０の上面が上金型４０の凹部４０Ａの底面に接触し、放熱シート８０の下面がリードフレーム１２の上面に接触する。
次いで、注入工程では、樹脂２３を溶融させた後プランジャチップ３２を上昇させてキャビティ５０の中に樹脂２３を提供する。注入工程では、例えば、プランジャチップ３２の上面が下金型３０の凹部３０Ａの底面と同じ高さになるまでプランジャチップ３２を上昇させる。次いで、保圧工程では、プランジャチップ３２から樹脂２３に圧力を及ぼし保圧する。
実施の形態１では熱伝導率の高い第１樹脂２０をリードフレーム１２の下面に接触させて、その第１樹脂２０を外部に露出させたので装置の放熱性を高めることができる。しかしながら、さらに装置の放熱性を高めるようとした場合、第１樹脂２０では限界がある。そこで、実施の形態２では、放熱シート８０を設けることで、第１樹脂２０を用いた場合より装置の放熱性を高めることとした。放熱シート８０により装置の放熱性を高めることができるので、樹脂２３には高い熱伝導率が要求されない。そのため、例えばシリカなどのアルミナよりは熱伝導率が低いものを樹脂２３の材料にできる。
実施の形態３．
図１２は、実施の形態３に係る半導体装置の製造方法を示すフローチャートである。図１２に沿って半導体装置の製造方法を説明する前に、図１３を参照して半導体装置の製造に使用する装置の構成を説明する。下金型９０には少なくとも２つの凹部９０Ａ、９０Ｂが形成されている。凹部９０Ａに設けられた穴にプランジャチップ３２Ａがある。プランジャチップ３２Ａはプランジャロッド３４Ａに支持されている。凹部９０Ｂに設けられた穴にプランジャチップ３２Ｂがある。プランジャチップ３２Ｂはプランジャロッド３４Ｂに支持されている。プランジャロッド３４Ａ、３４Ｂにはモータ１００が接続されている。モータ１００によってプランジャチップ３２Ａ、３２Ｂはｙ正負方向に移動させられる。
上金型９２は少なくとも２つの凹部９２Ａ、９２Ｂを有している。凹部９２Ａ、９２Ｂの間には可動ブロック１０２が設けられている。可動ブロック１０２は、ばね１０４を介してモータ１０６に接続されている。モータ１０６によって可動ブロック１０２をｙ正負方向に移動することができる。なお、モータ１００、１０６はサーボモータとすることが好ましい。モータ１００、１０６はコントローラ１１０に接続されている。
実施の形態３に係る半導体装置の製造方法では、まずステップＳ１にて樹脂提供工程を行う。樹脂提供工程では、図１３に示される下金型９０に形成された穴にプランジャチップ３２Ａ、３２Ｂを設け、プランジャチップ３２Ａ、３２Ｂの上に樹脂２３を提供する。次いで、ステップＳ２にて搭載工程を行う。搭載工程では、図１３に示される半導体チップ１４が固定されたリードフレーム１２、１３を、下金型９０の上面にのせる。リードフレーム１３は凹部９０Ａ、９０Ｂの両方にのせられる。
次いで、ステップＳ３にて型締め工程を行う。型締め工程では、下金型９０の上に上金型９２を置く。図１３は型締め後の金型等の断面図である。型締めが終わると、凹部９０Ａ、９２Ａによりキャビティ５０Ａが形成され、凹部９０Ｂ、９２Ｂによりキャビティ５０Ｂが形成される。２つのキャビティ５０Ａ、５０Ｂはランナーゲート５０Ｃによってつながれている。ランナーゲート５０Ｃの容積は、可動ブロック１０２の位置に依存する。可動ブロック１０２が下方にあればランナーゲート５０Ｃの容積が小さくなり、可動ブロック１０２が上方にあればランナーゲート５０Ｃの容積が大きくなる。
次いで、ステップＳ４にて注入工程を行う。注入工程では、樹脂２３を溶融させた後、コントローラ１１０の指令によってプランジャチップ３２Ａ、３２Ｂを予め定められた位置まで上昇させる。例えば、プランジャチップ３２Ａ、３２Ｂの上面が凹部９０Ａ、９０Ｂの底面に一致するところまで、プランジャチップ３２Ａ、３２Ｂを上昇させる。これにより、キャビティ５０Ａ、５０Ｂ及びランナーゲート５０Ｃの中に樹脂２３を提供する。このとき、１つのプランジャブロックで２つのプランジャチップ３２Ａ、３２Ｂを動かすことが好ましい。モータ１００の中にそのようなプランジャブロックを設けることができる。
図１４は、キャビティ５０Ａ、５０Ｂとランナーゲート５０Ｃに樹脂２３が提供されたことを示す図である。プランジャチップ３２Ａ、３２Ｂが予め定められた位置まで上昇したとき、ランナーゲート５０Ｃの内の樹脂２３が可動ブロック１０２に及ぼす圧力を検知する。この圧力は、例えば可動ブロック１０２がばね１０４を介してモータ１０６に及ぼす圧力を検知することで検知できる。そのような圧力を検知するために例えばモータ１０６の内部にセンサを設ける。検知した圧力の情報はコントローラ１１０に通知される。
ステップＳ５では、コントローラ１１０において、コントローラ１１０に通知された圧力が予め定められた圧力であるか判定する。「予め定められた圧力」は任意の圧力範囲とすることができる。検知した圧力が予め定められた圧力より大きいときは、コントローラ１１０が可動ブロック１０２をランナーゲート５０Ｃから退避させる方向へ移動させる。すなわち、可動ブロック１０２を上方へ移動させる。これによりキャビティ５０Ａ、５０Ｂ内の樹脂圧を予め定められた圧力にする。
他方、検知した圧力が予め定められた圧力より小さいときは、コントローラ１１０が可動ブロック１０２をランナーゲート５０Ｃの中へ進出させる方向へ移動させる。すなわち、可動ブロック１０２を下方へ移動させる。これにより、キャビティ５０Ａ、５０Ｂ内の樹脂圧を予め定められた圧力にする。
このように可動ブロック１０２が移動することで、成形圧力と樹脂の厚みを均一にする。ステップＳ６は、このように可動ブロック１０２の位置を調整するステップである。なお、樹脂厚みの制御は、プランジャチップ３２Ａ、３２Ｂの位置をコントローラ１１０にフィードバックし、コントローラ１１０がプランジャチップ３２Ａ、３２Ｂを予め定められた位置まで上昇させることで実現できる。
ステップＳ５にて、検知した圧力が予め定められた圧力であると判定された場合、ステップＳ７へ処理を進める。ステップＳ７では保圧工程を行う。保圧工程では、プランジャチップ３２Ａ、３２Ｂから樹脂２３に圧力を及ぼし保圧する。最後にステップＳ８にてプランジャチップ３２Ａ、３２Ｂを下方へ移動させる。こうして１つのリードフレーム１３が複数のパッケージに設けられる製品が、１回のモールド処理で形成される。
図１５は、コントローラ１１０の構成例を示す図である。コントローラ１１０は、受信装置１１０Ａ、処理回路１１０Ｂ及び送信装置１１０Ｃを備えている。可動ブロック１０２がばね１０４を介してモータ１０６に及ぼす圧力の情報は、受信装置１１０Ａに伝送される。コントローラ１１０の中で行う上述の各機能は処理回路１１０Ｂによって実現される。すなわち処理回路１１０Ｂにおいて、受信した圧力が予め定められた圧力であるか否かを判定し、判定結果に応じてどの程度可動ブロック１０２を動かすかを算出する。処理回路１１０Ｂは専用のハードウェアであっても、メモリに格納されるプログラムを実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、ＤＳＰともいう）であってもよい。処理回路が専用のハードウェアである場合、処理回路はたとえば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ、ＦＰＧＡ、またはこれらを組み合わせたものが該当する。圧力の判定と、可動ブロック１０２の移動量算出を別々の処理回路で実現してもよいし、これらをまとめて１つの処理回路で実現してもよい。
図１６には、処理回路がＣＰＵの場合のコントローラ１１０の構成例が示されている。この場合、コントローラ１１０の各機能は、ソフトウェアまたはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェア又はファームウェアはプログラムとして記述されメモリ１１０Ｅに格納される。プロセッサ１１０Ｄはメモリ１１０Ｅに記憶されたプログラムを読み出して実行することにより各機能を実現する。すなわち、図１２のステップＳ４〜Ｓ８が結果的に実行されることになるプログラムを格納するメモリ１１０Ｅを備える。これらのプログラムはステップＳ４〜Ｓ８の手順及び方法をコンピュータに実行させるものであるともいえる。ここでメモリとは、例えばＲＡＭ、ＲＯＭ、フラッシュメモリー、ＥＰＲＯＭ、ＥＥＰＲＯＭ等の、不揮発性又は揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク又はＤＶＤ等が該当する。当然ながら、上記各機能の一部をハードウェアで実現し、一部をソフトウェア又はファームウェアで実現するようにしてもよい。
本発明の実施の形態３に係る半導体装置に製造方法によれば、キャビティ５０Ａ、５０Ｂ及びランナーゲート５０Ｃに供給された樹脂２３の圧力に応じて可動ブロック１０２の位置を制御することで成形圧力と樹脂の厚みを均一化することができる。したがって、外部との絶縁性及び放熱性の製品間バラツキを最小にすることができる。実施の形態３に係る半導体装置の製造方法は、この特徴を失わない範囲で様々な変形が可能である。例えば、型締め時に形成されるキャビティの数は２つに限定されず、３つ以上のキャビティを形成してもよい。
実施の形態４．
図１７は、実施の形態４に係る半導体装置の製造方法を示す図である。図１７は注入工程におけるプランジャチップ３２等を示す図である。上段に断面図が示され、下段に平面図が示されている。下段の平面図には、プランジャチップ３２は平面視で円形であることが示されている。プランジャチップ３２を平面視で円形にすることで、同じ面積の非円形のプランジャチップよりも外周を短くできる。つまり、円形のプランジャチップ３２の外周は他のどのような形状のプランジャチップの外周よりも小さい。プランジャチップ３２の外周を小さくすることで、プランジャチップ３２とポット３０Ｂの間に入りこむ樹脂バリ量を抑制できる。これにより、プランジャチップ３２とポット３０Ｂの摩擦を最小にできる。
また、凹部３０Ａの底面３０Ｃは平面視で四角形である。図１７の下段に示されるように、平面視でプランジャチップ３２の面積は凹部３０Ａの底面３０Ｃの面積より小さい。平面視でプランジャチップ３２の面積は底面３０Ｃの面積の半分以下であることが好ましい。また、プランジャチップ３２は平面視で底面３０Ｃの中央にあることが好ましい。プランジャチップ３２の面積を底面３０Ｃの面積より小さくすることで、キャビティに注入された樹脂２３がダイパッド部の直下から左右に分散しやすくなる。図１７の矢印は樹脂の流れ方向を示す。ボイド２２ｖは、半導体チップ１４の直上には形成されづらい。そのため、放熱性の製品間ばらつきを抑制できる。
プランジャチップ３２がポット３０Ｂの穴の中を上昇することによるプランジャチップ３２とポット３０Ｂの摩擦を抑制するために、プランジャチップ３２の外周に沿って樹脂リング３３を設けた。プランジャチップ３２の上昇時には主として樹脂リング３３がポット３０Ｂに接することで、プランジャチップ３２を保護することができる。
図１８は、比較例に係る半導体装置の製造方法を示す図である。上段に断面図が示され、下段に平面図が示されている。比較例のプランジャチップ３２は平面視で四角形である。また、平面視でプランジャチップ３２の面積は凹部３０Ａの底面３０Ｃの面積と同等である。このようにプランジャチップ３２の面積が大きい場合、プランジャチップ３２とポット３０Ｂの間に樹脂が溜まりやすく、頻繁に下金型３０を清掃しなければならない。
図１８の矢印は樹脂の流れを示す。比較例の場合、プランジャチップ３２の面積が大きいので、上方に向かう樹脂２３の流れが支配的となる。そのため、樹脂２３の流れがリードフレーム１２のダイパッド部によって妨害されてしまう。そうすると、ダイパッド部の直上にボイド２２ｖができて、装置の絶縁性が確保できないおそれがある。
ところが、実施の形態４に係る半導体装置に製造方法では、プランジャチップ３２の面積を下金型３０の凹部３０Ａの底面３０Ｃの面積より十分に小さくした。そのため、注入工程において上方に向かう樹脂２３の流れに加えて、左右へ向かう樹脂２３の流れが生じる。よって、ダイパッド部の直上のボイドを抑制できる。また、凹部３０Ａの底面３０Ｃの中央にプランジャチップ３２を設けることも、樹脂２３がキャビティの隅々まで広がることに貢献する。
なお、上記の各実施の形態に係る半導体装置と半導体装置の製造方法の特徴は、組み合わせてもよい。
１０ 半導体装置、 １２ リードフレーム、 １４ 半導体チップ、 ２０ 第１樹脂、 ２２ 第２樹脂、 ３０ 下金型、 ３０Ａ 凹部、 ３２ プランジャチップ、 ４０ 上金型、 ４０Ａ 凹部

Claims (16)

  1. リードフレームと、
    前記リードフレームの上面に固定された半導体チップと、
    前記リードフレームの下面と接する第１樹脂と、
    前記第１樹脂の上に設けられた第２樹脂と、を備え、
    前記第１樹脂は前記第２樹脂よりも熱伝導率が高く、
    前記第１樹脂と前記第２樹脂で前記半導体チップを覆うことを特徴とする半導体装置。
  2. 前記第１樹脂はアルミナであり、前記第２樹脂はシリカであることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップの下方では前記第１樹脂が露出し、前記半導体チップの上方では前記第２樹脂が露出したことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１樹脂は前記リードフレームの下面よりも下方にだけ設けられたことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 下金型の凹部に形成された穴にプランジャチップを設け、前記プランジャチップの上に第１樹脂を提供し、前記第１樹脂の上に前記第１樹脂よりも熱伝導率が低い第２樹脂を提供する樹脂提供工程と、
    上面に半導体チップが固定されたリードフレームを、前記凹部の上面にのせる搭載工程と、
    前記下金型の上に上金型を置き、前記下金型と前記上金型によって提供されたキャビティに前記半導体チップを収容した状態で型締めする型締め工程と、
    前記第１樹脂と前記第２樹脂を溶融させた後、前記プランジャチップを上昇させて前記キャビティの中に前記第２樹脂を提供しその後前記第１樹脂を提供することで、前記リードフレームの下面に前記第１樹脂を接触させる注入工程と、
    前記プランジャチップから前記第１樹脂と前記第２樹脂に圧力を及ぼし保圧する保圧工程と、を備えたことを特徴とする半導体装置の製造方法。
  6. 前記注入工程と前記保圧工程では、可動ピンを前記リードフレームの上面に接触させて前記リードフレームの浮き上がりを防止することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記第１樹脂はアルミナであり、前記第２樹脂はシリカであることを特徴とする請求項５又は６に記載の半導体装置の製造方法。
  8. 下金型の凹部に形成された穴にプランジャチップを設け、前記プランジャチップの上に樹脂を提供する樹脂提供工程と、
    下面に半導体チップが固定されたリードフレームを、前記凹部の上面にのせる搭載工程と、
    前記樹脂よりも熱伝導率が高い放熱シートを前記リードフレームと上金型の間に挟みつつ、前記下金型の上に前記上金型を置き、前記下金型と前記上金型によって提供されたキャビティに前記半導体チップを収容した状態で型締めする型締め工程と、
    前記樹脂を溶融させた後、前記プランジャチップを上昇させて前記キャビティの中に前記樹脂を提供する注入工程と、
    前記プランジャチップから前記樹脂に圧力を及ぼし保圧する保圧工程と、を備えたことを特徴とする半導体装置の製造方法。
  9. 前記放熱シートは、絶縁層と、前記絶縁層に積層して設けられたヒートシンクとを有することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 複数の凹部を有する下金型に形成された穴にプランジャチップを設け前記プランジャチップの上に樹脂を提供する樹脂提供工程と、
    半導体チップが固定されたリードフレームを、前記下金型の上面にのせる搭載工程と、
    前記下金型の上に上金型を置き、前記複数の凹部により形成された複数のキャビティと、前記複数のキャビティをつなぐランナーゲートとを形成した状態で型締めする型締め工程と、
    前記樹脂を溶融させた後、前記プランジャチップを予め定められた位置まで上昇させて、前記複数のキャビティ及び前記ランナーゲートの中に前記樹脂を提供する注入工程と、
    前記プランジャチップから前記樹脂に圧力を及ぼし保圧する保圧工程と、を備え、
    前記プランジャチップが前記予め定められた位置まで上昇したとき、前記ランナーゲートの内の前記樹脂が前記ランナーゲートの中の可動ブロックに及ぼす圧力を検知し、前記圧力が予め定められた圧力より大きいときは前記可動ブロックを前記ランナーゲートから退避させる方向へ移動させ、前記圧力が予め定められた圧力より小さいときは前記可動ブロックを前記ランナーゲートの中へ進出させる方向へ移動させることを特徴とする半導体装置の製造方法。
  11. 平面視で前記プランジャチップの面積は前記凹部の底面の面積より小さいことを特徴とする請求項５〜１０のいずれか１項に記載の半導体装置の製造方法。
  12. 平面視で前記プランジャチップの面積は前記凹部の底面の面積の半分以下であることを特徴とする請求項５〜１０のいずれか１項に記載の半導体装置の製造方法。
  13. 平面視で前記プランジャチップは前記凹部の前記底面の中央にあることを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
  14. 前記プランジャチップは平面視で円形であることを特徴とする請求項５〜１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記プランジャチップはプランジャロッドに支持され、
    前記プランジャロッドの側面にボールプランジャを接触させたことを特徴とする請求項５〜１４のいずれか１項に記載の半導体装置の製造方法。
  16. 前記注入工程と前記保圧工程を、複数のキャビティに対して一括して実施することを特徴とする請求項５〜１５のいずれか１項に記載の半導体装置の製造方法。
JP2019500977A 2017-02-27 2017-02-27 半導体装置の製造方法 Active JP6806232B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/007311 WO2018154744A1 (ja) 2017-02-27 2017-02-27 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2018154744A1 true JPWO2018154744A1 (ja) 2019-11-07
JP6806232B2 JP6806232B2 (ja) 2021-01-06

Family

ID=63252476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019500977A Active JP6806232B2 (ja) 2017-02-27 2017-02-27 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20190371625A1 (ja)
JP (1) JP6806232B2 (ja)
KR (1) KR102303894B1 (ja)
CN (1) CN110326102B (ja)
DE (1) DE112017007135T5 (ja)
WO (1) WO2018154744A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6824913B2 (ja) * 2016-02-09 2021-02-03 三菱電機株式会社 電力用半導体装置及びその製造方法
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices
JP7446156B2 (ja) 2020-05-21 2024-03-08 三菱電機株式会社 半導体装置、電力変換装置、半導体装置の検査方法、半導体装置の製造方法、学習装置および推論装置
JP2022037739A (ja) * 2020-08-25 2022-03-09 富士電機株式会社 半導体装置及び半導体装置の製造方法
KR102554393B1 (ko) * 2022-12-12 2023-07-12 에스피반도체통신 주식회사 반도체 칩의 처짐을 방지하는 반도체 패키지용 몰딩 금형

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148352A (ja) * 1995-11-21 1997-06-06 Matsushita Electric Ind Co Ltd 樹脂封止方法、電子部品製造方法及び電子部品
JPH10144827A (ja) * 1996-11-13 1998-05-29 Oki Electric Ind Co Ltd 樹脂封止半導体装置、その製造方法及びその金型
JP2001326238A (ja) * 2000-05-17 2001-11-22 Toshiba Corp 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP2012235014A (ja) * 2011-05-06 2012-11-29 Toyota Motor Corp 半導体装置の製造方法
JP2013020997A (ja) * 2011-07-07 2013-01-31 Semiconductor Components Industries Llc 半導体装置の製造方法
JP2014183302A (ja) * 2013-03-21 2014-09-29 Mitsubishi Electric Corp 半導体モジュール及びその製造方法
JP2015135907A (ja) * 2014-01-17 2015-07-27 三菱電機株式会社 電力用半導体装置及びその製造方法
JP2015162598A (ja) * 2014-02-27 2015-09-07 トヨタ自動車株式会社 半導体装置の製造方法および製造装置
WO2015173906A1 (ja) * 2014-05-14 2015-11-19 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5607447B2 (ja) * 2010-07-22 2014-10-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5799422B2 (ja) 2011-02-14 2015-10-28 アピックヤマダ株式会社 樹脂モールド方法および樹脂モールド装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148352A (ja) * 1995-11-21 1997-06-06 Matsushita Electric Ind Co Ltd 樹脂封止方法、電子部品製造方法及び電子部品
JPH10144827A (ja) * 1996-11-13 1998-05-29 Oki Electric Ind Co Ltd 樹脂封止半導体装置、その製造方法及びその金型
JP2001326238A (ja) * 2000-05-17 2001-11-22 Toshiba Corp 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP2012235014A (ja) * 2011-05-06 2012-11-29 Toyota Motor Corp 半導体装置の製造方法
JP2013020997A (ja) * 2011-07-07 2013-01-31 Semiconductor Components Industries Llc 半導体装置の製造方法
JP2014183302A (ja) * 2013-03-21 2014-09-29 Mitsubishi Electric Corp 半導体モジュール及びその製造方法
JP2015135907A (ja) * 2014-01-17 2015-07-27 三菱電機株式会社 電力用半導体装置及びその製造方法
JP2015162598A (ja) * 2014-02-27 2015-09-07 トヨタ自動車株式会社 半導体装置の製造方法および製造装置
WO2015173906A1 (ja) * 2014-05-14 2015-11-19 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6806232B2 (ja) 2021-01-06
CN110326102A (zh) 2019-10-11
DE112017007135T5 (de) 2019-11-07
WO2018154744A1 (ja) 2018-08-30
CN110326102B (zh) 2023-06-09
US20190371625A1 (en) 2019-12-05
KR20190105639A (ko) 2019-09-17
KR102303894B1 (ko) 2021-09-17

Similar Documents

Publication Publication Date Title
WO2018154744A1 (ja) 半導体装置、半導体装置の製造方法
US8624408B2 (en) Circuit device and method of manufacturing the same
JP5563918B2 (ja) 回路装置の製造方法
US10332816B2 (en) Circuit device and method of manufacturing the same
JP5308108B2 (ja) 回路装置の製造方法
JP2002329815A (ja) 半導体装置と、その製造方法、及びその製造装置
JP2012248780A (ja) 樹脂封止方法
JP6111459B2 (ja) 樹脂モールド方法および樹脂モールド装置
JP2009152507A (ja) 樹脂封止金型および半導体パッケージの樹脂封止成形方法
TWI648140B (zh) 使用微柱封裝位於載體上的電子元件的模具、模壓機以及方法
JP2000003923A (ja) 半導体装置の樹脂封止方法及びその樹脂封止装置
JP3787131B2 (ja) Ｂｇａパッケージの製造に用いるモールド金型
US8614397B2 (en) Circuit device
JP2011114134A (ja) 回路装置の製造方法
JP2003234436A (ja) マトリクス基板及び樹脂モールド方法
TW202330231A (zh) 樹脂密封模具
JP2003234365A (ja) モールド金型及び樹脂モールド方法
US20020063314A1 (en) Tapeless micro-leadframe
JPH06244312A (ja) 半導体装置及びその製造方法
WO2013061603A1 (ja) 回路装置の製造方法
JP6176140B2 (ja) 半導体装置の製造方法及び半導体装置
CN114566469A (zh) 半导体模块及半导体模块的制造方法
WO2013076932A1 (ja) 回路装置の製造方法
JP2003124242A (ja) 樹脂パッケージ型半導体装置の製造方法
JP2019171817A (ja) 樹脂成型用の金型

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201117

R150 Certificate of patent or registration of utility model

Ref document number: 6806232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250