JP6176140B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP6176140B2 JP6176140B2 JP2014027708A JP2014027708A JP6176140B2 JP 6176140 B2 JP6176140 B2 JP 6176140B2 JP 2014027708 A JP2014027708 A JP 2014027708A JP 2014027708 A JP2014027708 A JP 2014027708A JP 6176140 B2 JP6176140 B2 JP 6176140B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin layer
- width
- semiconductor chip
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000011347 resin Substances 0.000 claims description 58
- 229920005989 resin Polymers 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 23
- 230000006835 compression Effects 0.000 claims description 16
- 238000007906 compression Methods 0.000 claims description 16
- 238000000465 moulding Methods 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Description
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
12:半導体チップ
14:はんだ層
16:ボンディングワイヤ
20a〜20f:リード
21:ヒートシンク部
22:端子部
25:くびれ部
26:テーパ形状部分
28、29:薄肉部
28a、29a:凸部
50:樹脂層
60:成形型
62:キャビティ
70、72:圧縮用突起
Claims (6)
- 半導体装置の製造方法であって、
リードフレームと前記リードフレームに接続された半導体チップを有する部品を、成形型のキャビティ内に前記リードフレームの前記半導体チップが接続されている部分と前記半導体チップが位置し、前記キャビティの外側に前記リードフレームが部分的に突出するように前記成形型にセットする工程と、
前記キャビティの外側に突出する前記リードフレームを、圧縮方向に沿って見たときに、圧縮する領域の幅が前記キャビティから遠い位置の幅よりも前記キャビティに近い位置の幅の方が広くなるように前記リードフレームを圧縮することで、前記リードフレームの側面に凸部を形成する工程と、
前記凸部を形成する工程の後に前記キャビティ内に溶融樹脂を充填する工程、
を有する製造方法。 - 前記凸部を形成する工程において、前記圧縮方向に沿って見たときに前記キャビティから離れるにしたがって幅が細くなる形状を有する部分を圧縮する請求項1の製造方法。
- 前記凸部を形成する工程において、前記側面を含む領域を圧縮する請求項1または2の製造方法。
- 前記凸部を形成する工程において、前記圧縮方向に沿って見たときに一定の幅を有する部分を圧縮する請求項1または3の製造方法。
- 半導体装置であって、
リードと、
前記リードに接続された半導体チップと、
前記リードの前記半導体チップが接続されている部分と前記半導体チップを覆っている樹脂層、
を有しており、
前記リードの一部が前記樹脂層の外側に突出しており、
前記リードが、前記樹脂層の表面を横切る位置に部分的に幅が狭くなっているくびれ部を有し、
前記くびれ部のうちの前記樹脂層の表面を横切る部分が、前記横切る部分を厚み方向に沿って見たときに、前記樹脂層から離れるにしたがって幅が細くなる形状に形成されており、
幅が細くなる前記形状を有する部分の一部に、幅が細くなる前記形状を有する部分の他部より薄い薄肉部が形成されており、
薄肉部の側面が、幅が細くなる前記形状を構成する側面から突出している、
半導体装置。 - 半導体装置であって、
リードと、
前記リードに接続された半導体チップと、
前記リードの前記半導体チップが接続されている部分と前記半導体チップを覆っている樹脂層、
を有しており、
前記リードの一部が前記樹脂層の外側に突出しており、
前記リードのうちの前記樹脂層の表面を横切る部分が、前記横切る部分を厚み方向に沿って見たときに、一定の幅を有する形状に形成されており、
一定の幅を有する前記形状を有する部分の一部に、一定の幅を有する前記形状を有する部分の他部より薄い薄肉部が形成されており、
薄肉部の側面が、一定の幅を有する前記形状を構成する側面から突出しており、
前記厚み方向に沿ってみたときに、薄肉部の幅が、前記樹脂層から遠い位置の幅よりも前記樹脂層に近い位置の幅の方が広い、
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014027708A JP6176140B2 (ja) | 2014-02-17 | 2014-02-17 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014027708A JP6176140B2 (ja) | 2014-02-17 | 2014-02-17 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015153946A JP2015153946A (ja) | 2015-08-24 |
JP6176140B2 true JP6176140B2 (ja) | 2017-08-09 |
Family
ID=53895893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014027708A Expired - Fee Related JP6176140B2 (ja) | 2014-02-17 | 2014-02-17 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6176140B2 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58215061A (ja) * | 1982-06-09 | 1983-12-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPS63100850U (ja) * | 1986-12-19 | 1988-06-30 | ||
JPH05291329A (ja) * | 1992-04-10 | 1993-11-05 | Mitsubishi Electric Corp | 樹脂封止型半導体装置の製造方法 |
JPH05337991A (ja) * | 1992-06-12 | 1993-12-21 | Apic Yamada Kk | 樹脂成形金型 |
JPH06216178A (ja) * | 1993-01-20 | 1994-08-05 | Fujitsu Miyagi Electron:Kk | 樹脂封止半導体装置用モールド金型 |
JPH0730037A (ja) * | 1993-05-11 | 1995-01-31 | Sumitomo Metal Mining Co Ltd | リードフレーム |
JPH07161897A (ja) * | 1993-12-06 | 1995-06-23 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置 |
JP2000058734A (ja) * | 1998-08-05 | 2000-02-25 | Sony Corp | リードフレーム |
JP2007128998A (ja) * | 2005-11-02 | 2007-05-24 | Sharp Corp | リードフレーム、半導体装置の製造方法および電子機器 |
JP2008166395A (ja) * | 2006-12-27 | 2008-07-17 | Renesas Technology Corp | 半導体装置の製造方法 |
EP2549531A1 (en) * | 2011-07-21 | 2013-01-23 | Nxp B.V. | Lead frame for semiconductor device |
-
2014
- 2014-02-17 JP JP2014027708A patent/JP6176140B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015153946A (ja) | 2015-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9859197B2 (en) | Integrated circuit package fabrication | |
US9184148B2 (en) | Semiconductor package and method therefor | |
TWI654729B (zh) | 半導體裝置及其製造方法 | |
JP2009140962A (ja) | 半導体装置およびその製造方法 | |
JP6357371B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
CN102986025B (zh) | 密封型半导体装置的制造方法 | |
US20140327122A1 (en) | Micro lead frame structure having reinforcing portions and method | |
US9673122B2 (en) | Micro lead frame structure having reinforcing portions and method | |
JP2019121698A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6176140B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9054092B2 (en) | Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes | |
JP2016146458A (ja) | 半導体装置 | |
KR102407742B1 (ko) | 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임 | |
US7795712B2 (en) | Lead frame with non-conductive connective bar | |
JP6347323B2 (ja) | 半導体装置 | |
JP2017183417A (ja) | 半導体装置 | |
JP6494465B2 (ja) | 半導体装置の製造方法 | |
JP6869602B2 (ja) | 半導体装置 | |
JP6759738B2 (ja) | 磁気センサ | |
JP6663294B2 (ja) | 半導体装置の製造方法 | |
JP5477260B2 (ja) | 電子装置およびその製造方法 | |
JP6012531B2 (ja) | 半導体装置 | |
US11011456B2 (en) | Lead frames including lead posts in different planes | |
US9245830B2 (en) | Lead built-in type circuit package and method for producing same | |
WO2015052884A1 (ja) | モールドパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170626 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6176140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |