JP2015153946A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2015153946A
JP2015153946A JP2014027708A JP2014027708A JP2015153946A JP 2015153946 A JP2015153946 A JP 2015153946A JP 2014027708 A JP2014027708 A JP 2014027708A JP 2014027708 A JP2014027708 A JP 2014027708A JP 2015153946 A JP2015153946 A JP 2015153946A
Authority
JP
Japan
Prior art keywords
lead
cavity
lead frame
semiconductor chip
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014027708A
Other languages
English (en)
Other versions
JP6176140B2 (ja
Inventor
知宏 黒田
Tomohiro Kuroda
知宏 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014027708A priority Critical patent/JP6176140B2/ja
Publication of JP2015153946A publication Critical patent/JP2015153946A/ja
Application granted granted Critical
Publication of JP6176140B2 publication Critical patent/JP6176140B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 リードフレームと成形型の間のクリアランスを通して溶融樹脂が漏れ出ることをより好適に抑制することができる技術を提供する。
【解決手段】 半導体装置の製造方法であって、リードフレームと半導体チップを有する部品を成形型にセットする工程であって、成形型のキャビティの外側にリードフレームが部分的に突出するように部品をセットする工程と、キャビティの外側に突出するリードフレームを圧縮する工程であって、圧縮方向に沿って見たときに、圧縮する領域の幅がキャビティから遠い位置よりもキャビティに近い位置の方が広くなるようにリードフレームを圧縮することで、リードフレームの側面に凸部を形成する工程と、凸部を形成する工程の後に前記キャビティ内に溶融樹脂を充填する工程を有する。
【選択図】図7

Description

本発明は、半導体装置の製造に用いる樹脂成形技術に関する。
特許文献1には、半導体チップがリードフレームに実装された部品を樹脂成形する技術が開示されている。この技術では、半導体チップがリードフレームに実装された部品を成形型にセットするとともに、成形型のキャビティの外側に位置するリードフレームの一部を圧縮する。これによって、リードフレームの側面に凸部を形成する。凸部は、リードフレームと成形型の間のクリアランス内に突出する。その後、キャビティに溶融樹脂を充填する際に、凸部によって、クリアランスを通して溶融樹脂が流れ出ることが抑制される。
特開平5−185467号公報
本発明は、リードフレームと成形型の間のクリアランスを通して溶融樹脂が漏れ出ることをより好適に抑制することができる技術を提供する。
本発明の半導体装置の製造方法は、リードフレームと前記リードフレームに接続された半導体チップを有する部品を、成形型のキャビティ内に前記リードフレームの前記半導体チップが接続されている部分と前記半導体チップが位置し、前記キャビティの外側に前記リードフレームが部分的に突出するように前記成形型にセットする工程と、前記キャビティの外側に突出する前記リードフレームを、圧縮方向に沿って見たときに、圧縮する領域の幅が前記キャビティから遠い位置の幅よりも前記キャビティに近い位置の幅の方が広くなるように前記リードフレームを圧縮することで、前記リードフレームの側面に凸部を形成する工程と、前記凸部を形成する工程の後に前記キャビティ内に溶融樹脂を充填する工程を有する。
なお、上記の「接続」は、半導体チップが何らかの手段によりリードフレームに電気的に接続されていることを意味する。したがって、「接続」は、はんだや導電性ペーストによる半導体チップの実装、及び、ボンディングワイヤ等による接続等を含む。したがって、上記「半導体チップが接続されている部分」は、半導体チップがはんだや導電性ペーストによって実装されている部分であってもよいし、ボンディングワイヤが接続されている部分であってもよい。また、上記の「圧縮方向」は、圧縮するための部材の移動方向を意味する。また、上記の凸部を形成する工程は、部品セット工程の後に実施してもよいし、部品セット工程の途中で実施してもよいし、部品セット工程と同時に実施してもよい。
この方法によれば、リードフレームと成形型の間のクリアランスを通して溶融樹脂が漏れ出ることをより好適に抑制することができる。
また、本発明は、新たな半導体装置を提供する。この半導体装置は、リードと、前記リードに接続された半導体チップと、前記リードの前記半導体チップが接続されている部分と前記半導体チップを覆っている樹脂層を有している。前記リードの一部が前記樹脂層の外側に突出している。前記リードのうちの前記樹脂層の表面を横切る部分が、前記横切る部分を厚み方向に沿って見たときに、前記樹脂層から離れるにしたがって幅が細くなる形状に形成されている。幅が細くなる前記形状を有する部分の一部に、幅が細くなる前記形状を有する部分の他部より薄い薄肉部が形成されている。薄肉部の側面が、幅が細くなる前記形状を構成する側面から突出している。
この半導体装置は、上述した製造方法により製造することができる。したがって、樹脂成形工程において、溶融樹脂の漏れを抑制できる。
また、本発明は、別の半導体装置を提供する。この半導体装置は、リードと、前記リードに接続された半導体チップと、前記リードの前記半導体チップが接続されている部分と前記半導体チップを覆っている樹脂層を有している。前記リードの一部が前記樹脂層の外側に突出している。前記リードのうちの前記樹脂層の表面を横切る部分が、前記横切る部分を厚み方向に沿って見たときに、一定の幅を有する形状に形成されている。一定の幅を有する前記形状を有する部分の一部に、一定の幅を有する前記形状を有する部分の他部より薄い薄肉部が形成されている。薄肉部の側面が、一定の幅を有する前記形状を構成する側面から突出している。前記厚み方向に沿ってみたときに、薄肉部の幅が、前記樹脂層から遠い位置の幅よりも前記樹脂層に近い位置の幅の方が広い。
半導体装置10の平面図。 図1のII−II線における半導体装置10の縦断面図。 くびれ部25の拡大図。 凸部28a、29aの形成前のくびれ部25の拡大図。 成形型60内にセットされた実装部品を示す縦断面図。 成形型60内にセットされたときのくびれ部25の拡大図。 成形型60内にセットされたときのくびれ部25の拡大図。 実施例の凸部28aの拡大図。 比較例の凸部28aの拡大図。 比較例の凸部28aの拡大図。 第1変形例の半導体装置のくびれ部25の拡大図。 第2変形例の半導体装置の凸部28a、29aの拡大図。
最初に、実施形態の特徴について説明する。一実施形態の製造方法では、キャビティの外側に突出するリードフレームを圧縮することで、リードフレームの側面に凸部を形成する。この凸部が、リードフレームと成形型の間のクリアランス内に突出するので、溶融樹脂を充填する工程においてクリアランスから溶融樹脂が流れ出ることが抑制される。この製造方法では、凸部を形成する工程において、圧縮方向に沿って見たときに、圧縮する領域の幅がキャビティから遠い位置よりもキャビティに近い位置の方が広くなるようにリードフレームを圧縮する。このため、キャビティに近い位置ではキャビティから遠い位置よりも凸部の突出量が大きくなる。その結果、凸部よりもキャビティ側のリードフレームの側面と凸部の側面との間の角度が鋭くなる。このため、溶融樹脂を充填する工程において、凸部よりもキャビティ側のリードフレームの側面に沿って流れようとする樹脂が、凸部によって効果的に遮られる。
一実施形態の製造方法では、凸部を形成する工程において、圧縮方向に沿って見たときにキャビティから離れるにしたがって幅が細くなるテーパ形状を有する部分を圧縮してもよい。
また、一実施形態の製造方法では、凸部を形成する工程において、側面を含む領域を圧縮してもよい。
また、一実施形態の製造方法では、凸部を形成する工程において、圧縮方向に沿って見たときに一定の幅を有する部分を圧縮してもよい。
図1、2に示す半導体装置10は、半導体チップ12と、複数のリード20a〜20fと、樹脂層50を有している。図2に示すように、リード20aは、厚みが厚いヒートシンク部21と、厚みが薄い端子部22を有している。ヒートシンク部21上には、はんだ層14を介して半導体チップ12が実装されている。なお、はんだ層14の代わりに導電性ペースト等が用いられてもよい。また、リード20dは、リード20aから間隔を開けて配置されている。リード20dは、ボンディングワイヤ16によって半導体チップ12に接続されている。半導体チップ12、はんだ層14、ボンディングワイヤ16、ヒートシンク部21及びリード20dの一部(ワイヤ16がボンディングされている部分)は、樹脂層50によって覆われている。リード20aの端子部22の一部は、樹脂層50の外側に突出している。樹脂層50の外側に突出している端子部22には、図1の端子24aが形成されている。リード20dの一部は、樹脂層50の外側に突出して、端子を構成している。また、図示していないが、他のリード20b、20c、20e、20fも、リード20a、20dと同様に、樹脂層50の内部で半導体チップ12に接続されているとともに、樹脂層50の外側に突出する部分が端子を構成している。
図1に示すように、リード20aには、くびれ部25が形成されている。また、くびれ部25は、リード20bにも形成されている。リード20bのくびれ部25の構成はリード20aのくびれ部25と等しいので、以下ではリード20aのくびれ部25について詳細に説明する。図3は、リード20aのくびれ部25の拡大図を示している。くびれ部25は、端子24aと樹脂層50との間に形成されている。くびれ部25において、リード20aの幅が狭くなっている。リード20aは、樹脂層50の表面50aを横切る部分において、樹脂層50から離れるにしたがって(すなわち、端子24aに近づくにしたがって)幅が細くなるテーパ形状となっている(図3のテーパ形状部分26参照)。テーパ形状部分26よりも端子24a側では、リード20aは、樹脂層50から離れるにしたがって幅が太くなる逆テーパ形状となっている。テーパ形状部分26の一部の領域28、29には、テーパ形状部分26の他の領域よりも厚みが薄い薄肉部が形成されている。薄肉部28の側面28aは、テーパ形状部分26の一方の側面26aよりも突出する凸部となっている。薄肉部29の側面29aは、テーパ形状部分26の他方の側面26bよりも突出する凸部となっている。
次に、半導体装置10の製造方法について説明する。最初に、上述したリード20a〜20fが外枠によって互いに接続されたリードフレーム30(図5参照)を用意する。次に、このリードフレームのヒートシンク部21上に半導体チップ12をはんだ付けする。次に、半導体チップ12をリード20b〜20fにワイヤーボンディング等によって接続する。このようにして形成された部品(すなわち、リードフレームと半導体チップ12を含む部品)を、以下では、実装部品と呼ぶ。この段階では、図4に示すように、リード20aのくびれ部25には、薄肉部28、29及び凸部28a、29aは形成されていない。すなわち、テーパ形状部分26の全体において厚みが略均一であり、テーパ形状部分26の側面26a、26bの全体がテーパ形状に沿って伸びている。
実装部品が完成したら、実装部品を図5に示す成形型60内に載置し、その後、成形型60を閉じる。これによって、図5に示すように、実装部品を成形型60内にセットする。このとき、図5に示すように、実装部品のうち、半導体チップ12、ヒートシンク部21及びボンディングワイヤ16を含む部分が成形型60のキャビティ62内に配置され、リード20a、20dの一部がキャビティ62から外側に突出するように配置される。リード20aの一部は、キャビティ62の外側の空間64内に配置される。リード20dの一部は、キャビティ62の外側の空間66内に配置される。その他の各リードも、リード20a、20dと同様に、一部がキャビティ62の外側に突出するように配置される。空間64の上面及び下面には、圧縮用突起70、72が形成されている。成形型60を閉じる際に、圧縮用突起70、72が、リード20aのテーパ形状部分26をその厚み方向に挟み込んで圧縮する。このとき、圧縮用突起70、72は、テーパ形状部分26の側面26aを含む領域と側面26bを含む領域とを、その厚み方向に圧縮すること塑性変形させる。これによって、圧縮された部分が薄くなり、図3の薄肉部28、29が形成される。また、圧縮された部分がテーパ形状部分26の側面方向に膨らむため、凸部28a、29aが形成される。
図6、7は、成形型60内に載置された状態のくびれ部25の様子を示している。図6は、薄肉部28、29(すなわち、凸部28a、29a)が形成される前(すなわち、成形型60が完全に閉じる前)の状態を示しており、図7は、薄肉部28、29が形成された後の状態を示している。図6、7に示すように、リード20aの側面と空間64の内面の間には、クリアランスが形成されている。図7に示すように、凸部28a、29aが形成されると、凸部28a、29aによってこのクリアランスが塞がれる。これによって、キャビティ62から空間64に繋がる流路が塞がれる。なお、図5に示すように、リード20aの上下面と空間64の内面の間にもクリアランスが存在するが、このクリアランスは圧縮用突起70、72によって塞がれる。
実装部品を成形型60内にセットしたら、ゲート74からキャビティ62内に溶融樹脂を充填する。凸部28a、29a及び圧縮用突起70、72によってクリアランスが塞がれているので、キャビティ62から空間64に樹脂が流入することが抑制される。このため、キャビティ62の外側のリード20aに樹脂が付着することが防止される。
キャビティ62内に溶融樹脂を充填したら、溶融樹脂が冷却して固化するまで待機する。樹脂が十分に固化したら、成形型60を開いて成形済みの実装部品を取り出す。その後、リードフレームの外枠を切断して、リード20a〜20fを互いに分離させる。以上の工程によって、半導体装置10が完成する。
図8は、実施例1の凸部28aを示している。また、図9、10は、比較例として、リードの直線状の部分に形成された凸部28aと、逆テーパ形状部分に形成された凸部28aを示している。なお、図8〜10において、上側が端子側であり、下側がキャビティ側である。また、図8〜10の角度θは、凸部28aの側面と、凸部28aよりキャビティ側のリードフレームの側面とが成す角度を示している。
図8に示すように、実施例の方法では、薄肉部28の幅(すなわち、圧縮する部分の幅)が、端子側よりもキャビティ側で広い(すなわち、図8に示すキャビティ側の幅W1が端子側の幅W2よりも広い)。このため、凸部28aの突出量が端子側よりもキャビティ側で大きくなり、角度θが小さくなる。これに対し、図9では、幅W1と幅W2が略等しいため、凸部28aの突出量はそのほぼ中央で最大となっており、角度θが図8よりも大きくなっている。また、図10では、幅W2が幅W1よりも広いため、凸部28aの突出量が端子側で大きくなっており、角度θが図8、9よりも大きくなっている。以上に説明したように、図8に示す実施例の方法では、角度θが小さくなる。このように角度θが小さいと、樹脂成型時に、図8の矢印90のようにクリアランスに沿って流れようとする溶融樹脂を効果的に堰き止めることができる。これに対し、図9、10に示すように角度θが大きいと、矢印90に示すようにクリアランスに沿って流れようとする溶融樹脂が凸部28aを乗り越えやすい。したがって、図8に示す実施例の方法によれば、凸部28aによって確実に溶融樹脂を堰き止めることができる。効率的に溶融樹脂を堰き止めることができるため、薄肉部28、29を形成する際の圧縮量を少なくすることが可能となる。したがって、実施例の方法では、端子の反り等の変形が生じ難くなり、端子形状をより高精度化することができる。
また、実施例の半導体装置10では、図1に示すように、リード20a、20bにくびれ部25が形成されていることで、樹脂層50の表面50aにおけるリード20aとリード20bの間の距離が長くなっている。これによって、これらのリード間の絶縁信頼性が向上されている。
なお、くびれ部25は、図11に示すように、折れ線状にくびれていてもよい。
また、図12に示すように、くびれ部25を形成せず、直線状に伸びる部分に薄肉部28、29を形成してもよい。この場合でも、樹脂層50側(すなわち、キャビティ側)ほど薄肉部28、29の幅を広くすることで、樹脂層50側ほど凸部28aの突出量を大きくすることができる。これによって、角度θを小さくすることができ、効果的に流動樹脂を堰き止めることが可能となる。
なお、上述した実施例では、リード20aに凸部28a、29aを形成したが、他のリード20b〜20fの何れかに凸部を形成してもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体チップ
14:はんだ層
16:ボンディングワイヤ
20a〜20f:リード
21:ヒートシンク部
22:端子部
25:くびれ部
26:テーパ形状部分
28、29:薄肉部
28a、29a:凸部
50:樹脂層
60:成形型
62:キャビティ
70、72:圧縮用突起

Claims (6)

  1. 半導体装置の製造方法であって、
    リードフレームと前記リードフレームに接続された半導体チップを有する部品を、成形型のキャビティ内に前記リードフレームの前記半導体チップが接続されている部分と前記半導体チップが位置し、前記キャビティの外側に前記リードフレームが部分的に突出するように前記成形型にセットする工程と、
    前記キャビティの外側に突出する前記リードフレームを、圧縮方向に沿って見たときに、圧縮する領域の幅が前記キャビティから遠い位置の幅よりも前記キャビティに近い位置の幅の方が広くなるように前記リードフレームを圧縮することで、前記リードフレームの側面に凸部を形成する工程と、
    前記凸部を形成する工程の後に前記キャビティ内に溶融樹脂を充填する工程、
    を有する製造方法。
  2. 前記凸部を形成する工程において、前記圧縮方向に沿って見たときに前記キャビティから離れるにしたがって幅が細くなる形状を有する部分を圧縮する請求項1の製造方法。
  3. 前記凸部を形成する工程において、前記側面を含む領域を圧縮する請求項1または2の製造方法。
  4. 前記凸部を形成する工程において、前記圧縮方向に沿って見たときに一定の幅を有する部分を圧縮する請求項1または3の製造方法。
  5. 半導体装置であって、
    リードと、
    前記リードに接続された半導体チップと、
    前記リードの前記半導体チップが接続されている部分と前記半導体チップを覆っている樹脂層、
    を有しており、
    前記リードの一部が前記樹脂層の外側に突出しており、
    前記リードのうちの前記樹脂層の表面を横切る部分が、前記横切る部分を厚み方向に沿って見たときに、前記樹脂層から離れるにしたがって幅が細くなる形状に形成されており、
    幅が細くなる前記形状を有する部分の一部に、幅が細くなる前記形状を有する部分の他部より薄い薄肉部が形成されており、
    薄肉部の側面が、幅が細くなる前記形状を構成する側面から突出している、
    半導体装置。
  6. 半導体装置であって、
    リードと、
    前記リードに接続された半導体チップと、
    前記リードの前記半導体チップが接続されている部分と前記半導体チップを覆っている樹脂層、
    を有しており、
    前記リードの一部が前記樹脂層の外側に突出しており、
    前記リードのうちの前記樹脂層の表面を横切る部分が、前記横切る部分を厚み方向に沿って見たときに、一定の幅を有する形状に形成されており、
    一定の幅を有する前記形状を有する部分の一部に、一定の幅を有する前記形状を有する部分の他部より薄い薄肉部が形成されており、
    薄肉部の側面が、一定の幅を有する前記形状を構成する側面から突出しており、
    前記厚み方向に沿ってみたときに、薄肉部の幅が、前記樹脂層から遠い位置の幅よりも前記樹脂層に近い位置の幅の方が広い、
    半導体装置。
JP2014027708A 2014-02-17 2014-02-17 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP6176140B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014027708A JP6176140B2 (ja) 2014-02-17 2014-02-17 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014027708A JP6176140B2 (ja) 2014-02-17 2014-02-17 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2015153946A true JP2015153946A (ja) 2015-08-24
JP6176140B2 JP6176140B2 (ja) 2017-08-09

Family

ID=53895893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014027708A Expired - Fee Related JP6176140B2 (ja) 2014-02-17 2014-02-17 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP6176140B2 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215061A (ja) * 1982-06-09 1983-12-14 Hitachi Ltd 半導体装置およびその製造方法
JPS63100850U (ja) * 1986-12-19 1988-06-30
JPH05291329A (ja) * 1992-04-10 1993-11-05 Mitsubishi Electric Corp 樹脂封止型半導体装置の製造方法
JPH05337991A (ja) * 1992-06-12 1993-12-21 Apic Yamada Kk 樹脂成形金型
JPH06216178A (ja) * 1993-01-20 1994-08-05 Fujitsu Miyagi Electron:Kk 樹脂封止半導体装置用モールド金型
JPH0730037A (ja) * 1993-05-11 1995-01-31 Sumitomo Metal Mining Co Ltd リードフレーム
JPH07161897A (ja) * 1993-12-06 1995-06-23 Hitachi Ltd リードフレームおよびそれを用いた半導体装置
JP2000058734A (ja) * 1998-08-05 2000-02-25 Sony Corp リードフレーム
JP2007128998A (ja) * 2005-11-02 2007-05-24 Sharp Corp リードフレーム、半導体装置の製造方法および電子機器
JP2008166395A (ja) * 2006-12-27 2008-07-17 Renesas Technology Corp 半導体装置の製造方法
EP2549531A1 (en) * 2011-07-21 2013-01-23 Nxp B.V. Lead frame for semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215061A (ja) * 1982-06-09 1983-12-14 Hitachi Ltd 半導体装置およびその製造方法
JPS63100850U (ja) * 1986-12-19 1988-06-30
JPH05291329A (ja) * 1992-04-10 1993-11-05 Mitsubishi Electric Corp 樹脂封止型半導体装置の製造方法
JPH05337991A (ja) * 1992-06-12 1993-12-21 Apic Yamada Kk 樹脂成形金型
JPH06216178A (ja) * 1993-01-20 1994-08-05 Fujitsu Miyagi Electron:Kk 樹脂封止半導体装置用モールド金型
JPH0730037A (ja) * 1993-05-11 1995-01-31 Sumitomo Metal Mining Co Ltd リードフレーム
JPH07161897A (ja) * 1993-12-06 1995-06-23 Hitachi Ltd リードフレームおよびそれを用いた半導体装置
JP2000058734A (ja) * 1998-08-05 2000-02-25 Sony Corp リードフレーム
JP2007128998A (ja) * 2005-11-02 2007-05-24 Sharp Corp リードフレーム、半導体装置の製造方法および電子機器
JP2008166395A (ja) * 2006-12-27 2008-07-17 Renesas Technology Corp 半導体装置の製造方法
EP2549531A1 (en) * 2011-07-21 2013-01-23 Nxp B.V. Lead frame for semiconductor device

Also Published As

Publication number Publication date
JP6176140B2 (ja) 2017-08-09

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
US9859197B2 (en) Integrated circuit package fabrication
TWI654729B (zh) 半導體裝置及其製造方法
CN102986025B (zh) 密封型半导体装置的制造方法
JP2016018931A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP6176140B2 (ja) 半導体装置の製造方法及び半導体装置
US9054092B2 (en) Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes
JP2016146458A (ja) 半導体装置
KR102407742B1 (ko) 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임
US7795712B2 (en) Lead frame with non-conductive connective bar
JP6347323B2 (ja) 半導体装置
US9373562B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2018163962A5 (ja)
JP2017183417A (ja) 半導体装置
JP6869602B2 (ja) 半導体装置
CN106409694B (zh) 半导体装置及其制造方法
JP6663294B2 (ja) 半導体装置の製造方法
JP6407042B2 (ja) 半導体装置及びその製造方法
JP6338406B2 (ja) 半導体装置の製造方法
JP6012531B2 (ja) 半導体装置
JP2011238963A (ja) パッケージ部品の製造方法
JP5477260B2 (ja) 電子装置およびその製造方法
JP4653608B2 (ja) 面実装タイプ樹脂製中空パッケージの製造方法
JP5489741B2 (ja) 樹脂封止用金型、樹脂封止パッケージの製造方法、及び、樹脂封止パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R151 Written notification of patent or utility model registration

Ref document number: 6176140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees