JP2008166395A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008166395A
JP2008166395A JP2006352478A JP2006352478A JP2008166395A JP 2008166395 A JP2008166395 A JP 2008166395A JP 2006352478 A JP2006352478 A JP 2006352478A JP 2006352478 A JP2006352478 A JP 2006352478A JP 2008166395 A JP2008166395 A JP 2008166395A
Authority
JP
Japan
Prior art keywords
lead frame
resin
runner
semiconductor chip
convex shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006352478A
Other languages
English (en)
Inventor
Noboru Sakurai
昇 桜井
Tsukasa Sato
司 佐藤
Masakatsu Suzuki
昌克 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006352478A priority Critical patent/JP2008166395A/ja
Publication of JP2008166395A publication Critical patent/JP2008166395A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

【課題】リードフレーム上に搭載した半導体チップの封止工程において、リードフレームの外枠に付着するバリの発生を防止できる技術を提供する。
【解決手段】半導体チップ2を搭載したリードフレーム1を上金型14と下金型15で挟み込む。そして、上金型14には押さえ駒19が装着されている。この押さえ駒19には、凸形状19aおよび凸形状19bが形成されている。凸形状19aによりリードフレーム1の端部の一部を潰し隙間を埋め込む。一方、凸形状19bによりランナ13の樹脂流入方向と交差する方向の端部を押さえ込む。
【選択図】図6

Description

本発明は、半導体装置の製造技術に関し、特に、リードフレーム上に形成された半導体チップを封止する工程に適用して有効な技術に関するものである。
特開2004−335943号公報(特許文献1)には、基板に搭載された半導体素子を上型と下型からなる金型を挟み込んで型締めして封止する半導体装置に関する技術が記載されている。具体的には、外部端子の厚みより厚く形成された基板上面のレジスト層と、外部端子上に形成されたレジスト層の凹凸は、上型の押圧により圧縮され、レジスト層に当接した上型の接触面で均一となり、レジスト層と上型の隙間がレジスト層により塞がれる。よって、封止の際の樹脂漏れが防止でき、バリの発生しない半導体装置を得ることができるとしている。
特開平9−115936号公報(特許文献2)には、半導体素子が搭載されたリードフレームを設置するためのキャビティを含むキャビティピースと、半導体素子を封止するための樹脂を注入するゲート部を含むゲートピースとから成り、ゲートピースのみの交換が可能となっている半導体装置の樹脂封止用金型に関する技術が記載されている。具体的には、ゲート部のサブランナーから漏れ出た樹脂をリード側に移動しないようにせき止める樹脂漏れ防止堰が、サブランナーに沿って設けられているとしている。
特開2004−335943号公報 特開平9−115936号公報
半導体装置の製造工程には、半導体ウェハにトランジスタなどの半導体素子および配線を形成する前工程と、半導体ウェハを複数の半導体チップに切り分けた後、この半導体チップをパッケージに収納する後工程がある。後工程では、まず、ダイシングにより半導体ウェハを個片化して半導体チップを得る。そして、得られた半導体チップを配線基板に実装する。半導体チップを配線基板に実装する形態は様々な形態があるが、例えば、リードフレームを使用するものがある。すなわち、リードフレーム上に半導体チップを搭載した後、半導体チップとリードフレームとをワイヤで接続する。その後、リードフレームに搭載した半導体チップをエポキシ樹脂などで封止することが行なわれている。この工程は、モールド工程と呼ばれ、半導体チップの保護を行なうため半導体チップを樹脂封止する工程である。
リードフレームに搭載した半導体チップを樹脂で封止するモールド工程は、以下に示すようにして行なわれる。例えば、図16は、リードフレームに搭載した半導体チップを樹脂で封止する工程を示す断面図である。図16に示すように、半導体チップ100を搭載したリードフレーム101を上金型102と下金型103で挟み込む。このとき、リードフレーム101に搭載した半導体チップ100の周囲は、上金型102と下金型103で形成されたキャビティ(空間)104によって囲まれる。上金型102のうち、半導体チップ100を搭載したリードフレーム101を挟み込む領域をキャビティブロック105といい、樹脂を溶融する領域をカルブロック106という。上金型102のカルブロック106に相対する下金型103には、プランジャー107が備えられており、このプランジャー107によって樹脂の塊であるタブレット108を圧縮するようになっている。タブレット108は、熱を加えることにより軟化し、軟化したタブレット108をプランジャー107によって押し出すことにより樹脂が流出する。プランジャー107に押し出された樹脂は、カルブロック106からキャビティブロック105に渡って設けられているランナ109に流入する。そして、樹脂はランナ109からキャビティ104の内部に流入し、樹脂はキャビティ104内に充填される。これにより、キャビティ104内に設けられている半導体チップ100を樹脂で封止することができる。
ここで、半導体チップ100を搭載したリードフレーム101は、下金型103から突き出ているセットピン110によって位置を固定されている。すなわち、リードフレーム101は、リードフレーム101に設けられた穴にセットピン110を挿入することにより、金型内での位置決めが行なわれている。ところが、リードフレーム101に設けられた穴径には公差が生じるため、セットピン110でリードフレーム101を固定する際には、ある程度の位置ずれが生じる。この位置ずれを吸収する目的と、熱負荷によるリードフレーム101の膨張に対応するため、金型には、図16に示すような隙間111が設けられている。この隙間111を設けることにより、リードフレーム101の膨張およびリードフレーム101の位置ずれに対応することができる。
しかし、隙間111を設けると、この隙間111から樹脂が漏れてリードフレーム101の外枠に樹脂が付着する問題が発生する。特に、近年では、半導体チップ100に形成されているパッドの狭ピッチ化に伴い、ワイヤの細線化が進んできている。このため、半導体チップ100を樹脂で封止する際、細線化したワイヤなどの断線を防止して信頼性向上を図る必要がある。このことから、樹脂の成形マージンや信頼性確保のため、半導体チップ100の封止に使用する樹脂の組成も低粘度化が進んできている。したがって、低粘度化されている樹脂を使用する場合、隙間111から樹脂が染み出しやすく、リードフレーム101の外枠に樹脂が付着する問題が顕在化する。
リードフレーム101の外枠に樹脂が付着する、いわゆるバリが発生すると、その後の工程での搬送トラブルおよび成形工程における打痕不良の要因ともなる。例えば、成形工程における打痕不良とは、リードを成形する際、リードに付着した樹脂が剥がれリード上に付着する。この状態でリードを成形すると、リード上に形成された樹脂によりリードに打痕が形成され不良となる。
このようなことから、従来の工程では、リードフレーム101の外枠に付着した樹脂を除去することが行なわれており、この工程は人手を介して行なわれているのが実情である。したがって、作業人員を割り付ける必要があり、半導体装置の製造コストが上昇し、かつ、TAT(Turn Around Time)の短縮を図ることができない問題点が生じる。
本発明の目的は、リードフレーム上に搭載した半導体チップの封止工程において、リードフレームの外枠に付着するバリの発生を防止できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明の一実施例は、(a)リードフレームに搭載された半導体チップを樹脂で封止する工程を備える。そして、前記(a)工程は、(a1)前記半導体チップが搭載された前記リードフレームを金型で挟み込み前記半導体チップをキャビティ内に配置する工程と、(a2)前記金型に形成された樹脂流入経路であるランナより前記キャビティ内に樹脂を流入する工程とを有する。このとき、前記(a1)工程は、前記金型に装着された押さえ駒で前記リードフレームと前記ランナとの境界領域を押さえ込み、前記押さえ駒に形成された第1凸形状により前記境界領域に形成される前記リードフレームの端部の一部を潰し、かつ、前記押さえ駒に形成された第2凸形状により前記ランナの樹脂流入方向と交差する方向の端部を押さえ込むことを特徴とする。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。実施例によれば、樹脂を流すランナに形成されている隙間を、金型に装着された押さえ駒に形成されている第1凸形状によりリードフレームの外枠(端部)の一部を潰すことにより埋め込むことで、隙間からの樹脂の染み出しを防止することができる。さらに、押さえ駒に形成されている第2凸形状により、隙間周辺に存在するランナの樹脂流入方向と交差する方向(側面方向)の端部を押さえ込むことにより、ランナの周囲から樹脂が回り込むように染み出してリードフレームに付着することを防止できる。したがって、リードフレームの外枠に付着するバリの発生を防止できる。このことから、バリの除去工程が不要となり作業人員を削減することができるので、半導体装置の製造コストを低減することができ、かつ、TAT(Turn Around Time)の短縮を図ることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態1における半導体装置の製造方法について図面を参照しながら説明する。本実施の形態1では、半導体チップをリードフレームに搭載する後の工程について説明する。図1に示すように、リードフレーム1を用意する。そして、リードフレーム1上に半導体チップ2を形成する。半導体チップ2の内部には、ウェハプロセスにおいてMISFET(Metal Insulator Semiconductor Field Effect Transistor)や配線が形成されている。このウェハプロセスで半導体チップ2の表面にボンディングパッド2aが形成される。半導体チップ2はリードフレーム1に、例えば、接着剤などを用いて接着される。このとき、半導体チップ2の表面(主面、素子形成面)を上にして搭載される。
次に、図2に示すように、半導体チップ2に形成されたボンディングパッド2aと、リードフレーム1のリードとをワイヤ3で接続する。ワイヤ3は、例えば、金線などより構成されている。
続いて、図3に示すように、半導体チップ2を搭載したリードフレーム1を樹脂4で封止する。これにより、半導体チップ2は樹脂4で覆われて外部から保護される。この半導体チップ2を封止する工程は、金型を用いて液状化した樹脂4を流入することにより行なわれるが、工程の詳細は後述する。
次に、図4に示すように、リードフレーム1を切断した後、樹脂4から露出しているリードを成形する。このようにして半導体装置を製造することができる。
本実施の形態1における半導体装置の製造方法の特徴は、半導体チップ2を搭載したリードフレーム1を樹脂4で封止する工程にある。したがって、次に、半導体チップ2を搭載したリードフレーム1を樹脂4で封止する工程(モールド工程)について説明する。
図5は、モールド工程で使用される金型10の一部を示す平面図である。金型は半導体チップを搭載したリードフレームを挟み込むため、上金型と下金型がある。図5に示す金型10は、上金型を示している。上金型となる金型10は、カルブロック11とキャビティブロック12とを有している。カルブロック11は、樹脂を液状化し、液状化した樹脂の流入元となるものである。一方、キャビティブロック12は、リードフレーム上に配置される領域であり、半導体チップを覆うキャビティ(空間)が形成されるように成形されている。カルブロック11とキャビティブロック12に渡ってランナ13が形成されている。このランナ13は樹脂4をカルブロック11からキャビティブロック12に流入する経路となるものである。なお、図示はしないが、下金型もほぼ同様の構成をしている。
図6は、半導体チップ2を搭載したリードフレーム1を上金型14と下金型15で挟み込んだ状態を示す断面図である。図6に示すように、リードフレーム1は上金型14と下金型15で挟み込まれており、リードフレーム1に搭載した半導体チップ2は、上金型14と下金型15で形成されたキャビティ(空間)に配置されている。上金型14と下金型15で挟まれたリードフレーム1は、位置を固定するため、下金型15に設けられたセットピン18によって固定されている。
下金型15には、プランジャー16が設けられており、このプランジャー16によって樹脂の塊からなるタブレット17を押し出すことができるようになっている。さらに、上金型14と下金型15の間には樹脂4の流入経路であるランナ13が設けられており、このランナ13は、例えば、カルブロック11からキャビティブロック12にわたって形成されている。ランナ13は、例えば、キャビティブロック12において、リードフレーム1の下側を通って半導体チップ2が配置されているキャビティに通じている。
このようにモールド工程においては、半導体チップ2を搭載したリードフレーム1を上金型14と下金型15で挟み込むことが行なわれる。そして、この状態で、半導体チップ2を樹脂封止することが行なわれるが、この動作について説明する。まず、半導体チップ2を搭載したリードフレーム1を上金型14と下金型15で挟み込んだ後、これらの金型を加熱する。すると、下金型15に配置されているタブレット17が溶融し、樹脂4が液状化する。この液状化したタブレット17をプランジャー16で押し出す。プランジャー16によって押し出された樹脂4は、ランナ13を介して、キャビティ内に流入する。これにより、半導体チップ2を覆うように樹脂4を形成し、半導体チップ2を樹脂4で封止することができる。
ここで、本実施の形態1の特徴の1つは、図6に示すように、上金型14に押さえ駒19を装着した点にある。この押さえ駒19によってリードフレーム1の端部とランナ13の境界領域を押さえることができる。特に、本実施の形態1の第1の特徴は、押さえ駒19に設けられた凸形状(第1凸形状)19aによってリードフレーム1の端部の一部を潰すことにある。さらに、本実施の形態1の第2の特徴は、押さえ駒19に設けられた凸形状(第2凸形状)19bによって、リードフレーム1との境界領域にあるランナ13の側面側の周囲を押さえ込んでいることにある。つまり、ランナ13の樹脂流入方向と交差する方向の周囲を押さえ駒19に設けられている凸形状19bによって押さえ込んでいることになる。
このように構成することにより、上金型14に装着された押さえ駒19に形成されている凸形状19aによりリードフレーム1の外枠(端部)の一部を潰すことにより、後述する隙間を埋め込むことで、隙間からの樹脂4の染み出しを防止することができる。さらに、押さえ駒19に形成されている凸形状19bにより、隙間周辺に存在するランナ13の樹脂流入方向と交差する方向(側面方向)の端部を押さえ込むことにより、ランナ13の周囲から樹脂4が回り込むように染み出してリードフレーム1に付着することを防止できる。したがって、リードフレーム1の外枠に付着するバリの発生を防止できる。このことから、バリの除去工程が不要となり作業人員を削減することができるので、半導体装置の製造コストを低減することができ、かつ、TAT(Turn Around Time)の短縮を図ることができる。
以下では、本実施の形態1における特徴の利点について説明する。まず、本実施の形態1における特徴の顕著な効果を説明するために、押さえ駒19を設けない場合に問題点が発生することを説明する。
図7は、リードフレーム1の外枠とランナ13との境界領域近傍の様子を示す平面図である。図7において、上金型は図示されていないが、リードフレーム1は上金型と下金型で挟まれている。そして、リードフレーム1の外側からランナ13が延在して、リードフレーム1の下側を通るような構成となっている。なお、ランナ13には樹脂4が流れている。
ここで、図6に示すように、リードフレーム1は、下金型15から突き出ているセットピン18によって位置を固定されている。すなわち、リードフレーム1は、リードフレーム1に設けられた穴にセットピン18を挿入することにより、金型内での位置決めが行なわれている。ところが、リードフレーム1に設けられた穴径には公差が生じるため、セットピン18でリードフレーム1を固定する際には、ある程度の位置ずれが生じる。この位置ずれを吸収する目的と、熱負荷によるリードフレーム1の膨張に対応するため、リードフレーム1の外側には隙間が設けられている。この隙間を設けることにより、リードフレーム1の膨張およびリードフレーム1の位置ずれに対応することができる。この隙間は、上金型と下金型によって形成されているものであり、図7では、隙間20として表現されている。
しかし、隙間20を設けると、図8に示すように、この隙間20から樹脂4が漏れてリードフレーム1の外枠に樹脂4が付着してバリ21が発生する。特に、近年では、半導体チップに形成されているパッドの狭ピッチ化に伴い、ワイヤの細線化が進んできている。このため、半導体チップを樹脂で封止する際、細線化したワイヤなどの断線を防止して信頼性向上を図る必要がある。このことから、樹脂の成形マージンや信頼性確保のため、半導体チップの封止に使用する樹脂の組成も低粘度化が進んできている。したがって、低粘度化されている樹脂を使用する場合、隙間20から樹脂4が染み出しやすく、リードフレーム1の外枠に樹脂4が付着してバリ21が発生する問題が顕在化する。
そこで、本実施の形態1では、図6に示すように、リードフレーム1の外枠とランナ13との境界領域を押さえ駒19で押えている。そして、押さえ駒19に形成されている凸形状19aでリードフレーム1の外枠の端部を潰している。これにより、図9に示すように、リードフレーム1の端部の一部に潰し領域1aが形成される。この潰し領域1aを形成することによって、隙間20が埋め込まれる。したがって、ランナ13を流れてきた樹脂4が隙間20を介してリードフレーム1の外枠に付着することを防止できる。すなわち、押さえ駒19に形成された凸形状19aによってリードフレーム1の端部の一部を潰して潰し領域1aを形成する。これにより、この潰し領域1aは隙間20を埋めるように機能するので、隙間20を介した樹脂漏れを防止することができるのである。
ここで、押さえ駒19の凸形状19aを押し付けることにより形成される潰し領域1aは、図9に示すように、ランナ13の幅だけ離間した一対の領域から構成される。つまり、樹脂漏れは、ランナ13の端部から隙間20を介してリードフレーム1の外枠に付着するので、ランナ13の端部で隙間20を潰し領域1aで埋めることにより樹脂漏れを効果的に抑制することができる。なお、ランナ13の端部から隙間20を介して樹脂4が漏れるので、ランナ13の両方の端部に潰し領域1aを設ける必要がある。このことから、ランナ13の幅だけ離間した一対の領域に潰し領域1aを形成しているのである。
このように潰し領域1aを設けることにより、隙間20に起因した樹脂漏れを防止することができる。
ところが、本発明者らは、リードフレーム1に潰し領域1aを設けることにより、隙間20を塞ぎ、ランナ13からの樹脂漏れを充分に防止できるが、新たな問題が生じていることを見出している。つまり、図10に示すように、潰し領域1aを設けることにより、隙間20を介した樹脂漏れを防止することができるが、ランナ13の樹脂流入方向と交差する方向の周囲から樹脂4が漏れ出し、リードフレーム1の外枠に付着して樹脂漏れ22によるバリが発生するおそれがあることを見出した。
そこで、本実施の形態1では、図6に示すように、押さえ駒19に形成されている凸形状19bでランナ13の樹脂流入方向とは交差する方向の端部(周囲)を押えている。これにより、図11に示すように、ランナ13の樹脂流入方向とは交差する方向の端部に押さえ領域23が形成される。この押さえ領域23を形成することにより、ランナ13の樹脂流入方向とは交差する方向から樹脂4が漏れ出し、漏れ出した樹脂4がリードフレーム1の外枠に付着することを防止できる。つまり、押さえ駒19の凸形状19bによってランナ13の周囲に押さえ領域23を形成することで、ランナ13の樹脂流入方向とは交差する方向の端部から樹脂4が回り込み、リードフレーム1の外枠に樹脂4が付着することを防止できる。
ここで、押さえ領域23は、ランナ13を挟んだ一対の領域として形成されている。これは、ランナ13の樹脂流入方向とは交差する方向の端部は2箇所存在するからである。これらの押さえ領域23の間隔は、ランナ13の幅よりも狭く形成されている。言い換えれば、一対の押さえ領域23は、ランナ13の内側に食い込んでいるということができる。このように一対の押さえ領域23を形成するのは、位置ずれを考慮したものである。すなわち、押さえ領域23は、ランナ13の樹脂流入方向と交差する方向の端部を押えることにより、樹脂漏れを防止することができる。このとき、一対の押さえ領域23が、ランナ13の幅だけ離間している場合、少しでも位置ずれが生じると、一方の押さえ領域23でランナ13の樹脂流入方向と交差する方向の端部を押えることができず、樹脂漏れが発生してしまう。
これに対し、一対の押さえ領域23の間隔がランナ13の幅よりも狭く形成されていると、多少の位置ずれが生じても、押さえ領域23がランナ13の樹脂流入方向と交差する方向の端部を押えることができ、樹脂漏れを充分に防止することができるのである。
以上のように、本実施の形態1における特徴は、押さえ駒19による凸形状19aにより、リードフレーム1の端部の一部に潰し領域1aを設けることと、押さえ駒19による凸形状19bにより、ランナ13の樹脂流入方向と交差する方向の端部を押えて押さえ領域23を設けることにあることがわかる。
次に、潰し領域1aおよび押さえ領域23を形成する押さえ駒19の構成について説明する。図12は、押さえ駒19の構成を示す平面図である。図12に示すように、押さえ駒19には、凸形状19aと凸形状19bが形成されている。このうち、凸形状19aは、リードフレーム1の端部を押えて潰し領域を形成するものであり、凸形状19bは、ランナ13の樹脂流入方向と交差する方向の端部を押えて押さえ領域を形成するものである。
図13は、図12の矢印の方向から見た側面図である。図13に示すように、凸形状19aと凸形状19bの高さが異なっていることがわかる。具体的には、凸形状19aの高さの方が凸形状19bの高さよりも高くなっている。これは、以下に示す理由による。すなわち、凸形状19aは、リードフレーム1に押し付けるだけでなく、リードフレーム1の端部を潰す必要がある。このため、凸形状19aは、押さえ駒19をリードフレーム1に押さえつけた場合にリードフレーム1の端部に食い込んで潰すことができる程度の高さを有する必要がある。これに対し、凸形状19bは、ランナ13の樹脂流入方向と交差する方向の端部を押えられれば充分である。したがって、凸形状19aの高さは、凸形状19bの高さよりも高くなるように構成されている。これにより、押さえ駒19の凸形状の凸面は3段構造となっていることになる。
なお、凸形状19aの形状は、リードフレーム1の端部の一部を潰すことができる形状をしていればよく、その形状は図13に示す四角柱形状に限らず、例えば、図14に示すように球形の形状をしていてもよい。
また、本実施の形態1では、図11に示すように、ランナ13の樹脂流入方向と交差する方向の端部を押える押さえ領域23としてランナ13の幅よりも狭い一対の領域より構成しているが、位置ずれをそれほど考慮する必要がない場合には、例えば、図15に示すように、一対の押さえ領域23の間隔がランナ13の幅と同等であるようにしてもよい。
以上述べたように、上金型に装着された押さえ駒19に形成されている凸形状19aによりリードフレーム1の外枠(端部)の一部を潰すことにより、隙間20を埋め込むことで、隙間20からの樹脂4の染み出しを防止することができる。さらに、押さえ駒19に形成されている凸形状19bにより、隙間20周辺に存在するランナ13の樹脂流入方向と交差する方向(側面方向)の端部を押さえ込むことにより、ランナ13の周囲から樹脂4が回り込むように染み出してリードフレーム1に付着することを防止できる。したがって、リードフレーム1の外枠に付着するバリの発生を防止できる。このことから、バリの除去工程が不要となり作業人員を削減することができるので、半導体装置の製造コストを低減することができ、かつ、TAT(Turn Around Time)の短縮を図ることができる効果が得られる。
さらに、リードフレーム1の外枠にバリが形成されないので、モールド工程以降の工程、例えば、リードを切断して成形する成形工程などで、搬送トラブルおよび成形工程における打痕不良の発生を防止できる。
(実施の形態2)
前記実施の形態1では、押さえ駒19による凸形状19aにより、リードフレーム1の端部の一部に潰し領域1aを設けることと、押さえ駒19による凸形状19bにより、ランナ13の樹脂流入方向と交差する方向の端部を押えて押さえ領域23を設ける構成をしている。
しかし、樹脂の粘度がそれほど低くない場合などランナ13の樹脂流入方向と交差する方向の端部から樹脂漏れが問題とならない場合には、押さえ駒19による凸形状19aにより、リードフレーム1の端部の一部に潰し領域1aを設けるだけの構成をとることでも充分に樹脂漏れを防止できる。つまり、金型へはリードフレーム1の位置ずれおよび膨張を考慮して、隙間20を設けることが必要であるため、樹脂の粘度がそれほど低くない場合であっても、この隙間20を介しての樹脂漏れ対策が必要である。しかしながら、この場合、ランナ13の樹脂流入方向と交差する方向の端部から樹脂漏れについては問題とならないので、上金型14に押さえ駒19を装着し、押さえ駒19に凸形状19aだけを設ける構造にしたとしても、充分に樹脂漏れを防止できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
本発明の実施の形態1における半導体装置の製造工程を示す断面図である。 図1に続く半導体装置の製造工程を示す断面図である。 図2に続く半導体装置の製造工程を示す断面図である。 図3に続く半導体装置の製造工程を示す断面図である。 上金型の構成を示す平面図である。 半導体チップを搭載したリードフレームを樹脂で封止する様子を示す断面図である。 リードフレームの外枠とランナとの境界領域近傍の様子を示す平面図である。 隙間から樹脂が漏れる様子を模式的に示す図である。 リードフレームの端部の一部に潰し領域を設ける様子を示す図である。 ランナの樹脂流入方向と交差する方向の端部から樹脂が漏れ出し、リードフレームの外枠に付着して樹脂漏れによるバリが発生する様子を示す図である。 リードフレームの端部の一部に潰し領域を設け、かつ、ランナの樹脂流入方向と交差する方向の端部に押さえ領域を設けている様子を示す図である。 押さえ駒の構成を示す平面図である。 押さえ駒の構成を示す側面図である。 押さえ駒の変形例を示す側面図である。 ランナの樹脂流入方向と交差する方向の端部に設けられる押さえ領域の変形例を示す図である。 本発明者らが検討した図であって、半導体チップを搭載したリードフレームを樹脂で封止する様子を示す断面図である。
符号の説明
1 リードフレーム
1a 潰し領域
2 半導体チップ
2a ボンディングパッド
3 ワイヤ
4 樹脂
10 金型
11 カルブロック
12 キャビティブロック
13 ランナ
14 上金型
15 下金型
16 プランジャー
17 タブレット
18 セットピン
19 押さえ駒
19a 凸形状
19b 凸形状
20 隙間
21 バリ
22 樹脂漏れ
23 押さえ領域
100 半導体チップ
101 リードフレーム
102 上金型
103 下金型
104 キャビティ
105 キャビティブロック
106 カルブロック
107 プランジャー
108 タブレット
109 ランナ
110 セットピン
111 隙間

Claims (5)

  1. (a)リードフレームに搭載された半導体チップを樹脂で封止する工程を備え、
    前記(a)工程は、
    (a1)前記半導体チップが搭載された前記リードフレームを金型で挟み込み前記半導体チップをキャビティ内に配置する工程と、
    (a2)前記金型に形成された樹脂流入経路であるランナより前記キャビティ内に樹脂を流入する工程とを有し、
    前記(a1)工程は、前記金型に装着された押さえ駒で前記リードフレームと前記ランナとの境界領域を押さえ込み、前記押さえ駒に形成された第1凸形状により前記境界領域に形成される前記リードフレームの端部の一部を潰し、かつ、前記押さえ駒に形成された第2凸形状により前記ランナの樹脂流入方向と交差する方向の端部を押さえ込むことを特徴とする半導体装置の製造方法。
  2. (a)リードフレームに搭載された半導体チップを樹脂で封止する工程を備え、
    前記(a)工程は、
    (a1)前記半導体チップが搭載された前記リードフレームを金型で挟み込み前記半導体チップをキャビティ内に配置する工程と、
    (a2)前記金型に形成された樹脂流入経路であるランナより前記キャビティ内に樹脂を流入する工程とを有し、
    前記(a1)工程は、前記金型に装着された押さえ駒で前記リードフレームと前記ランナとの境界領域を押さえ込み、前記押さえ駒に形成された第1凸形状により前記境界領域に形成される前記リードフレームの端部の一部を潰し、かつ、前記押さえ駒に形成された第2凸形状により前記ランナの樹脂流入方向と交差する方向の端部を押さえ込み、
    前記第1凸形状の高さは、前記第2凸形状の高さよりも高く、凸形状の凸面は3段構造を有することを特徴とする半導体装置の製造方法。
  3. (a)リードフレームに搭載された半導体チップを樹脂で封止する工程を備え、
    前記(a)工程は、
    (a1)前記半導体チップが搭載された前記リードフレームを金型で挟み込み前記半導体チップをキャビティ内に配置する工程と、
    (a2)前記金型に形成された樹脂流入経路であるランナより前記キャビティ内に樹脂を流入する工程とを有し、
    前記(a1)工程は、前記金型に装着された押さえ駒で前記リードフレームと前記ランナとの境界領域を押さえ込み、前記押さえ駒に形成された第1凸形状により前記境界領域に形成される前記リードフレームの端部の一部を潰し、かつ、前記押さえ駒に形成された第2凸形状により前記ランナの樹脂流入方向と交差する方向の端部を押さえ込み、
    さらに、前記押さえ駒に形成された前記第2凸形状による前記ランナの押さえ込みは、前記ランナの内部にまで食い込んでいることを特徴とする半導体装置の製造方法。
  4. (a)リードフレームに搭載された半導体チップを樹脂で封止する工程を備え、
    前記(a)工程は、
    (a1)前記半導体チップが搭載された前記リードフレームを金型で挟み込み前記半導体チップをキャビティ内に配置する工程と、
    (a2)前記金型に形成された樹脂流入経路であるランナより前記キャビティ内に樹脂を流入する工程とを有し、
    前記(a1)工程は、前記金型に装着された押さえ駒で前記リードフレームと前記ランナとの境界領域を押さえ込み、前記押さえ駒に形成された第1凸形状により前記境界領域に形成される前記リードフレームの端部の一部を潰し、かつ、前記押さえ駒に形成された第2凸形状により前記ランナの樹脂流入方向と交差する方向の端部を押さえ込み、
    前記第1凸形状により潰される前記リードフレームの端部の一部は、前記ランナの幅だけ離間した一対の領域であることを特徴とする半導体装置の製造方法。
  5. (a)リードフレーム上に半導体チップを搭載する工程と、
    (b)前記リードフレームと前記半導体チップとをワイヤで接続する工程と、
    (c)前記リードフレームに搭載された前記半導体チップを樹脂で封止する工程と、
    (d)前記リードフレームを切断成形する工程とを備え、
    前記(c)工程は、
    (c1)前記半導体チップが搭載された前記リードフレームを金型で挟み込み前記半導体チップをキャビティ内に配置する工程と、
    (c2)前記金型に形成された樹脂流入経路であるランナより前記キャビティ内に樹脂を流入する工程とを有し、
    前記(c1)工程は、前記金型に装着された押さえ駒で前記リードフレームと前記ランナとの境界領域を押さえ込み、前記押さえ駒に形成された第1凸形状により前記境界領域に形成される前記リードフレームの端部の一部を潰し、かつ、前記押さえ駒に形成された第2凸形状により前記ランナの樹脂流入方向と交差する方向の端部を押さえ込むことを特徴とする半導体装置の製造方法。
JP2006352478A 2006-12-27 2006-12-27 半導体装置の製造方法 Pending JP2008166395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006352478A JP2008166395A (ja) 2006-12-27 2006-12-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006352478A JP2008166395A (ja) 2006-12-27 2006-12-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008166395A true JP2008166395A (ja) 2008-07-17

Family

ID=39695503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006352478A Pending JP2008166395A (ja) 2006-12-27 2006-12-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008166395A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334176B2 (en) 2010-10-06 2012-12-18 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
JP2015153946A (ja) * 2014-02-17 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334176B2 (en) 2010-10-06 2012-12-18 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
JP2015153946A (ja) * 2014-02-17 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
US9087924B2 (en) Semiconductor device with resin mold
KR100366735B1 (ko) 반도체 장치의 제조방법
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
KR20080027920A (ko) 반도체 디바이스
KR20050089825A (ko) 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들
JP4454608B2 (ja) 半導体集積回路装置の製造方法
JP2004528729A (ja) 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法
JP2007258721A (ja) フリップチップパッケージの製造方法、フリップチップアセンブリを製造するための基板、および、フリップチップアセンブリ
TW201401459A (zh) 半導體裝置之製造方法及半導體裝置
US20040203194A1 (en) Method of resin-sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin-sealing the semiconductor device
JP2008166395A (ja) 半導体装置の製造方法
WO2014196172A1 (ja) モールドパッケージおよびその製造方法
US9911628B2 (en) Semiconductor device leadframe
TWI747568B (zh) 具有溝部的引線框、樹脂成形後的引線框的製造方法、樹脂成形品的製造方法及樹脂成形品
JP5170122B2 (ja) 半導体装置の製造方法
US7998794B2 (en) Resin molded semiconductor device and manufacturing method thereof
JP2007134585A (ja) 半導体装置及びその製造方法
JP2012204667A (ja) 半導体装置
JP4840305B2 (ja) 半導体装置の製造方法
JP2004087673A (ja) 樹脂封止型半導体装置
JP2008060193A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
KR20010111603A (ko) 반도체패키지용 금형
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法
US7868433B2 (en) Low stress cavity package
JPH11297921A (ja) 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法