JP2008060193A - リードフレームおよびそれを用いた半導体装置の製造方法 - Google Patents

リードフレームおよびそれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP2008060193A
JP2008060193A JP2006233119A JP2006233119A JP2008060193A JP 2008060193 A JP2008060193 A JP 2008060193A JP 2006233119 A JP2006233119 A JP 2006233119A JP 2006233119 A JP2006233119 A JP 2006233119A JP 2008060193 A JP2008060193 A JP 2008060193A
Authority
JP
Japan
Prior art keywords
lead frame
resin
gate
sealing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006233119A
Other languages
English (en)
Other versions
JP4763554B2 (ja
Inventor
Toshihiro Ogata
敏洋 緒方
Kenji Tanaka
健司 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2006233119A priority Critical patent/JP4763554B2/ja
Publication of JP2008060193A publication Critical patent/JP2008060193A/ja
Application granted granted Critical
Publication of JP4763554B2 publication Critical patent/JP4763554B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 製造コストを増加させることなく、封止樹脂部に欠けなどを生じさせないで、ゲートの部分だけをゲート残りが無いように完全に除去することができる構造のリードフレームおよびそのリードフレームを用いた半導体装置の製造方法を提供する。
【解決手段】 半導体素子を複数個搭載して樹脂により一括封止する樹脂封止型の半導体装置の製造に用いられるリードフレームであって、樹脂により封止する際の金型のゲート5とキャビティ(封止樹脂部3の部分)との接合部の位置に一端部が一致し、幅wを介した他端部が封止樹脂部3側に位置するスリット1bまたは凹部が、位置決め孔1aとは別に設けられている。
【選択図】 図1

Description

本発明は、複数個の半導体素子(半導体チップ)を搭載し、一括で樹脂封止するリードフレームおよびそのリードフレームを用いた半導体装置の製造方法に関する。さらに詳しくは、樹脂封止後のゲートを除去する際に、ゲート残りや封止樹脂部の欠けなどを引き起こすことのないような構造に形成されたリードフレームおよびそのリードフレームを用いた半導体装置の製造方法に関する。
近年、電子機器の小形化および高機能化に伴い、半導体装置も小形化およびローコスト化が要求され、リードフレームに複数個の半導体素子を搭載して一括で樹脂封止し、切断して各半導体装置を製造する方法が採られている。この方法を採用することにより、半導体装置の種類が変っても、封止金型を共用しながら、分割時に所望の大きさの半導体装置を形成することができ、半導体装置の形状ごとに封止金型を用意する必要がなくなり、コストダウンを図ることができる。
しかし、半導体装置の種類が異なり、リードフレームに搭載される複数個の半導体素子のピッチが異なると、リードフレーム1に設けられる位置決め孔1aのピッチも変り、樹脂封止をする際にゲート5の下に位置決め孔1aが来ることがある。そうすると、ゲート5の一部がその位置決め孔1a内に入り込んでリードフレーム1との密着性が強固になるため、図5(a)に示されるように、ゲート5を除去する際にゲート残り5aが生じる。そのため、図5(b)に示されるように、位置決め孔1aが封止樹脂部3の中に位置するように、位置決め孔1aをリードフレームの中心部側に形成することが行われている(たとえば特許文献1参照)。
しかし、ゲート5とリードフレーム1との接触部分は、接触部のゲートの全体に亘って同じ強度で接着しており、また、ゲート5と封止樹脂部3との接触部は同じ樹脂で一体であり、しかも近年の電子部品の小形化、薄型化に伴い、封止樹脂部3の厚さは0.3mm
程度で、ゲート5の厚さも0.1mm程度と非常に薄いため、ゲート5を除去する際に、
ゲート5部だけを完全に除去することはできず、図5(c)に示されるように、一部が残存してゲート残り5aが生じたり、図5(d)に示されるように、封止樹脂部3の一部が欠けて樹脂欠け5bが生じたりすることがある。
特開2002−246403号公報
前述のように、樹脂封止後にゲート部やランナー部を除去する際に、その一部が残存したり、封止樹脂部の一部が欠けたりすることがあるが、ゲートの一部が残存して樹脂バリができていると、レーザマーク装置によるマーキング工程で脱落することがあり、マーク対象の封止樹脂部の表面を汚染させるという問題を有している。とくに、前述のように、近年の半導体装置の超薄型化に伴い、僅かなゲート残りでも搬送時などに支障となり、完全に取り除くことが要求されている。
また、封止樹脂部に欠けが生じると、内部のワイヤボンディング部などに支障を来たすため、その影響を防止しようとすると、ゲート部側の樹脂封止部を多くする必要があり、半導体装置を形成するエリアが小さくなるという問題がある。
本発明は、このような問題を解決するためになされたもので、製造コストを増加させる
ことなく、封止樹脂部に欠けなどを生じさせないで、ゲートの部分だけをゲート残りが無いように完全に除去することができる構造のリードフレームおよびそのリードフレームを用いた半導体装置の製造方法を提供することを目的とする。
本発明によるリードフレームは、半導体素子を複数個搭載して樹脂により一括封止する樹脂封止型の半導体装置の製造に用いられるリードフレームであって、前記樹脂により封止する際の金型のキャビティと樹脂注入用ゲートとの接合部に端部が位置し、該接合部から前記キャビティ内に幅を有するスリットまたは凹部が形成されていることを特徴とする。
また、本発明による半導体装置の製造方法は、半導体素子を複数個搭載して樹脂により一括封止する樹脂封止型の半導体装置の製造方法であって、複数のダイパッド部、リード部およびこれらを支持するフレーム枠部が形成されると共に、樹脂封止されたときのゲートと封止樹脂部との境界に一端部を有し、該封止樹脂部内に幅を有するスリットまたは凹部が形成されるリードフレームを準備し、該リードフレームに半導体素子を搭載した後、前記スリットまたは凹部の一端部がゲートとキャビティの接合部にほぼ一致し、かつ、他端部が前記キャビティ内に位置するように封止金型で前記リードフレームを挟持し、該キャビティ内に封止用の樹脂を注入し、一括封止することを特徴とする。
本発明のリードフレームによれば、樹脂封止する際の金型のキャビティと樹脂注入用ゲートとの接合部に端部が位置し、その接合部からキャビティ内に幅を有するスリットまたは凹部を形成するのみで、このスリットまたは凹部に封止樹脂を埋め込み、樹脂封止部のゲート側の端部を確実に密着させることができる。
また、本発明の半導体装置の製造方法によれば、そのようなリードフレームを用いて、スリットまたは凹部の一端部と封止金型のキャビティの端部とが一致するように金型にリードフレームをセッティングして樹脂の注入を行っているため、封止樹脂部のゲートとの接続部から封止樹脂部の一定の範囲は、確実にリードフレームのスリットまたは凹部内に埋め込まれることになり、リードフレーム上に密着しているだけのゲートに比べて密着強度が大きくなり、封止樹脂部の欠けが生じることなく、ゲートのみを確実に除去することができる。
つぎに、図面を参照しながら本発明のリードフレームおよびそのリードフレームを用いた半導体装置の製造方法について説明をする。図1に、樹脂モールドした状態でモールド金型を除去した断面説明図が、図2に、リードフレームの長手方向の一部を金型のランナー6およびカル部7と共に示した平面説明図が、それぞれ示されている。本発明によるリードフレーム1は、図1および図2に示されるように、半導体素子(図示せず)を搭載して各リード1cと図示しないワイヤ等により接続され、図2(a)のラインBで示される内部を樹脂により一括封止し、ラインDで切断することにより個々の半導体装置を製造するものである。従って、縦横の分割ライン(幅をもたせて2本線で書かれている)Dで囲まれた四角い領域が製品エリアとなる。本発明のリードフレーム1は、図2(a)のC部が図2(c)に拡大図で示されるように、金型のゲート5とキャビティ(ラインBで囲まれる範囲)との接合部、すなわちゲート5の位置で封止樹脂部3の外周ラインであるラインBの位置に一端部が一致し、幅wを介した他端部がラインBよりも内部(キャビティ内)に位置するスリット1bが、位置決め孔1aとは別に設けられている。
このスリット1bは、その長さL(図2(a)で上下の長さ)がゲート5の幅に合せて
、たとえば2〜6mm程度に形成され、その幅w(封止樹脂部3の端部から封止樹脂部3の内部側に形成し得る長さ)は、通常0.2〜1mm程度に形成される。長さLは、ゲー
ト5の幅と合っていなくても良いが、極端に短いとゲート残りや封止樹脂部3の欠けが生じやすいので、十分な密着性が得られる範囲でゲート幅以下とするのが好ましい。また、スリット1bの幅wは、大きくなるとリードフレームの幅を大きくする必要が出てくるため、前述程度の幅で形成される。なお、このスリット1bの位置は、ゲートの位置に合せて形成され、半導体素子の種類が変り、半導体素子のピッチが異なる場合でも、このスリット1bの位置はモールド用金型に対して、常に同じ位置に形成される。そうすることにより、異なる種類の半導体装置を樹脂モールドする場合でも、同じモールド金型を使用することができ、常にゲート残りや封止樹脂部の欠けを生じさせることなく、ゲートだけを確実に除去することができる。なお、このスリット1bは、リードフレームを形成する際のパンチングまたはエッチングの際に同時に形成することができるため、工数増を招くことなく形成することができる。
スリット1b以外のリードフレームは従来のリードフレームと同じ構造であるが、たとえば0.2mm厚程度の銅合金または鉄およびニッケルの合金からなり、図2(a)に示
される幅Fが30〜50mm程度で、長さが100〜200mm程度のものが用いられ、両側にフレーム枠(サイドレール)1dが設けられ、そのフレーム枠1dには、インデックス孔1eが設けられている。そして、複数個形成されている製品エリア領域1fのそれぞれの中心部に、図示されていないが半導体素子をボンディングすることができるようにダイパッドが設けられ、その周囲にリード端子1cが設けられることにより形成されている。このようなリードフレーム1は、パンチングやエッチングなどにより一括して形成される。しかし、リードフレーム1は、このような構造には限定されず、種々の構造のリードフレームを用いることができる。
このようなリードフレームを用いて半導体装置を製造する方法について説明する。まず、ダイパッドに半導体素子(チップ)をダイボンディングし、図示されていないが、その電極端子をリードフレームのリード端子1cとワイヤ等により接続して、モールド用金型にセッティングする。図1および図2には金型が図示されていないが、図1および図2(b)の上側に封止樹脂部3の部分をキャビティ(空洞)にすると共に、ゲート5およびランナー部6が空洞とされた上金型と、リードフレーム1の裏面およびリードフレームのない部分はリードフレームの上面に合せた下金型との間にリードフレーム1をセッティングする。この際、リードフレーム1に形成されたスリット1bのフレーム枠(サイドレール)1d側の一端部が上金型のキャビティ端部(ゲートとの連結部)と一致するようにリードフレーム1をセッティングする。また、リードフレームの裏面に樹脂が流れ込んで付着しないように、リードフレーム1の裏面に予めバックテープ2を貼り付けておくか、下金型との間に介在させる。
そして、図2(a)に示されるカル部7で樹脂を溶融して、ランナー6およびゲート5を介して、モールド用金型のキャビティ内に溶融樹脂を流し込み、キャビティ内に溶融樹脂が充填され、温度を下げて固化した後に金型を除去することにより、図1に示されるように、リードフレーム1上の半導体素子およびワイヤボンディング部を被覆する封止樹脂部3が形成され、その封止樹脂部3と連結して固化したゲート5およびランナー部6が接続されている。
この溶融樹脂を流し込んで固化させる際、図1に断面説明図が示されるように、リードフレームの位置決め孔1aおよびスリット1b内にも樹脂が流れ込んで埋め込まれる。前述のように、半導体装置の薄型化に伴い、この封止樹脂部3の厚さtは0.3mm程度で
、ゲート5の厚さは0.1mm程度と非常に薄いが、封止樹脂部3の端部のスリット1b
に流れ込んでおり、リードフレーム1の厚さは、前述のように0.2mm程度あるため、
ゲート5との接続部では非常に堅固になる。その結果、ゲート5をリードフレーム1から引き離すと、ゲート5だけを確実に除去することができ、封止樹脂部3に欠けが生じることはない。すなわち、ゲート5と封止樹脂部3との境界部にスリットのフレーム枠1d側の端部が設けられているため、ゲート5だけが薄くリードフレーム1上に密着した状態で、封止樹脂部3の端部はスリット1b内に埋め込まれた樹脂と一体になっているため、ゲート5だけを容易に除去することができる。
このゲート5を除去した状態が図3に示されている(図3では、位置決め孔およびスリットに樹脂が充填されている部分の大きさが誇張して書かれている)。その後、図2(a)の切断線Dに沿って切断することにより、個々の半導体装置が得られる。なお、ゲート5を除去した後、バックテープ2が貼り付けられたままで、樹脂部およびリードフレーム1を切断分離した後に各半導体装置をバックテープ2から分離することにより、半導体装置を製造することができる。
前述の例では、リードフレーム1にスリット1bを形成したが、リードフレーム1を貫通するスリットでなくても、リードフレーム1の厚さは前述のように、0.2mm程度あ
るため、図4に示されるように、その半分ぐらいの深さの凹部1gでも、同様に封止樹脂部3のゲート5との接続部をしっかりとリードフレーム1と結合することができる。従って、前述のスリット1bに代えて、リードフレーム1の厚さの途中まで凹みを形成した凹部1gでも同様の効果がある。なお、凹部1gの長さおよび幅は、前述のスリット1bと同様の構造に形成することができる。このような凹部1bは、リードフレームをエッチングにより形成する際に、裏面側からのエッチングを抑制するため、フィルムレジスト等によりマスキングすることによりこの部分だけ途中までエッチングすることができ、リード端子などと同時に形成することができる。このようなハーフエッチングによる凹部1gとすることにより、リードフレーム1の機械的強度が向上し、金型に挟み込む際に安定性が向上するというメリットがある。
本発明は、各種電気機器の部品として用いられる種々の半導体装置の製造に利用することができる。
本発明によるリードフレームを用いて半導体素子を樹脂封止し、樹脂封止用の金型を除去した状態の部分断面説明図である。 図1のリードフレームを金型にセッティングした状態の金型を図示しない平面および側面の説明図である。 図1の状態から、ゲートを除去した状態の同様の断面説明図を示す図である。 図1の変形例を示す図1と同様の説明図である。 従来のリードフレームの構造およびそのリードフレームを用いた際のゲート除去の際の問題を説明する図である。
符号の説明
1 リードフレーム
1a 位置決め孔
1b スリット
1c リード端子
1d フレーム枠
1f 製品エリア
1g 凹部
2 バックテープ
3 封止樹脂部
5 ゲート
6 ランナー
7 カル部

Claims (2)

  1. 半導体素子を複数個搭載して樹脂により一括封止する樹脂封止型の半導体装置の製造に用いられるリードフレームであって、前記樹脂により封止する際の金型のキャビティと樹脂注入用ゲートとの接合部に一端部が位置し、該接合部から前記キャビティ内に幅を有するスリットまたは凹部が形成されていることを特徴とするリードフレーム。
  2. 半導体素子を複数個搭載して樹脂により一括封止する樹脂封止型の半導体装置の製造方法であって、
    複数のダイパッド部、リード部およびこれらを支持するフレーム枠部が形成されると共に、樹脂封止されたときのゲートと封止樹脂部との境界に一端部を有し、該封止樹脂部内に幅を有するスリットまたは凹部が形成されるリードフレームを準備し、
    該リードフレームに半導体素子を搭載した後、前記スリットまたは凹部の一端部がゲートとキャビティの接合部にほぼ一致し、かつ、他端部が前記キャビティ内に位置するように封止金型で前記リードフレームを挟持し、
    該キャビティ内に封止用の樹脂を注入し、一括封止する
    ことを特徴とする半導体装置の製造方法。
JP2006233119A 2006-08-30 2006-08-30 半導体装置の製造方法 Active JP4763554B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006233119A JP4763554B2 (ja) 2006-08-30 2006-08-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006233119A JP4763554B2 (ja) 2006-08-30 2006-08-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008060193A true JP2008060193A (ja) 2008-03-13
JP4763554B2 JP4763554B2 (ja) 2011-08-31

Family

ID=39242613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006233119A Active JP4763554B2 (ja) 2006-08-30 2006-08-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4763554B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012221963A (ja) * 2011-04-04 2012-11-12 Apic Yamada Corp Ledパッケージ用基板
JP2015133363A (ja) * 2014-01-09 2015-07-23 株式会社カネカ 光半導体用リードフレーム、光半導体用樹脂成形体及びその製造方法、光半導体パッケージ並びに光半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS614234A (ja) * 1984-06-19 1986-01-10 Michio Osada 半導体素子の樹脂モ−ルド成形方法及び半導体リ−ドフレ−ム
JPH0637129A (ja) * 1992-07-16 1994-02-10 Fujitsu Ltd モールド金型、リードフレーム及び半導体装置の製造方法
JPH06252217A (ja) * 1993-02-23 1994-09-09 Apic Yamada Kk Tabテープまたはリードフレーム、および樹脂封止金型
JPH08227960A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置用リードフレーム
JPH09121014A (ja) * 1995-08-23 1997-05-06 Shinko Electric Ind Co Ltd リードフレーム
JPH09289222A (ja) * 1995-12-29 1997-11-04 Sgs Thomson Microelettronica Spa 熱放散兼支持構造体並びに半導体電子デバイス用のプラスチックパッケージおよびその製造方法
JP2005085832A (ja) * 2003-09-05 2005-03-31 Apic Yamada Corp 樹脂モールド装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS614234A (ja) * 1984-06-19 1986-01-10 Michio Osada 半導体素子の樹脂モ−ルド成形方法及び半導体リ−ドフレ−ム
JPH0637129A (ja) * 1992-07-16 1994-02-10 Fujitsu Ltd モールド金型、リードフレーム及び半導体装置の製造方法
JPH06252217A (ja) * 1993-02-23 1994-09-09 Apic Yamada Kk Tabテープまたはリードフレーム、および樹脂封止金型
JPH08227960A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置用リードフレーム
JPH09121014A (ja) * 1995-08-23 1997-05-06 Shinko Electric Ind Co Ltd リードフレーム
JPH09289222A (ja) * 1995-12-29 1997-11-04 Sgs Thomson Microelettronica Spa 熱放散兼支持構造体並びに半導体電子デバイス用のプラスチックパッケージおよびその製造方法
JP2005085832A (ja) * 2003-09-05 2005-03-31 Apic Yamada Corp 樹脂モールド装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012221963A (ja) * 2011-04-04 2012-11-12 Apic Yamada Corp Ledパッケージ用基板
JP2015133363A (ja) * 2014-01-09 2015-07-23 株式会社カネカ 光半導体用リードフレーム、光半導体用樹脂成形体及びその製造方法、光半導体パッケージ並びに光半導体装置

Also Published As

Publication number Publication date
JP4763554B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US20140225240A1 (en) Manufacturing method of semiconductor device, and semiconductor device
KR20080031246A (ko) 반도체 장치
TW201635478A (zh) 半導體裝置之製造方法
CN108878300A (zh) 在模制期间具有背面保护层以防止模具溢料失效的封装件
JP3660854B2 (ja) 半導体装置の製造方法
JP4763554B2 (ja) 半導体装置の製造方法
US20040203194A1 (en) Method of resin-sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin-sealing the semiconductor device
CN109904077B (zh) 多管脚半导体产品的封装方法
JP4421934B2 (ja) 半導体装置の製造方法
JP2011077092A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP5037071B2 (ja) 樹脂封止型半導体装置の製造方法
JP5170122B2 (ja) 半導体装置の製造方法
JP3934079B2 (ja) 半導体装置
JP4730830B2 (ja) 半導体デバイスの製造方法
JP2005191158A (ja) 半導体装置及びその製造方法
JPS6084850A (ja) リ−ドフレ−ム
JPH06342816A (ja) 半導体装置及びその製造方法並びにそれらに用いるリードフレーム
JP4840305B2 (ja) 半導体装置の製造方法
JP3134614B2 (ja) リードフレームの製造方法
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP2008166395A (ja) 半導体装置の製造方法
JPH11297921A (ja) 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法
JP4911635B2 (ja) 半導体装置
JP2006229243A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4763554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250