JP3134614B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JP3134614B2
JP3134614B2 JP21365193A JP21365193A JP3134614B2 JP 3134614 B2 JP3134614 B2 JP 3134614B2 JP 21365193 A JP21365193 A JP 21365193A JP 21365193 A JP21365193 A JP 21365193A JP 3134614 B2 JP3134614 B2 JP 3134614B2
Authority
JP
Japan
Prior art keywords
lead
resin
lead frame
forming
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21365193A
Other languages
English (en)
Other versions
JPH0766348A (ja
Inventor
賢秀 小山
雅晴 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP21365193A priority Critical patent/JP3134614B2/ja
Publication of JPH0766348A publication Critical patent/JPH0766348A/ja
Application granted granted Critical
Publication of JP3134614B2 publication Critical patent/JP3134614B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードのファインピッ
チ化に対応できるリードフレームの製造方法に関するも
のである。
【0002】
【従来の技術】近年、リードフレームは、電子部品を形
成する際の基板として広く用いられている。このリード
フレームは、半導体チップが搭載されるアイランド部
と、そのアイランド部の周囲に放射状に延出するリード
群を有する。そして、アイランド部に半導体チップを搭
載して、半導体チップの電極と、リード群のうちアイラ
ンド部に望むインナーリード部にワイヤボンディングを
行い、その後、半導体チップ及びインナーリード部を樹
脂で封止する。
【0003】ところで、この樹脂封止の際、リードとリ
ードの間に単なるスリットが形成されており、樹脂の流
動が自由になっていると、樹脂がアウターリード部まで
流出して、その後のアウターリード部のフォーミングが
困難になってしまう。そこで、通常インナーリード部と
アウターリード部の境目に、導電性を備えた基板の一部
によりタイバーが形成されている。しかしながら、電子
部品の製造が完了した段階において、このタイバーをそ
のままにおくと、隣り合うリード同士が短絡してしまう
ことになるので、通常電子部品の製造が完了するのと同
時かまたはその前に、タイバーを切断して、隣り合うリ
ード同士を絶縁する工程が行われる。
【0004】図13は、従来のリードフレームに樹脂封
止してモールド体を形成し、タイバーを切断しようとし
ている状態を示す斜視図である。図13中、1はリード
フレームのリードであり、1aはリード1のアウターリ
ード部、1cはリード1を横断して形成されたタイバ
ー、2はモールド体である。ここで、樹脂が溶融してモ
ールド体2が形成される際、樹脂の一部2aがリード1
の先端側へ流出しようとするが、タイバー1cによって
塞ぎ止められ、アウターリード部1aまで至ることはな
い。そして、図13に示す状態から、線Cで示すよう
に、タイバー1cを切断して、隣り合うリード同士を絶
縁するものである。
【0005】
【発明が解決しようとする課題】ところで、電子部品の
性能が向上するに伴い、半導体チップの電極の数やリー
ドの数も増加の一途をたどっており、電子部品のサイズ
をできるだけコンパクトにするべく、リードがファイン
ピッチ化しているので、リードとリードの間のスリット
も非常に狭くなっている。このため、上記タイバー1c
の切断が非常に難しくなってきている。
【0006】そこで本発明は、樹脂流出を抑止する部材
の切断を要しないリードフレームの製造方法を提供する
ことを目的とする。
【0007】
【0008】
【課題を解決するための手段】本発明は、基板のリード
形成位置間に樹脂充填孔を開設するステップと、前記樹
脂充填孔に樹脂を充填すると共に、リード群のそれぞれ
のインナーリード部とアウターリード部の境界となるべ
き位置に枠状の絶縁性樹脂流出止部を形成するステップ
と、打抜き加工によりリード群を形成するステップとを
有するリードフレームの製造方法である。
【0009】
【作用】上記構成により、相隣るリード間には樹脂が充
填されているので、後工程において、絶縁性樹脂流出止
部を切断しなくとも、リード同士が短絡することはな
く、リードがファインピッチで形成される場合でも、容
易に対応できる。
【0010】また、絶縁性樹脂流出止部は、インナーリ
ード部とアウターリード部の境界に枠状に設けられてい
るので、後工程において半導体チップやインナーリード
部などを樹脂封止する際に、溶融した樹脂がアウターリ
ード部側へ流出しないようにすることができる。
【0011】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。
【0012】図1は、本発明の第1実施例に係るリード
フレームの斜視図である。図1中、3は基板、4は半導
体チップ8(図8参照)が搭載されるアイランド部、4
aはアイランド部4を支持する吊リード、5はこのアイ
ランド部4の周囲に放射状に延出するリードであり、5
bはアイランド部4に臨むインナーリード部、5aは外
周側のアウターリード部、6はインナーリード部5bと
アウターリード部5aの境界に枠状に設けられ、リード
5群を横断してアイランド部4の外周を包囲し絶縁性を
備えた樹脂流出止部である。また、リード5群のうち相
隣るリード間にも、樹脂流出止部6の形成と同時に樹脂
が充填されており、6cは樹脂流出止部6の角部から外
側に延びる型受け部である。
【0013】次に、図2から図8を参照しながら、第1
実施例のリードフレームの製造方法について説明する。
【0014】まず図2,図3に示すように、基板3を打
抜いて基板3のうちリード形成位置間に樹脂充填孔7を
開設する。なお、5xは後工程においてリード5となる
部分であり、図3において、7aはリード5が形成され
ない部分に開設される透孔である。なお、この透孔7a
の形状は種々変更してもよい。
【0015】次に、図4に示すように、樹脂充填孔7と
交差し、かつアイランド部4の周囲を包囲する樹脂流出
止部6を形成するための金型(図示せず)により基板3
を挟着して樹脂を注入する。すると、図5に示すよう
に、樹脂注入時に樹脂充填孔7にも樹脂が注入され、樹
脂のバリ6a,6bができる。図6は、この状態におけ
る一部平面図であり、図6の鎖線は後述する打ち抜き加
工を行う形状を示す。
【0016】次いで図7に示すように、バリ6a,6b
を抜き取り、その後で、図6の鎖線で示すように、アイ
ランド部4やリード5群を形成するための打ち抜き加工
を行う。
【0017】なお、図7に示すバリ6a,6bの除去工
程は、アイランド部4などを形成する打ち抜き加工にお
いて、金型の刃が欠けないように行うものであって、必
要に応じて省略してもよい。また、この除去工程は、ア
イランド部4などを形成する打ち抜き加工と同時に行っ
てもよい。これにより、図1に示すリードフレームを得
ることができる。
【0018】この後工程において、図1のA−A線によ
り切断した図8に示すように、アイランド部4に半導体
チップ8を搭載し、半導体チップ8の電極(図示せず)
とインナーリード部5bとをワイヤ9で接続して、上型
10、下型11の間に挟着する。この状態において、上
型10と下型11は樹脂流出止部6,型受け部6cに接
している。そして、プランジャ12により半導体チップ
8やインナーリード部5bなどを封止するための樹脂1
3を上型10と下型11の間に注入して、硬化させる。
その後、アウターリード部5aの先端部を切断してフォ
ーミングし、さらに樹脂流出止部6から型受部6cを分
離して電子部品を得るものである。
【0019】さて図9は、第2実施例に係るリードフレ
ームの平面図である。この実施例では、図1に示す第1
実施例に加えて、インナーリード部5bを保持するサポ
ートリング部20を形成したものである。このようにす
ると、細かなインナーリード部5bが曲がらないように
することができ、一層好適である。このサポートリング
部20の形成は、図2から図7に示した工程と同様に、
行うことができる。
【0020】図10は、第3実施例に係るリードフレー
ムの斜視図である。図10に示すものは、図1のリード
フレームに対して、アイランド部4及び吊リード4aが
設けられていない点及び図11(a)に示すように、樹
脂流出止部6の下部に段差6dが凹設されている点のみ
が相違する。このように、本手段では、アイランド部4
がないものも包含するものである。
【0021】図11は、図10のリードフレームによ
り、電子部品を製造するプロセスを示す側面図である。
図11中、15は半導体チップ8が搭載されるヒートシ
ンク、16はヒートシンク15をインナーリード部5b
に接着させるためにヒートシンク15の上面の外縁部に
貼着される絶縁性の粘着テープである。そして、図11
(a)に示すように、ヒートシンク15の縁部が段差6
dに当接させると共に、粘着テープ16によりヒートシ
ンク15をインナーリード部5bに接着する。次いで、
図11(b)に示すように、半導体チップ8をヒートシ
ンク15上に搭載し、半導体チップ8をヒートシンク1
5上に搭載し、半導体チップ8の電極とインナーリード
部5bをワイヤ9により接続する。次に、図11(c)
に示すように、ヒートシンク15の上面側のみを樹脂1
3により封止する。そして図11(d)のように、アウ
ターリード部5aの先端部を切断しフォーミングして電
子部品を得る。
【0022】さらに図12に、図10のリードフレーム
に、TABデバイスを用いて電子部品を製造するプロセ
スを示している。この例では、図11(a)と同様に、
インナーリード部5bにヒートシンク15を接着した
後、図2に示すように、インナーリード部5bとTAB
デバイスのリード21との位置合せを行ない、TABデ
バイスの半導体チップ23を上向きにしてヒートシンク
15上に搭載する。そして、図11(c)と同様に、樹
脂13により封止し、図11(d)と同様にフォーミン
グを行なって電子部品を得る。ここで、図11,図12
のようにすれば、ヒートシンク15を外部に露呈させる
ことができ、半導体チップ8,23の冷却効果を高める
ことができる。また、半導体チップ8,23は、インナ
ーリード部5bと同一レベルのアイランド部4上に搭載
されるのではなく、インナーリード部5bよりも低いレ
ベルのヒートシンク15上に搭載されるので、図11
(d)における高さHを小さくすることができ、通常の
電子部品に比べ、よりコンパクトな電子部品を得ること
ができる。
【0023】
【発明の効果】本発明は、タイバーを用いることなく、
樹脂の流出を阻止できるようにしたので、タイバーの切
断工程を省略してリードのファインピッチ化に容易に対
応することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係るリードフレームの斜
視図
【図2】本発明の第1実施例に係るリードフレームの製
造工程説明図
【図3】本発明の第1実施例に係るリードフレームの製
造工程説明図
【図4】本発明の第1実施例に係るリードフレームの製
造工程説明図
【図5】本発明の第1実施例に係るリードフレームの製
造工程説明図
【図6】本発明の第1実施例に係るリードフレームの製
造工程説明図
【図7】本発明の第1実施例に係るリードフレームの製
造工程説明図
【図8】本発明の第1実施例に係るリードフレームの後
工程説明図
【図9】本発明の第2実施例に係るリードフレームの平
面図
【図10】本発明の第3実施例に係るリードフレームの
斜視図
【図11】(a)本発明の第3実施例に係るリードフレ
ームを用いた電子部品の製造工程説明図 (b)本発明の第3実施例に係るリードフレームを用い
た電子部品の製造工程説明図 (c)本発明の第3実施例に係るリードフレームを用い
た電子部品の製造工程説明図 (d)本発明の第3実施例に係るリードフレームを用い
た電子部品の製造工程説明図
【図12】本発明の第3実施例に係るリードフレームを
用いた電子部品の製造工程説明図
【図13】従来のリードフレームの加工工程を示す斜視
【符号の説明】
3 基板 5 リード 5a アウターリード部 5b インナーリード部 6 樹脂流出止部 7 樹脂充填孔 20 サポートリング部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 H01L 23/28

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】基板のリード形成位置間に樹脂充填孔を開
    設するステップと、前記樹脂充填孔に樹脂を充填すると
    共に、リード群のそれぞれのインナーリード部とアウタ
    ーリード部の境界となるべき位置に枠状の絶縁性樹脂流
    出止部を形成するステップと、打抜き加工によりリード
    群を形成するステップとを有することを特徴とするリー
    ドフレームの製造方法。
JP21365193A 1993-08-30 1993-08-30 リードフレームの製造方法 Expired - Fee Related JP3134614B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21365193A JP3134614B2 (ja) 1993-08-30 1993-08-30 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21365193A JP3134614B2 (ja) 1993-08-30 1993-08-30 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH0766348A JPH0766348A (ja) 1995-03-10
JP3134614B2 true JP3134614B2 (ja) 2001-02-13

Family

ID=16642700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21365193A Expired - Fee Related JP3134614B2 (ja) 1993-08-30 1993-08-30 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP3134614B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330502A (ja) * 1995-05-31 1996-12-13 Nec Kyushu Ltd 半導体装置用リードフレームおよびその製造方法
JP4688647B2 (ja) * 2005-11-21 2011-05-25 パナソニック株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
JPH0766348A (ja) 1995-03-10

Similar Documents

Publication Publication Date Title
US10490486B2 (en) Semiconductor device
US6911353B2 (en) Semiconductor device and method of manufacturing same
KR100809818B1 (ko) 반도체 장치의 제조 방법
JP3797992B2 (ja) 半導体装置
EP3440697B1 (en) Flat no-leads package with improved contact leads
JP2016105503A (ja) 半導体装置
JPH05226564A (ja) 半導体装置
JPH10284525A (ja) 半導体装置の製造方法
US6975024B2 (en) Hybrid integrated circuit device and manufacturing method thereof
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
JPH07201925A (ja) フィルムキャリアテープ
JP3134614B2 (ja) リードフレームの製造方法
JP2004247613A (ja) 半導体装置およびその製造方法
US6512287B1 (en) Board frame, method for fabricating thereof and method for fabricating semiconductor apparatus
JP2866816B2 (ja) リードフレーム
JPS6084850A (ja) リ−ドフレ−ム
JPH11340405A (ja) リードフレーム、半導体装置およびその製造方法
JP2934372B2 (ja) 面実装型半導体装置の製造方法
JPH02205060A (ja) 半導体装置用リードフレーム
JPH0493057A (ja) 電子部品用リードフレーム及びこれを用いた電子部品の製造方法
JPH02170454A (ja) リードフレーム
JP2004200719A (ja) 半導体装置
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
JPH0738035A (ja) 樹脂封止電子回路装置の製造方法
KR19990002738U (ko) 반도체 패키지

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees