JP4730830B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP4730830B2
JP4730830B2 JP2006033464A JP2006033464A JP4730830B2 JP 4730830 B2 JP4730830 B2 JP 4730830B2 JP 2006033464 A JP2006033464 A JP 2006033464A JP 2006033464 A JP2006033464 A JP 2006033464A JP 4730830 B2 JP4730830 B2 JP 4730830B2
Authority
JP
Japan
Prior art keywords
runner
sub
lead frame
lead
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006033464A
Other languages
English (en)
Other versions
JP2007214413A (ja
JP2007214413A5 (ja
Inventor
光夫 秋葉
宏幸 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006033464A priority Critical patent/JP4730830B2/ja
Publication of JP2007214413A publication Critical patent/JP2007214413A/ja
Publication of JP2007214413A5 publication Critical patent/JP2007214413A5/ja
Application granted granted Critical
Publication of JP4730830B2 publication Critical patent/JP4730830B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームに固定された半導体素子を樹脂で封止することで作製される樹脂封止型の半導体デバイスの製造方法に関する。
半導体素子が樹脂で封止された樹脂封止型の半導体デバイスは、半導体素子が固定されるダイパッドと、半導体素子と外部とを接続するリード部とで構成される単位フレームが複数配列されたリードフレームを用いて製造される。図12は、従来からの樹脂封止型の半導体デバイスの製造工程について、リードフレーム上の各ダイパッドに半導体素子を固定した後の詳細を示したものである。すなわち、まず樹脂封止工程S1として、メインランナーから、サブランナー及びゲートを経由してパッケージまで連絡する成形用金型で、半導体素子が固定されたリードフレームを挟み込む。そして、メインランナーから樹脂を注入、充填することで、リードフレーム上に固定された多数の半導体素子のそれぞれが樹脂で封止される。次に、メインランナー除去工程S2として、メインランナーとサブランナーを分断して、メインランナーを除去する。次に、ゲート切断工程S3として、サブランナーとパッケージとを接続するゲートを切断した上で、サブランナー除去工程S4において、リードフレームに付着したサブランナーの除去を行う。サブランナーを除去する具体的な方法としては、例えば、予めリードフレームに設けられたパンチ挿入穴からパンチによってサブランナーを押圧することで、リードフレームから剥離させ、除去していた(例えば、特許文献1参照)。そして、高圧水流を噴射させることで、樹脂封止工程においてパッケージ周辺に形成されたバリを取り除き、リード部を切断することで、個々の半導体デバイスが製造される(S5からS9)。
また、近年、このような製造工程で製造される半導体デバイスは、品質を確保し、コストダウンを図るとともに、さらなる小型化が望まれている。このため、搭載される半導体素子の小型化が図られるとともに、極薄のリードフレームが使用されるようになってきている。
特開2003−340887号公報
しかしながら、このような極薄のリードフレームにおいては、上記のようにサブランナーをパンチで押圧して除去する際に、リードフレームにも外力が作用し変形が生じてしまう。さらに、次のバリ取り工程においても、バリ取りを行う際の高圧水流によって、さらにリードフレームが変形してしまう。このように、リードフレームが変形してしまうことで、リードフレームを次工程へ搬送することができなくなってしまうとともに、リード部の変形等の品質の悪化を招いてしまう問題があった。
この発明は、上述した事情に鑑みてなされたものであって、極薄のリードフレームを用いても、リードフレームを変形させること無くサブランナーを除去することが可能な半導体デバイスの製造方法を提供するものである。
上記課題を解決するために、この発明は以下の手段を提案している。
本発明は、半導体素子が固定されるダイパッドと、該ダイパッドの周囲に複数配置され、前記半導体素子と接続されるリード部とで構成される単位フレームが複数配列されたリードフレームを用いて、前記ダイパッドのそれぞれに前記半導体素子を固定し、樹脂で封止することで作製される樹脂封止型の半導体デバイスの製造方法であって、前記リードフレームの側方に延設されるメインランナーから、前記リードフレーム上において前記メインランナーの側方に延設される複数のサブランナーを経由し、該サブランナーのそれぞれの側方に位置して前記半導体素子のそれぞれを封止するパッケージへ、該パッケージのそれぞれと前記サブランナーとを接続するゲートを介して樹脂を注入、充填する樹脂封止工程と、前記メインランナーと前記サブランナーとを分断し、前記メインランナーを除去するメインランナー除去工程と、前記樹脂封止工程において樹脂によって成形された前記ゲートを、前記パッケージの近傍において切断し、前記サブランナーと前記パッケージとを分断させるゲート切断工程と、前記樹脂封工程、前記メインランナー除去工程及び前記ゲート切断工程の後に、高圧水流を前記リードフレーム上に噴射させて、前記パッケージの周囲に形成されたバリを除去するバリ取り工程と、前記パッケージと分断された前記サブランナーを、前記リードフレームの前記サブランナーが延設された表面側と相対する裏面側から押し下げて、前記リードフレーム上から剥離させて除去するサブランナー除去工程とを備え、該サブランナー除去工程は、少なくとも前記バリ取り工程よりも後工程において行われることを特徴としている。
この発明に係る半導体デバイスの製造方法によれば、リードフレーム上には、半導体素子のそれぞれを樹脂封止したパッケージとサブランナーとが形成されている。そして、バリ取り工程において、高圧水流をリードフレーム上に噴射させて、パッケージの周囲に形成されたバリを除去する。この際、リードフレームにはサブランナーが延設された状態であり、サブランナーによってリードフレームの剛性を高めた状態とすることができる。このため、高圧水流によってリードフレームが変形してしまうのを防ぐことができる。また、高圧水流は、サブランナーにも噴射され、サブランナーとリードフレームとの間に作用する付着力を低下させる。このため、バリ取り工程の後工程において、サブランナー除去工程としてサブランナーをリードフレームの裏面側から押し下げたとしても、サブランナーをリードフレームから容易に剥離させることができるので、リードフレームの変形を防ぐことができる。
また、樹脂封止工程において樹脂が注入、充填されることで、リードフレーム上には、半導体素子のそれぞれを封止したパッケージと、ゲートを介してパッケージと接続されるととともに、メインランナーと接続されたサブランナーが成形される。そして、メインランナー除去工程において、メインランナーとサブランナーとを分断し、メインランナーを除去する。次に、ゲート切断工程においてゲートを切断し、サブランナーとパッケージとを分断させる。この状態においては、サブランナーとリードフレームとは、サブランナーを形成する樹脂の付着力によって一体となっている。
また、上記の半導体デバイスの製造方法において、前記樹脂封止工程において成形された前記パッケージに識別記号を印字するとともに、前記リード部のそれぞれを切断する印字・リード切断工程をさらに備え、前記サブランナー除去工程は、前記印字・リード切断工程の前工程において行われることがより好ましいとされている。
この発明に係る半導体デバイスの製造方法によれば、個々の半導体デバイスが切り離される印字・リード切断工程の直前まで、サブランナーがリードフレーム上に延設され、サブランナーによってリードフレームの剛性を高めた状態とすることができる。このため、各工程を実施する際に、また、各工程間においてリードフレームを搬送する際に、リードフレームが変形してしまうのを防ぐことができる。
また、上記の半導体デバイスの製造方法において、前記サブランナー除去工程は、前記リードフレームの前記表面を下向きとして配置し、前記ゲートを上方から下向きに押圧することで、前記サブランナーを除去することがより好ましいとされている。
この発明に係る半導体デバイスの製造方法によれば、サブランナーに接続されたゲートを押圧することで、サブランナーをリードフレームから剥離させ除去することができる。すなわち、リードフレームのサブランナーが延設された部分に、リードフレームの裏面側からサブランナーを押圧するための貫通孔などを設ける必要が無い。このため、リードフレームの剛性をさらに高めることができ、リードフレームの変形をさらに確実に防ぐことができる。
本発明の半導体デバイスの製造方法によれば、サブランナー除去工程をバリ取り工程の後工程とすることで、リードフレームから容易に剥離させることができ、サブランナーを除去する際のリードフレームの変形を防ぐことができる。また、バリ取り工程時においても、高圧水流によるリードフレームの変形を防ぐことができる。このため、リードフレームの変形による、リードフレームの次工程への搬送障害、また、リード部の変形等の半導体デバイスの品質の悪化を防ぐことができる。
図1及び図11は、この発明に係る実施形態を示している。図3に示すように、樹脂封止型の半導体デバイス10は、ダイパッド11と、ダイパッド11上に接着された半導体素子であるICチップ12と、ICチップ12と接続される複数のリード部13とを備えている。ICチップ12は、例えば、単結晶ケイ素で形成された半導体基板と、半導体基板上に設けられた配線層などで構成されるものである。また、ダイパッド11及びリード部13は、例えば、Fe−Ni合金、Cu合金等の金属で形成されている。本実施形態においては、リード部13は、ダイパッド11の一辺側に3本、対向する他辺側に3本、計6本配置されている。そして、これらのリード部13の内の1本であるリード部14は、吊リードを兼ねており、その先端部14aがダイパッド11と連結されている。また、他の5本であるリード部15は、その先端部15aが導電性を有するボンディングワイヤ16を介してICチップ12と直接電気的に接続されている。ボンディングワイヤ16は、例えば、金(Au)で形成されており、熱圧着に超音波振動を併用したボンディング法によって接合されている。そして、このように構成されたICチップ12、ダイパッド11及び各リード部13の先端部14a、15aは、樹脂で形成されたパッケージ17で封止され、ICチップ12を外部からの衝撃等から保護し、電気的に絶縁するとともに、複数のリード部13を介してICチップ12と外部とを接続可能な構成としている。パッケージ17を形成する樹脂としては、例えば、フェノール系硬化剤、シリコンゴム及びフィラー等が添加されたビフェニール系の絶縁樹脂である。
このような樹脂封止型の半導体デバイス10は、半導体デバイス10を形成するダイパッド11と複数のリード部13とで構成された単位フレーム31が複数配列された略板上のリードフレームを使用して量産される。図1は、2枚のリードフレーム30を同時に使用し、各単位フレーム31ごとにパッケージ17で封止したものを示しており、図2は、その拡大図を示している。図1及び図2に示すように、本実施形態においては、リードフレーム30には、14個の単位フレーム31が幅方向Xに配置され、さらに長さ方向Yに2列を1組として、計64列配列されている。すなわち、一枚のリードフレーム30からは896個の半導体デバイス10が同時に製造可能であり、2枚のリードフレーム30を同時に使用することで、1792個の半導体デバイス10を同時に製造可能である。また、図2に示すように、各単位フレーム31のリード部13は、各基端部14b、15bがリードフレーム本体30aに連結されていることで保持されているとともに、ダイパッド11は、吊リードであるリード部14によってのみ支持され、周囲には貫通孔30bが形成されている。また、リードフレーム30の幅方向Xの両側には、搬送用の複数の貫通孔30c、30dが形成されている。以下、このようなリードフレーム30を使用して半導体デバイス10を製造する詳細について、図11に示すフロー図及び図4から図10に示す説明図に基づいて説明する。
まず、図3に示すように、リードフレーム30の各ダイパッド11に、ICチップ12を接着させ、ICチップ12とリード部15とをボンディングワイヤ16によって接続する。次に、図11に示すように、樹脂封止工程P1を行う。すなわち、図4に示すように、2つのリードフレーム30を所定の間隔をもって幅方向Xに配置する。そして、上部金型40aと、下部金型40bとで構成された成形用金型40で、2つのリードフレーム30を挟み込む。
図2及び図4に示すように、上部金型40aには、メインランナー部41、サブランナー部42、キャビティ43、及びゲート部44からなる各凹部が形成されている。キャビティ43は、リードフレーム30に上部金型40aを当接させた際に、各ICチップ12を封止するパッケージ17と対応する凹部である。また、メインランナー部41は、リードフレーム30に上部金型40aを当接させた際に、2つのリードフレーム30の間に延設され、リードフレーム30上においてメインランナー部41の両側に複数延設されるサブランナー部42と連通している。また、サブランナー部42は、単位フレーム31の配列を2列1組として、1組ごとに複数延設されている。また、ゲート部44は、各キャビティ43と、対応するサブランナー部42とを連通させている。なお、メインランナー部41には外部と連通し、樹脂を注入する樹脂注入口40cが形成されている。すなわち、図4に示すように、成形用金型40によって2つのリードフレーム30を挟み込んだ状態で、樹脂注入口40cから樹脂を注入することで、注入された樹脂はメインランナー部41から、複数のサブランナー部42を経由して各キャビティ43へ、ゲート部44を介して樹脂が注入、充填される。
図1は、樹脂を冷却固化した後に、成形用金型40を取り外した状態を示している。すなわち、樹脂を冷却固化することで、ICチップ12、ダイパッド11及び各リード部13の先端部14a、15aが、キャビティ43に対応して樹脂で形成されたパッケージ17によって封止される。さらに、メインランナー部41に対応してメインランナー21、サブランナー部42に対応してサブランナー22、ゲート部44に対応してゲート23が成形される。メインランナー21の両側には、サブランナー22が連結した状態であり、さらにそれぞれのサブランナー22の両側にはゲート23を介してパッケージ17が連結されている。また、サブランナー22は、サブランナー22を形成している樹脂の付着力によって、リードフレーム30の表面30eに付着した状態である。このため、2つのリードフレーム30は、メインランナー21及びサブランナー22によって一体化された状態となっている。なお、上部金型40aにおいて、サブランナー部42のメインランナー部41と連通する基端部には凸部42aが設けられている。このため、樹脂で成形されたサブランナー22の基端部22aにおいて対応する位置には、切欠き部22bが形成される。以上のように樹脂封止工程P1においてICチップ12が封止されたリードフレーム30は、図11に示すように、順次各工程に搬送され、メインランナー21などの不要な樹脂成形部を取り除き、またメッキ処理などの各処理が施される。なお、各工程間を搬送する際は、リードフレーム30に貫通孔30c、30dが設けられていることで、正確に位置決めして搬送することができる。
まず、メインランナー除去工程P2として、メインランナー21とサブランナー22とを分断し、メインランナー21の除去を行う。すなわち、図5に示すように、まず、成形用金型40を取り外したリードフレーム30を、メインランナー21が延設された表面30e側を下向きとなるように配置する。そして、図6に示すように、この状態でメインランナー除去機構50に装着する。メインランナー除去機構50は、2つのリードフレーム30を把持可能な把持部51aを有する一対のアーム51を備える。一対のアーム51は、基端部51bにおいて、互いに軸体51cに軸着されており、図示しない駆動部によって揺動可能である。図6に示すように、一対のアーム51を揺動させることで、各リードフレーム30は対応するアーム51とともに揺動されるので、サブランナー22の切欠き部22bにおいてサブランナー22は折り曲げられて、メインランナー21とサブランナー22は分断される。このため、メインランナー21が離脱し除去されるとともに、2つのリードフレーム30は分断された状態となる。
次に、図7及び図11に示すように、ゲート切断工程P3を行う。すなわち、サブランナー22と各パッケージ17とを接続しているゲート23をパッケージ17の近傍において切断する。本実施形態においては、レーザー光Bを照射することによるレーザー切断によって切断している。ゲート23を切断することで、サブランナー22とパッケージ17とは分断されるので、サブランナー22とリードフレーム30とは、サブランナー22を形成する樹脂の付着力によって一体となっている。
次に、図8及び図11に示すように、バリ取り工程P4として、樹脂封止工程P1において成形用金型40の僅かな隙間に樹脂が漏洩するなどによって、パッケージ17の周囲に形成されたバリ24の除去を行う。すなわち、高圧水流Wをリードフレーム30上に噴射させて、バリ24を除去する。この際、リードフレーム30にはサブランナー22が延設された状態であり、サブランナー22によってリードフレーム30の剛性を高めた状態としている。このため、高圧水流Wによってリードフレーム30が変形してしまうこと無く、バリ24の除去を行うことができる。また、高圧水流Wは、サブランナー22にも噴射され、サブランナー22とリードフレーム30との間に浸透する。このため、サブランナー22とリードフレーム30との間に作用する付着力は低下する。なお、バリ24を除去する方法としては、高圧水流Wを噴射させる前に、さらにレーザー照射によるバリ取り工程を実施するものとしても良い。この場合にも、リードフレーム30にサブランナー22が延設されて剛性を高めた状態にできることで、レーザー照射に際に必要なリードフレーム30の平面度を保証することができる。さらに、図11に示すように、メッキ工程P5として、各パッケージ17から突出しているリード部13に半田メッキ処理を施す。
次に、図9から図11に示すように、サブランナー除去工程P6として、サブランナー22が延設された状態のリードフレーム30をサブランナー除去装置52に設置して、サブランナー22の除去を行う。図9及び図10に示すように、サブランナー除去装置52は、表面30eを下向きとして設置されるリードフレーム30の両端及びパッケージ17を支持する支持台53、54と、サブランナー22を除去する押圧機構55とを備える。押圧機構55は、リードフレーム30上方に位置する梁部56と、梁部56から下方に突出している複数のパンチ57と、支持台53に設けられ、梁部56を支持するとともに、梁部56を昇降させる昇降手段58とを備える。昇降手段58は、より詳しくはボールネジであり、図示しない駆動部によって回転し、梁部56を昇降させることが可能である。また、パンチ57は、設置されたリードフレーム30のサブランナー22が延設されている方向に配列されており、サブランナー22の側方に突出したゲート23の各々と対応して設けられている。また、図10に示すように、パンチ57は、下方に押圧部57aが突出した略コの字状の部材であり、サブランナー22、及びリードフレーム30のサブランナー22が付着した部分を跨いで、サブランナー22の両側に突出しているゲート23を押圧することが可能である。
すなわち、図9に示すように、サブランナー除去装置52の支持台53、54に、リードフレーム30を設置して、押圧機構55のパンチ57を下降させる。そして、図10に示すように、パンチ57の押圧部57aを対応する各ゲート23に当接させて、さらに下降させることで、ゲート23は下方に押圧され、ゲート23と連結しているサブランナー22はリードフレーム30の裏面30f側から押し下げられる。このため、サブランナー22は、リードフレーム30から剥離して、下方に脱落、除去される。この際、バリ取り工程P4において、高圧水流Wによってサブランナー22とリードフレーム30との付着力は弱められている。このため、少ない力でサブランナー22をリードフレーム30から容易に剥離させることができ、リードフレーム30を変形させること無く、サブランナー22を除去することができる。
最後に、図11に示すように、印字・リード切断工程P7として、各パッケージ17に識別記号を捺印するとともに、リードフレーム本体30aから各リード部13を、基端部14b、15bで切断することで個々の半導体デバイス10が製造され、個片品として収納される。なお、パッケージ17に識別記号を印字する方法としては、捺印に限らず、金型、あるいはレーザーなどによる刻印によるものなどでも良い。
以上のように、本発明の半導体デバイスの製造方法によれば、サブランナー除去工程P6をバリ取り工程P4の後工程とすることで、リードフレーム30から容易に剥離させることができ、サブランナー22を除去する際のリードフレーム30の変形を防ぐことができる。また、バリ取り工程P4時においても、高圧水流Wによるリードフレーム30の変形を防ぐことができる。このため、半導体デバイス10の小型化に伴い、例えば厚さ0.08mm以下の極薄のリードフレームを使用したとしても、リードフレーム30が変形してしまうことによるリードフレーム30の次工程への搬送障害、また、リード部13の変形等の半導体デバイス10の品質の悪化を防ぐことができる。さらに、個々の半導体デバイス10が切り離される印字・リード切断工程の直前まで、サブランナー22がリードフレーム30上に延設され、サブランナー22によって剛性を高めた状態とすることができる。このため、各工程を実施する際に、また、各工程間においてリードフレーム30を搬送する際においても、リードフレーム30の変形を防ぐことができる。また、上記のようにゲート23を押圧してサブランナー22を除去することで、リードフレーム30のサブランナー22が延設された部分に、リードフレーム30の裏面30f側からサブランナー22を押圧するための貫通孔などを設ける必要が無い。このため、リードフレーム30の剛性をさらに高めることができ、リードフレーム30の変形をさらに確実に防ぐことができる。
なお、本実施形態の樹脂封止工程P1において、2つのリードフレーム30を1組として樹脂封止するものとしたが、これに限ること無く、1回の工程において1つのリードフレーム30のみを樹脂封止するものとしても良いし、さらに多数のリードフレーム30を同時に樹脂封止するものとしても良い。また、ゲート切断工程P3において、レーザー切断によってゲート23を切断するものとしたが、切断金型を使用して切断するものとしても良く、少なくとも、パッケージ17近傍において正確に切断可能な手段であれば良い。また、本実施形態においては、ゲート切断工程P3の後にバリ取り工程P4及びメッキ処理工程P5を行うものとしたが、バリ取り工程P4及びメッキ処理工程P5の後にゲート切断工程P3を行うものとしても良い。少なくとも、バリ取り工程P4の後にサブランナー除去工程P6が行われれば、同様の効果を期待することができる。さらに、バリ取り工程P4において、高圧水流によってバリ取りを行うものとしたが、高圧水流によるバリ取りと、レーザー照射によるバリ取りを併用する構成としても良い。このようにすることで、さらに確実にバリ取りを行うことができ、仕上げを良好なものとすることができる。また、サブランナー除去工程P6において、リードフレーム30は、サブランナー除去装置52の支持台53、54によって両端及びパッケージ17を支持されるものとしたが、リードフレーム30の表面30eの樹脂が成形されずに露出している部分のみを支持するものとしても良い。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
この発明の実施形態の樹脂封止されたリードフレームの上面図である。 この発明の実施形態の樹脂封止されたリードフレームの拡大斜視図である。 この発明の実施形態の単位フレームの上面図である。 この発明の実施形態の樹脂封止工程における説明図である。 この発明の実施形態のメインランナー除去工程における説明図である。 この発明の実施形態のメインランナー除去工程における説明図である。 この発明の実施形態のゲート切断工程における説明図である。 この発明の実施形態のバリ取り工程における説明図である。 この発明の実施形態のサブランナー除去工程における説明図である。 この発明の実施形態のサブランナー除去工程における説明図である。 この発明の実施形態の製造方法におけるフロー図である。 この発明の従来の製造方法におけるフロー図である。
符号の説明
10 半導体デバイス
11 ダイパッド
12 ICチップ(半導体素子)
13、14、15 リード部
17 パッケージ
21 メインランナー
22 サブランナー
23 ゲート
24 バリ
30 リードフレーム
30e 表面
30f 裏面
P1 樹脂封止工程
P2 メインランナー除去工程
P3 ゲート切断工程
P4 バリ取り工程
P6 サブランナー除去工程
P7 印字・リード切断工程
W 高圧水流

Claims (3)

  1. 半導体素子が固定されるダイパッドと、該ダイパッドの周囲に複数配置され、前記半導体素子と接続されるリード部とで構成される単位フレームが複数配列されたリードフレームを用いて、前記ダイパッドのそれぞれに前記半導体素子を固定し、樹脂で封止することで作製される樹脂封止型の半導体デバイスの製造方法であって、
    前記リードフレームの側方に延設されるメインランナーから、前記リードフレーム上において前記メインランナーの側方に延設される複数のサブランナーを経由し、該サブランナーのそれぞれの側方に位置して前記半導体素子のそれぞれを封止するパッケージへ、該パッケージのそれぞれと前記サブランナーとを接続するゲートを介して樹脂を注入、充填する樹脂封止工程と、
    前記メインランナーと前記サブランナーとを分断し、前記メインランナーを除去するメインランナー除去工程と、
    前記樹脂封止工程において樹脂によって成形された前記ゲートを、前記パッケージの近傍において切断し、前記サブランナーと前記パッケージとを分断させるゲート切断工程と、
    前記樹脂封工程、前記メインランナー除去工程及び前記ゲート切断工程の後に、高圧水流を前記リードフレーム上に噴射させて、前記パッケージの周囲に形成されたバリを除去するバリ取り工程と、
    前記パッケージと分断された前記サブランナーを、前記リードフレームの前記サブランナーが延設された表面側と相対する裏面側から押し下げて、前記リードフレーム上から剥離させて除去するサブランナー除去工程とを備え、
    該サブランナー除去工程は、少なくとも前記バリ取り工程よりも後工程において行われることを特徴とする半導体デバイスの製造方法。
  2. 請求項1に記載の半導体デバイスの製造方法において、
    前記パッケージに識別記号を印字するとともに、前記リード部のそれぞれを切断する印字・リード切断工程をさらに備え、
    前記サブランナー除去工程は、前記印字・リード切断工程の前工程において行われることを特徴とする半導体デバイスの製造方法。
  3. 請求項1または請求項に記載の半導体デバイスの製造方法において、
    前記サブランナー除去工程は、前記リードフレームの前記表面を下向きとして配置し、前記ゲートを上方から下向きに押圧することで、前記サブランナーを除去することを特徴とする半導体デバイスの製造方法。
JP2006033464A 2006-02-10 2006-02-10 半導体デバイスの製造方法 Expired - Fee Related JP4730830B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006033464A JP4730830B2 (ja) 2006-02-10 2006-02-10 半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006033464A JP4730830B2 (ja) 2006-02-10 2006-02-10 半導体デバイスの製造方法

Publications (3)

Publication Number Publication Date
JP2007214413A JP2007214413A (ja) 2007-08-23
JP2007214413A5 JP2007214413A5 (ja) 2008-11-27
JP4730830B2 true JP4730830B2 (ja) 2011-07-20

Family

ID=38492566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006033464A Expired - Fee Related JP4730830B2 (ja) 2006-02-10 2006-02-10 半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP4730830B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5261851B2 (ja) * 2010-04-08 2013-08-14 三菱電機株式会社 半導体装置の製造方法
CN109003957A (zh) * 2018-09-18 2018-12-14 江苏捷捷微电子股份有限公司 Sot-89/223-2l引线框架及两脚结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05124069A (ja) * 1991-11-02 1993-05-21 Emutetsukusu Matsumura Kk 電子部品モールド金型
JPH09219412A (ja) * 1996-02-13 1997-08-19 Rohm Co Ltd 電子部品の樹脂封止装置及び製造方法
JPH10154719A (ja) * 1996-11-25 1998-06-09 Murata Mfg Co Ltd リード端子付き樹脂成形品の製造方法及び金型
JP2000299329A (ja) * 1999-04-12 2000-10-24 Mitsubishi Electric Corp 樹脂パッケージ型半導体装置の製造装置及び製造方法
JP2004111465A (ja) * 2002-09-13 2004-04-08 Toshiba Corp 半導体組立装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05124069A (ja) * 1991-11-02 1993-05-21 Emutetsukusu Matsumura Kk 電子部品モールド金型
JPH09219412A (ja) * 1996-02-13 1997-08-19 Rohm Co Ltd 電子部品の樹脂封止装置及び製造方法
JPH10154719A (ja) * 1996-11-25 1998-06-09 Murata Mfg Co Ltd リード端子付き樹脂成形品の製造方法及び金型
JP2000299329A (ja) * 1999-04-12 2000-10-24 Mitsubishi Electric Corp 樹脂パッケージ型半導体装置の製造装置及び製造方法
JP2004111465A (ja) * 2002-09-13 2004-04-08 Toshiba Corp 半導体組立装置

Also Published As

Publication number Publication date
JP2007214413A (ja) 2007-08-23

Similar Documents

Publication Publication Date Title
JP4422094B2 (ja) 半導体装置
US7019388B2 (en) Semiconductor device
JP3773855B2 (ja) リードフレーム
JP2006269486A (ja) 半導体装置の製造方法
JP4872683B2 (ja) モールドパッケージの製造方法
JP2001053094A (ja) 樹脂封止方法及び装置
JP2007036273A (ja) 半導体集積回路装置の製造方法
KR19980066540A (ko) 캐리어프레이 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
JP4730830B2 (ja) 半導体デバイスの製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP6034078B2 (ja) プリモールドリードフレームの製造方法、および、半導体装置の製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
JP4286242B2 (ja) 半導体装置の製造方法
JP2006279088A (ja) 半導体装置の製造方法
JP2007294767A (ja) 半導体装置の製造方法
JP2008060160A (ja) 樹脂封止型半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JP2008060193A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP4843311B2 (ja) メモリカード及びその製造方法
KR101375185B1 (ko) 리드 프레임의 제조 방법 및 이를 이용한 반도체 패키지의 제조 방법
JP2004158539A (ja) 樹脂封止型半導体装置の製造方法
JP2005057099A (ja) 半導体装置およびその製造方法
JP2007335445A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4730830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees