JP4730830B2 - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP4730830B2 JP4730830B2 JP2006033464A JP2006033464A JP4730830B2 JP 4730830 B2 JP4730830 B2 JP 4730830B2 JP 2006033464 A JP2006033464 A JP 2006033464A JP 2006033464 A JP2006033464 A JP 2006033464A JP 4730830 B2 JP4730830 B2 JP 4730830B2
- Authority
- JP
- Japan
- Prior art keywords
- runner
- sub
- lead frame
- lead
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体素子が固定されるダイパッドと、該ダイパッドの周囲に複数配置され、前記半導体素子と接続されるリード部とで構成される単位フレームが複数配列されたリードフレームを用いて、前記ダイパッドのそれぞれに前記半導体素子を固定し、樹脂で封止することで作製される樹脂封止型の半導体デバイスの製造方法であって、前記リードフレームの側方に延設されるメインランナーから、前記リードフレーム上において前記メインランナーの側方に延設される複数のサブランナーを経由し、該サブランナーのそれぞれの側方に位置して前記半導体素子のそれぞれを封止するパッケージへ、該パッケージのそれぞれと前記サブランナーとを接続するゲートを介して樹脂を注入、充填する樹脂封止工程と、前記メインランナーと前記サブランナーとを分断し、前記メインランナーを除去するメインランナー除去工程と、前記樹脂封止工程において樹脂によって成形された前記ゲートを、前記パッケージの近傍において切断し、前記サブランナーと前記パッケージとを分断させるゲート切断工程と、前記樹脂封工程、前記メインランナー除去工程及び前記ゲート切断工程の後に、高圧水流を前記リードフレーム上に噴射させて、前記パッケージの周囲に形成されたバリを除去するバリ取り工程と、前記パッケージと分断された前記サブランナーを、前記リードフレームの前記サブランナーが延設された表面側と相対する裏面側から押し下げて、前記リードフレーム上から剥離させて除去するサブランナー除去工程とを備え、該サブランナー除去工程は、少なくとも前記バリ取り工程よりも後工程において行われることを特徴としている。
この発明に係る半導体デバイスの製造方法によれば、リードフレーム上には、半導体素子のそれぞれを樹脂封止したパッケージとサブランナーとが形成されている。そして、バリ取り工程において、高圧水流をリードフレーム上に噴射させて、パッケージの周囲に形成されたバリを除去する。この際、リードフレームにはサブランナーが延設された状態であり、サブランナーによってリードフレームの剛性を高めた状態とすることができる。このため、高圧水流によってリードフレームが変形してしまうのを防ぐことができる。また、高圧水流は、サブランナーにも噴射され、サブランナーとリードフレームとの間に作用する付着力を低下させる。このため、バリ取り工程の後工程において、サブランナー除去工程としてサブランナーをリードフレームの裏面側から押し下げたとしても、サブランナーをリードフレームから容易に剥離させることができるので、リードフレームの変形を防ぐことができる。
11 ダイパッド
12 ICチップ(半導体素子)
13、14、15 リード部
17 パッケージ
21 メインランナー
22 サブランナー
23 ゲート
24 バリ
30 リードフレーム
30e 表面
30f 裏面
P1 樹脂封止工程
P2 メインランナー除去工程
P3 ゲート切断工程
P4 バリ取り工程
P6 サブランナー除去工程
P7 印字・リード切断工程
W 高圧水流
Claims (3)
- 半導体素子が固定されるダイパッドと、該ダイパッドの周囲に複数配置され、前記半導体素子と接続されるリード部とで構成される単位フレームが複数配列されたリードフレームを用いて、前記ダイパッドのそれぞれに前記半導体素子を固定し、樹脂で封止することで作製される樹脂封止型の半導体デバイスの製造方法であって、
前記リードフレームの側方に延設されるメインランナーから、前記リードフレーム上において前記メインランナーの側方に延設される複数のサブランナーを経由し、該サブランナーのそれぞれの側方に位置して前記半導体素子のそれぞれを封止するパッケージへ、該パッケージのそれぞれと前記サブランナーとを接続するゲートを介して樹脂を注入、充填する樹脂封止工程と、
前記メインランナーと前記サブランナーとを分断し、前記メインランナーを除去するメインランナー除去工程と、
前記樹脂封止工程において樹脂によって成形された前記ゲートを、前記パッケージの近傍において切断し、前記サブランナーと前記パッケージとを分断させるゲート切断工程と、
前記樹脂封工程、前記メインランナー除去工程及び前記ゲート切断工程の後に、高圧水流を前記リードフレーム上に噴射させて、前記パッケージの周囲に形成されたバリを除去するバリ取り工程と、
前記パッケージと分断された前記サブランナーを、前記リードフレームの前記サブランナーが延設された表面側と相対する裏面側から押し下げて、前記リードフレーム上から剥離させて除去するサブランナー除去工程とを備え、
該サブランナー除去工程は、少なくとも前記バリ取り工程よりも後工程において行われることを特徴とする半導体デバイスの製造方法。 - 請求項1に記載の半導体デバイスの製造方法において、
前記パッケージに識別記号を印字するとともに、前記リード部のそれぞれを切断する印字・リード切断工程をさらに備え、
前記サブランナー除去工程は、前記印字・リード切断工程の前工程において行われることを特徴とする半導体デバイスの製造方法。 - 請求項1または請求項2に記載の半導体デバイスの製造方法において、
前記サブランナー除去工程は、前記リードフレームの前記表面を下向きとして配置し、前記ゲートを上方から下向きに押圧することで、前記サブランナーを除去することを特徴とする半導体デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006033464A JP4730830B2 (ja) | 2006-02-10 | 2006-02-10 | 半導体デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006033464A JP4730830B2 (ja) | 2006-02-10 | 2006-02-10 | 半導体デバイスの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007214413A JP2007214413A (ja) | 2007-08-23 |
JP2007214413A5 JP2007214413A5 (ja) | 2008-11-27 |
JP4730830B2 true JP4730830B2 (ja) | 2011-07-20 |
Family
ID=38492566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006033464A Expired - Fee Related JP4730830B2 (ja) | 2006-02-10 | 2006-02-10 | 半導体デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4730830B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5261851B2 (ja) * | 2010-04-08 | 2013-08-14 | 三菱電機株式会社 | 半導体装置の製造方法 |
CN109003957A (zh) * | 2018-09-18 | 2018-12-14 | 江苏捷捷微电子股份有限公司 | Sot-89/223-2l引线框架及两脚结构的制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05124069A (ja) * | 1991-11-02 | 1993-05-21 | Emutetsukusu Matsumura Kk | 電子部品モールド金型 |
JPH09219412A (ja) * | 1996-02-13 | 1997-08-19 | Rohm Co Ltd | 電子部品の樹脂封止装置及び製造方法 |
JPH10154719A (ja) * | 1996-11-25 | 1998-06-09 | Murata Mfg Co Ltd | リード端子付き樹脂成形品の製造方法及び金型 |
JP2000299329A (ja) * | 1999-04-12 | 2000-10-24 | Mitsubishi Electric Corp | 樹脂パッケージ型半導体装置の製造装置及び製造方法 |
JP2004111465A (ja) * | 2002-09-13 | 2004-04-08 | Toshiba Corp | 半導体組立装置 |
-
2006
- 2006-02-10 JP JP2006033464A patent/JP4730830B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05124069A (ja) * | 1991-11-02 | 1993-05-21 | Emutetsukusu Matsumura Kk | 電子部品モールド金型 |
JPH09219412A (ja) * | 1996-02-13 | 1997-08-19 | Rohm Co Ltd | 電子部品の樹脂封止装置及び製造方法 |
JPH10154719A (ja) * | 1996-11-25 | 1998-06-09 | Murata Mfg Co Ltd | リード端子付き樹脂成形品の製造方法及び金型 |
JP2000299329A (ja) * | 1999-04-12 | 2000-10-24 | Mitsubishi Electric Corp | 樹脂パッケージ型半導体装置の製造装置及び製造方法 |
JP2004111465A (ja) * | 2002-09-13 | 2004-04-08 | Toshiba Corp | 半導体組立装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007214413A (ja) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4422094B2 (ja) | 半導体装置 | |
US7019388B2 (en) | Semiconductor device | |
JP3773855B2 (ja) | リードフレーム | |
JP2006269486A (ja) | 半導体装置の製造方法 | |
JP4872683B2 (ja) | モールドパッケージの製造方法 | |
JP2001053094A (ja) | 樹脂封止方法及び装置 | |
JP2007036273A (ja) | 半導体集積回路装置の製造方法 | |
KR19980066540A (ko) | 캐리어프레이 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법 | |
KR100591718B1 (ko) | 수지-밀봉형 반도체 장치 | |
JP4730830B2 (ja) | 半導体デバイスの製造方法 | |
JP2011142337A (ja) | 半導体装置の製造方法 | |
JP2008113021A (ja) | 半導体装置の製造方法 | |
JP6034078B2 (ja) | プリモールドリードフレームの製造方法、および、半導体装置の製造方法 | |
JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
JP4286242B2 (ja) | 半導体装置の製造方法 | |
JP2006279088A (ja) | 半導体装置の製造方法 | |
JP2007294767A (ja) | 半導体装置の製造方法 | |
JP2008060160A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP4747188B2 (ja) | 半導体装置の製造方法 | |
JP2008060193A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
JP4843311B2 (ja) | メモリカード及びその製造方法 | |
KR101375185B1 (ko) | 리드 프레임의 제조 방법 및 이를 이용한 반도체 패키지의 제조 방법 | |
JP2004158539A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2005057099A (ja) | 半導体装置およびその製造方法 | |
JP2007335445A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081009 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4730830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |