JP2006269486A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006269486A JP2006269486A JP2005081453A JP2005081453A JP2006269486A JP 2006269486 A JP2006269486 A JP 2006269486A JP 2005081453 A JP2005081453 A JP 2005081453A JP 2005081453 A JP2005081453 A JP 2005081453A JP 2006269486 A JP2006269486 A JP 2006269486A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- wiring board
- semiconductor device
- sealing body
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C53/00—Shaping by bending, folding, twisting, straightening or flattening; Apparatus therefor
- B29C53/22—Corrugating
- B29C53/30—Corrugating of tubes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C33/00—Moulds or cores; Details thereof or accessories therefor
- B29C33/02—Moulds or cores; Details thereof or accessories therefor with incorporated heating or cooling means
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29D—PRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
- B29D23/00—Producing tubular articles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Abstract
【課題】 半導体装置の製造歩留まり向上を図る。
【解決手段】 半導体装置の製造において、上型と下型との間に配線基板を配置した時、前記配線基板に実装された半導体チップを覆うようにして前記配線基板の主面上に位置する樹脂封止体成形部と、前記配線基板の外側から前記配線基板の一辺を横切って前記樹脂封止体成形部に連なる樹脂流通路とを有する成形金型を使用し、前記樹脂流通路を通して前記樹脂封止体成形部に樹脂を注入することによって前記配線基板に実装された前記半導体チップを樹脂封止する樹脂封止体を形成する工程を有し、
前記樹脂流通路は、前記配線基板の外側に位置する第1の部分と、前記第1の部分及び前記樹脂封止体成形部に連なり、前記配線基板の主面上に位置する第2の部分とを有し、
前記第2の部分は、前記配線基板の主面からの高さが前記第1の部分よりも低い。
【選択図】 図7
【解決手段】 半導体装置の製造において、上型と下型との間に配線基板を配置した時、前記配線基板に実装された半導体チップを覆うようにして前記配線基板の主面上に位置する樹脂封止体成形部と、前記配線基板の外側から前記配線基板の一辺を横切って前記樹脂封止体成形部に連なる樹脂流通路とを有する成形金型を使用し、前記樹脂流通路を通して前記樹脂封止体成形部に樹脂を注入することによって前記配線基板に実装された前記半導体チップを樹脂封止する樹脂封止体を形成する工程を有し、
前記樹脂流通路は、前記配線基板の外側に位置する第1の部分と、前記第1の部分及び前記樹脂封止体成形部に連なり、前記配線基板の主面上に位置する第2の部分とを有し、
前記第2の部分は、前記配線基板の主面からの高さが前記第1の部分よりも低い。
【選択図】 図7
Description
本発明は、半導体装置の製造技術に関し、特に、基板に実装された半導体チップをトランスファ・モールディング法で樹脂封止してなる半導体装置に適用して有効な技術に関するものである。
BGA(Ball Grid Array)型や、CSP(Chip Size Package)型等の半導体装置の製造においては、半導体チップを樹脂封止するトランスファ・モールディング技術として、例えば一括モールディング方式が採用されている。一括モールディング方式は、行列状に平面配置された複数の製品形成領域(デバイス領域)を有するマルチ配線基板(多数個取り配線基板)を使用し、各製品形成領域に対応して配線基板の主面に実装された複数の半導体チップを1つの樹脂封止体によって樹脂封止する方式である。具体的には、各製品形成領域に対応して複数の半導体チップが実装されたマルチ配線基板を成形金型の上型と下型との間に位置決めして型締めした後、封止用キャビティ(樹脂封止体成形部)の中に溶融した熱硬化性樹脂を注入することにより、各製品形成領域に対応して実装された複数の半導体チップを一括して樹脂封止する。
このような一括モールディング方式を採用する半導体装置の製造技術については、例えば特開2003−109983号公報(特許文献1)に開示されている。また、同文献1には、「セラミック基板20の端面にゲートブレイクのポイントを設けることにより、セラミック基板20と樹脂27との密着力に影響されることなく、成形品からゲート22(樹脂体)、ランナ23(樹脂体)およびカル部24(樹脂体)を分離でき、セラミック基板20の割れを防止できる。」という技術も開示されている。
トランスファ・モールディング技術では、ポット、カル部、ランナ、樹脂注入ゲート、封止用キャビティ等を備えた成形金型が使用されており、熱硬化性樹脂は、成形金型のポットからカル部、ランナ及び樹脂注入ゲート等を通して封止用キャビティに注入されるため、封止用キャビティで形成される樹脂封止体とは別に、カル部、ランナ等に残存する熱硬化性樹脂によって樹脂体(不要樹脂体)が形成される。この樹脂体は、封止用キャビティの樹脂封止体と一体に形成されるため、トランスファ・モールディング技術を採用する半導体装置の製造においては、樹脂封止体を形成した後(樹脂封止した後)、樹脂封止体から樹脂体を分離する工程が組み込まれている。この工程は、成型金型の樹脂注入ゲートに対応する位置で樹脂封止体と樹脂体とを分離するため、一般的にゲートブレイク工程と呼ばれている。
ゲートブレイク工程は、一括モールディング方式を採用する半導体装置の製造においても実施される。図33((a),(b))は、従来の一括モールディング方式を採用する半導体装置の製造におけるゲートブレイク工程を示す断面図である。図中、符号100はマルチ配線基板、符号101は半導体チップ、符号102は樹脂封止体、符号103は、成型金型のカル部、ランナ等に残存する熱硬化性樹脂によって樹脂封止体102と一体に形成された樹脂体(不要樹脂体)、104は分離部(成形金型の樹脂注入ゲートに対応する部分)、符号105はステージ、106はパッケージ押さえ部材である。
ゲートブレイク工程では、まず、図33(a)に示すように、ステージ105に配置されたマルチ配線基板100をパッケージ押さえ部材106によって固定し、その後、分離部104に曲げ応力が集中するように樹脂封止体102に対して樹脂体103をマルチ配線基板100の厚さ方向に折り曲げて、分離部104に亀裂を入れる。これにより、分離部104から樹脂封止体102と樹脂体103が分離される。
しかしながら、樹脂体103は、マルチ配線基板100の一辺を横切って樹脂封止体102と一体化されており、一部がマルチ基板100に密着しているため、樹脂封止体102に対して樹脂体103を折り曲げる時にマルチ配線基板100にも曲げ応力が付加される。基板の剛性が大きい(高い)と、基板から樹脂体が剥がれるが、基板の剛性が小さい(低い)と、基板から樹脂体が剥がれず、基板が折り曲げられる。近年、半導体装置の薄型化に伴い、基板を薄くする傾向にある。基板の剛性は厚さが薄くなると小さくなるため、基板の薄型化に伴い、図33(b)に示すように、マルチ配線基板100が破損するといった不具合が発生し易くなる。基板の平面サイズや、樹脂体が基板上を延在する長さ等の条件によって異なるが、本発明者の検討によれば、0.2mm厚では基板の破損は発生しなかったが、0.13mm厚では基板が破損した。このような基板の破損は、半導体装置の製造歩留まりを低下させる要因となるため、対策が必要である。
上記特許文献1(特開2003−109983号公報)には、同文献1の[0036]欄〜[0038]欄に記載されているように、成形金型の構成として、「半導体製品に対応した第1のキャビティ(封止用キャビティ)と、セラミック基板20の幅方向における第1のキャビティの端面に1つ以上の突起状の第2のキャビティを備え、セラミック基板20の端面にゲートブレイクのポイントを設けることにより、セラミック基板20の割れを防止する」技術が開示されている。しかしながら、上記特許文献1の技術は、同文献1の図3に示されるように、樹脂21(第1の樹脂)の厚さと、この樹脂21に繋がったゲート辺側に伸びた突起形状の樹脂28(第2の樹脂)の厚さが同じ、換言すれば、第1のキャビティの厚さと第2のキャビティの厚さが同じになっているため、以下の問題が生じる。
(1)ゲートブレイク工程が施されたマルチ配線基板100は、互いに離間して配置された一対の搬送レールに沿って次段のバンプ形成工程に搬送される。マルチ配線基板100は、一般的に平面形状が長方形になっているため、長辺方向に沿って搬送される。具体的には、図34に示すように、一対の搬送レール110の各々に、互いに向かい合うようにして溝111が設けられており、一方の搬送レール110の溝111にマルチ配線基板100の一方の長辺側が挿入され、他方の搬送レール110の溝111にマルチ配線基板100の一方の長辺と反対側の他方の長辺側が挿入された状態で行われる。また、バンプ形成工程では、マルチ配線基板100の裏面100yにバンプを形成するため、マルチ配線基板100の搬送は、樹脂封止体102が形成された主面100xと反対側の裏面100yを上向きにした状態で行われる。
上記特許文献1の技術を採用した場合、図35に示すように、マルチ配線基板100の一方の長辺側のみに樹脂封止体(特許文献1の第1の樹脂21に対応)102と一体化された突起状樹脂体(特許文献1の第2の樹脂28に対応)107が形成される。このようなマルチ配線基板100を一対の搬送レール110に沿って次段のバンプ形成工程に搬送した場合、図35に示すように、一対の搬送レール110に対してマルチ配線基板100が斜めになるため、基板が詰まるといった搬送不良が発生し易くなる。この基板搬送不良率は、一対の搬送レール110に対するマルチ配線基板100の傾斜角が大きくなるに従って高くなる。上記特許文献1では、突起状樹脂体107の高さが樹脂封止体101の高さと同じになっているため、一対の搬送レール110に対するマルチ配線基板100の傾斜角が大きく、基板搬送不良率も高い。このような基板搬送不良は、半導体装置の生産性を低下させる要因となるため、対策が必要である。
(2)一括モールディング方式では、封止用キャビティの高さ(厚さ)に対する平面積の比が非常に大きくなるため、封止用キャビティから樹脂封止体を離す離型が困難になる。そこで、一括モールディング方式においては、ラミネート方式が採用されている。ラミネート方式は、成形金型のカル部、ランナ、封止用キャビティ等の各々の内面にフィルムを密着させた状態で、ポットからカル部、ランナ、樹脂注入ゲートを通して封止用キャビティに熱硬化性樹脂を注入することによって樹脂封止体を形成する方式である。
また、一括モールディング方式では、封止用キャビティの厚さ(高さ)に対する平面積の比が非常に大きくなるため、熱硬化性樹脂の硬化が始まって流動性が低下するまでの限られた時間の中で、迅速にかつ均一に熱硬化性樹脂を注入する必要がある。そこで、一括モールディング方式では、封止用キャビティの一方の長辺(マルチ配線基板の一方の長辺)に沿って複数の樹脂注入ゲートを設けた成形金型が使用されている。
上記特許文献1の技術を採用した場合、封止用キャビティ(特許文献1の第1のキャビティに対応)の一方の長辺側にこの一方の長辺に沿って複数の突起状キャビティ(特許文献1の第2のキャビティに対応)が配置される。このような成形金型を使用してラミネートモールディングを行う場合、突起状キャビティの内面にもフィルムを密着させるが、突起状キャビティは封止用キャビティと比較して幅が極端に狭くなっているため、突起状キャビティから封止用キャビティに亘ってフィルムにしわが発生し易くなる。しかも突起状キャビティは複数設けられているため、複数の突起状キャビティによる凹凸の影響で更にしわが発生し易くなる。このようなフィルムのしわは、突起状キャビティの高さ(厚さ)が大きくなるに従って発生率が高くなる。上記特許文献1では、突起状キャビティの高さが封止用キャビティの高さと同じになっているため、しわの発生率も高い。このようなフィルムのしわは、樹脂封止体の成形不良の要因となり、半導体装置の製造歩留まり低下の要因となるため、対策が必要である。
なお、上記問題は、複数の製品形成領域を有するマルチ配線基板を使用し、各製品形成領域に対応してマルチ配線基板の主面に実装された複数の半導体チップを各製品形成領域毎に樹脂封止する個別モールディング方式においても生じる。
本発明の目的は、半導体装置の製造歩留まり向上を図ることが可能な技術を提供することにある。
また、本発明は、半導体装置の生産性向上を図ることが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
また、本発明は、半導体装置の生産性向上を図ることが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)半導体装置の製造において、
主面に半導体チップが実装された配線基板を準備する工程と、
上型と下型との間に前記配線基板を配置した時、前記配線基板に実装された前記半導体チップを覆うようにして前記配線基板の主面上に位置する樹脂封止体成形部(封止用キャビティ)と、前記配線基板の外側から前記配線基板の一辺を横切って前記樹脂封止体成形部に連なる樹脂流通路(ランナ)とを有する成形金型を準備する工程と、
前記成形金型の上型と下型との間に前記配線基板を配置し、前記樹脂流通路を通して前記樹脂封止体成形部に樹脂を注入することによって前記配線基板に実装された前記半導体チップを樹脂封止する樹脂封止体を形成する工程と、
前記樹脂流通路に残存する前記樹脂によって前記樹脂封止体と一体に形成された樹脂体に、前記配線基板の厚さ方向に沿う曲げ応力を付加して、前記樹脂体に亀裂を入れる工程とを有し、
前記樹脂流通路は、前記配線基板の外側に位置する第1の部分と、前記第1の部分及び前記樹脂封止体成形部に連なり、前記配線基板の主面上に位置する第2の部分とを有し、
前記第2の部分は、前記配線基板の主面からの高さが前記第1の部分よりも低くなっている。
(1)半導体装置の製造において、
主面に半導体チップが実装された配線基板を準備する工程と、
上型と下型との間に前記配線基板を配置した時、前記配線基板に実装された前記半導体チップを覆うようにして前記配線基板の主面上に位置する樹脂封止体成形部(封止用キャビティ)と、前記配線基板の外側から前記配線基板の一辺を横切って前記樹脂封止体成形部に連なる樹脂流通路(ランナ)とを有する成形金型を準備する工程と、
前記成形金型の上型と下型との間に前記配線基板を配置し、前記樹脂流通路を通して前記樹脂封止体成形部に樹脂を注入することによって前記配線基板に実装された前記半導体チップを樹脂封止する樹脂封止体を形成する工程と、
前記樹脂流通路に残存する前記樹脂によって前記樹脂封止体と一体に形成された樹脂体に、前記配線基板の厚さ方向に沿う曲げ応力を付加して、前記樹脂体に亀裂を入れる工程とを有し、
前記樹脂流通路は、前記配線基板の外側に位置する第1の部分と、前記第1の部分及び前記樹脂封止体成形部に連なり、前記配線基板の主面上に位置する第2の部分とを有し、
前記第2の部分は、前記配線基板の主面からの高さが前記第1の部分よりも低くなっている。
(2)主面に半導体チップが実装された配線基板を準備する工程と、
上型と下型との間に前記配線基板を配置した時、前記配線基板に実装された前記半導体チップを覆うようにして前記配線基板の主面上に位置する樹脂封止体成形部と、前記配線基板の外側から前記配線基板の第1の辺を横切って前記樹脂封止体成形部に連なる第1の樹脂流通路と、前記配線基板の第1の辺と反対側の第2の辺側において前記配線基板の主面上に位置し、前記樹脂封止体成形部に連なる第2の樹脂流通路とを有する成形金型を準備する工程と、
前記成形金型の上型と下型との間に前記配線基板を配置し、前記第1の樹脂流通路を通して前記樹脂封止体成形部に樹脂を注入することによって前記配線基板に実装された前記半導体チップを樹脂封止する樹脂封止体を形成する工程と、
前記第1の樹脂流通路に残存する前記樹脂によって前記樹脂封止体と一体に形成された第1の樹脂体に、前記配線基板の厚さ方向に沿う曲げ応力を付加して、前記第1の樹脂体に亀裂を入れる工程とを有し、
前記成形金型の第1の樹脂流通路は、前記配線基板の外側に位置する第1の部分と、前記第1の部分及び前記樹脂封止体成形部に連なり、前記配線基板の主面上に位置する第2の部分とを有し、
前記第1の樹脂流通路の第2の部分、及び前記第2の樹脂流通路は、前記配線基板の主面からの高さが前記第1の樹脂流通路の第1の部分及び前記樹脂封止体成形部よりも低くなっている。
上型と下型との間に前記配線基板を配置した時、前記配線基板に実装された前記半導体チップを覆うようにして前記配線基板の主面上に位置する樹脂封止体成形部と、前記配線基板の外側から前記配線基板の第1の辺を横切って前記樹脂封止体成形部に連なる第1の樹脂流通路と、前記配線基板の第1の辺と反対側の第2の辺側において前記配線基板の主面上に位置し、前記樹脂封止体成形部に連なる第2の樹脂流通路とを有する成形金型を準備する工程と、
前記成形金型の上型と下型との間に前記配線基板を配置し、前記第1の樹脂流通路を通して前記樹脂封止体成形部に樹脂を注入することによって前記配線基板に実装された前記半導体チップを樹脂封止する樹脂封止体を形成する工程と、
前記第1の樹脂流通路に残存する前記樹脂によって前記樹脂封止体と一体に形成された第1の樹脂体に、前記配線基板の厚さ方向に沿う曲げ応力を付加して、前記第1の樹脂体に亀裂を入れる工程とを有し、
前記成形金型の第1の樹脂流通路は、前記配線基板の外側に位置する第1の部分と、前記第1の部分及び前記樹脂封止体成形部に連なり、前記配線基板の主面上に位置する第2の部分とを有し、
前記第1の樹脂流通路の第2の部分、及び前記第2の樹脂流通路は、前記配線基板の主面からの高さが前記第1の樹脂流通路の第1の部分及び前記樹脂封止体成形部よりも低くなっている。
(3)主面に半導体チップが実装された配線基板を準備する工程と、
上型と下型との間に前記配線基板を配置した時、前記配線基板に実装された前記半導体チップを覆うようにして前記配線基板の主面上に位置する樹脂封止体成形部と、前記配線基板の外側から前記配線基板の一辺を横切って前記樹脂封止体成形部に連なる樹脂流通路とを有する成形金型を準備する工程と、
前記成形金型の上型と下型との間に前記配線基板を配置し、前記樹脂流通路の内面及び前記樹脂封止体成形部の内面に樹脂シートを密着させた状態で前記樹脂流通路を通して前記樹脂封止体成形部に樹脂を注入することによって前記配線基板に実装された前記半導体チップを樹脂封止する樹脂封止体を形成する工程とを有し、
前記樹脂流通路は、前記配線基板の主面からの高さが前記配線基板の主面上において前記樹脂封止体成形部よりも低くなっている。
上型と下型との間に前記配線基板を配置した時、前記配線基板に実装された前記半導体チップを覆うようにして前記配線基板の主面上に位置する樹脂封止体成形部と、前記配線基板の外側から前記配線基板の一辺を横切って前記樹脂封止体成形部に連なる樹脂流通路とを有する成形金型を準備する工程と、
前記成形金型の上型と下型との間に前記配線基板を配置し、前記樹脂流通路の内面及び前記樹脂封止体成形部の内面に樹脂シートを密着させた状態で前記樹脂流通路を通して前記樹脂封止体成形部に樹脂を注入することによって前記配線基板に実装された前記半導体チップを樹脂封止する樹脂封止体を形成する工程とを有し、
前記樹脂流通路は、前記配線基板の主面からの高さが前記配線基板の主面上において前記樹脂封止体成形部よりも低くなっている。
前述した手段(1)又は(2)によれば、配線基板の損傷を抑制することができるため、半導体装置の製造歩留まり向上を図ることができる。
前述した手段(1)又は(2)によれば、配線基板の搬送時における安定度を高めることができるため、半導体装置の生産性向上を図ることができる。
前述した手段(1)又は(2)又は(3)によれば、フィルムのしわに起因する樹脂封止体の成形不良を抑制することができるため、半導体装置の製造歩留まり向上を図ることができる。
前述した手段(1)又は(2)によれば、配線基板の搬送時における安定度を高めることができるため、半導体装置の生産性向上を図ることができる。
前述した手段(1)又は(2)又は(3)によれば、フィルムのしわに起因する樹脂封止体の成形不良を抑制することができるため、半導体装置の製造歩留まり向上を図ることができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本願発明によれば、半導体装置の製造歩留まり向上を図ることができる。
本願発明によれば、半導体装置の生産性向上を図ることができる。
本願発明によれば、半導体装置の製造歩留まり向上を図ることができる。
本願発明によれば、半導体装置の生産性向上を図ることができる。
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本実施例1では、一括方式のトランスファ・モールディング法を採用する半導体装置について説明する。
図1乃至図16は、本発明の実施例1の半導体装置に係る図であり、
図1は、半導体装置の内部構造を示す図((a)は透視的平面図,(b)は(a)のa−a線に沿う断面図)、
図2は、半導体装置の製造に使用されるマルチ配線基板(多数個取り配線基板)の構成を示す図((a)は平面図,(b)は断面図)、
図3は、半導体装置の製造において、マルチ配線基板に半導体チップを実装した状態を示す図((a)は平面図,(b)は断面図)、
図4は、半導体装置の製造において、成形金型にマルチ配線基板を型締めした状態を示す透視的平面図、
図5は、図4のb−b線に沿う断面図、
図6は、図4のc−c線に沿う断面図、
図7は、図5の一部(図に向かって左側部分)を拡大した断面図、
図8は、図5の一部(図に向かって右側部分)を拡大した断面図、
図9は、半導体装置の製造において、成形金型のキャビティに樹脂を注入して樹脂封止体を形成した状態を示す透視的平面図、
図10は、図9のd−d線に沿う断面図、
図11は、半導体装置の製造において、樹脂封止工程の完了後に成形金型からマルチ配線基板を取り出した状態を示す断面図、
図12は、半導体装置の製造において、ブレイク工程を説明するための断面図((a),(b))、
図13は、半導体装置の製造において、バンプ形成工程を説明するための図((a)は平面図,(b)は断面図)、
図14は、半導体装置の製造において、小片化工程を説明するための断面図、
図15は、半導体装置の製造において、マルチ配線基板の搬送状態を示す平面図、
図16は、図15のe−e線に沿う断面図である。
図1は、半導体装置の内部構造を示す図((a)は透視的平面図,(b)は(a)のa−a線に沿う断面図)、
図2は、半導体装置の製造に使用されるマルチ配線基板(多数個取り配線基板)の構成を示す図((a)は平面図,(b)は断面図)、
図3は、半導体装置の製造において、マルチ配線基板に半導体チップを実装した状態を示す図((a)は平面図,(b)は断面図)、
図4は、半導体装置の製造において、成形金型にマルチ配線基板を型締めした状態を示す透視的平面図、
図5は、図4のb−b線に沿う断面図、
図6は、図4のc−c線に沿う断面図、
図7は、図5の一部(図に向かって左側部分)を拡大した断面図、
図8は、図5の一部(図に向かって右側部分)を拡大した断面図、
図9は、半導体装置の製造において、成形金型のキャビティに樹脂を注入して樹脂封止体を形成した状態を示す透視的平面図、
図10は、図9のd−d線に沿う断面図、
図11は、半導体装置の製造において、樹脂封止工程の完了後に成形金型からマルチ配線基板を取り出した状態を示す断面図、
図12は、半導体装置の製造において、ブレイク工程を説明するための断面図((a),(b))、
図13は、半導体装置の製造において、バンプ形成工程を説明するための図((a)は平面図,(b)は断面図)、
図14は、半導体装置の製造において、小片化工程を説明するための断面図、
図15は、半導体装置の製造において、マルチ配線基板の搬送状態を示す平面図、
図16は、図15のe−e線に沿う断面図である。
図1((a),(b))に示すように、本実施例1の半導体装置1は、インターポーザと呼称される配線基板4の主面4xに半導体チップ2が実装され、配線基板4の主面4xと反対側の裏面4yに突起状電極として例えばボール形状の半田バンプ8が複数個配置されたパッケージ構造になっている。
半導体チップ2は、その厚さ方向と交差する平面形状が方形状になっており、本実施例では例えば正方形になっている。半導体チップ2は、これに限定されないが、主に、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上に設けられた薄膜積層体、この薄膜積層体を覆うようにして設けられた表面保護膜等を有する構成になっている。前記薄膜積層体は、絶縁層、配線層の夫々を複数段積み重ねた構造になっている。前記半導体基板は、例えば単結晶シリコンで形成されている。前記薄膜積層体の絶縁層は、例えば酸化シリコン膜等の絶縁膜で形成されている。前記薄膜積層体の配線層は、例えばアルミニウム(Al)、又はアルミニウム合金、又は銅(Cu)、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。
半導体チップ2は、互いに反対側に位置する主面(回路形成面,素子形成面)及び裏面を有し、半導体チップ2の主面側には集積回路が形成されている。この集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び薄膜積層体に形成された配線によって構成されている。
半導体チップ2の主面には、接続部として例えば複数の接続用パッド3(ボンディングパッド)が形成されている。この複数の接続用パッド3は、例えば半導体チップ2の各辺に沿って配置されている。また、複数の接続用パッド3は、薄膜積層体の最上層の配線層に形成され、表面保護膜に形成されたボンディング開口から露出している。
配線基板4は、その厚さ方向と交差する平面形状が方形状になっており、本実施例1では例えば正方形になっている。配線基板4は、これに限定されないが、例えば、コア材と、このコア材の主面を覆うようにして形成された第1の保護膜と、前記コア材の主面と反対側の裏面を覆うようにして形成された第2の保護膜とを有する構成になっている。前記コア材は、例えば、その主面及び裏面に配線層(導電層)を有する構造になっている。前記コア材は、例えばガラス繊維にエポキシ系、若しくはポリイミド系の樹脂を含浸させた高弾性樹脂基板で形成されている。前記コア材の各配線層は、例えば、Cuを主成分とする金属膜で形成されている。前記第1及び第2の保護膜は、主に前記コア材の表裏面の配線層に形成された配線を保護する目的で形成されている。前記第1及び第2の保護膜としては、例えば絶縁性の樹脂膜(ソルダーレジスト膜)が用いられている。
配線基板4の主面4xにはチップ搭載領域(素子搭載領域)が配置され、このチップ搭載領域には接着材を介在して半導体チップ2の裏面が接着固定されている。また、配線基板4の主面4xには、接続部として例えば複数の接続用パッド5が配置されている。本実施例1において、複数の接続用パッド5は半導体チップ2(チップ搭載領域)の周囲に配置されている。また、配線基板4の裏面4yには、接続部として複数の接続用パッド(接続用ランド)が配置され、この複数の接続用パッドには半田バンプ8が夫々固着されている。
半導体チップ2の複数の接続用パッド3は、配線基板4の複数の接続用パッド5と夫々電気的に接続されている。本実施例1において、半導体チップ2の接続用パッド3と配線基板4の接続用パッド5との電気的な接続は、ボンディングワイヤ6で行われている。ボンディングワイヤ6の一端部側は、半導体チップ2の接続用パッド3に接続され、ボンディングワイヤ6の一端部側と反対側の他端部側は、配線基板4の接続用パッド5に接続されている。
ボンディングワイヤ6としては、例えば金(Au)ワイヤが用いられている。また、ボンディングワイヤ6の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法が用いられている。
半導体チップ2、複数のボンディングワイヤ6等は、配線基板4の主面4x側に選択的に形成された樹脂封止体7によって樹脂封止されている。樹脂封止体7は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー(例えばシリカ)等が添加されたビフェニール系の熱硬化性樹脂で形成されている。
樹脂封止体7及び配線基板4は、ほぼ同一の平面サイズになっており、樹脂封止体7及び配線基板4の側面は面一になっている。本実施例1の半導体装置1は、後で詳細に説明するが、複数の製品形成領域(デバイス領域)を有するマルチ配線基板(多数個取り配線基板)を使用し、このマルチ配線基板の各製品形成領域に対応して実装された複数の半導体チップを一括して樹脂封止する樹脂封止体(一括用樹脂封止体)を形成した後、前記マルチ配線基板及び一括用樹脂封止体を複数の小片に分割することによって形成される。
次に、半導体装置1の製造に使用されるマルチ配線基板について、図2((a),(b))を用いて説明する。
図2((a),(b))に示すように、マルチ配線基板10は、その厚さ方向と交差する平面形状が方形状になっており、本実施例では長方形になっている。マルチ配線基板10の主面(チップ搭載面)10xにはモールド領域(樹脂封止領域)12が設けられ、このモールド領域12の中には平面的に配置された複数の製品形成領域(デバイス領域)14が設けられ、この各々の製品形成領域14の中にはチップ搭載領域15が設けられている。チップ搭載領域15は、マルチ配線基板10の主面10xに配置されている。半導体装置1の製造において、各々のチップ搭載領域15には、半導体チップ2が搭載され、モールド領域12には、各々の製品形成領域14に対応して実装された複数の半導体チップ2を一括して樹脂封止する樹脂封止体が形成される。
各製品形成領域14は、分離領域13によって区画され、基本的に図1に示す配線基板4と同様の構造及び平面形状になっている。配線基板4は、マルチ配線基板10の複数の製品形成領域14を個々に小片化することによって形成される。本実施例1において、マルチ配線基板10は、これに限定されないが、例えば、X方向に9個,Y方向に3個の行列(9×3)で配置された計27個の製品形成領域14を有する構成になっている。
マルチ配線基板10の角部には、成形金型にマルチ配線基板10を位置決めする際、パイロットピンが挿入される位置決め孔16が設けられている。
次に、半導体装置1の製造工程中のモールディング(樹脂封止)工程で使用される成形金型の構成について、図4乃至図8を用いて説明する。なお、成形金型の構成は、成形金型の上型と下型との間にマルチ配線基板を位置決めして型締めした状態で説明する。
図4乃至図6に示すように、成形金型20は、上下方向(Z方向)に重ね合う上型20a及び下型20bを有し、更に、ポット21、カル部22、ランナ(樹脂流通路)23、樹脂注入ゲート28、封止用キャビティ(樹脂封止体形成部)29、ランナ(樹脂流通路)30、及びエアベント部31等を有する構成になっている。配線基板10は、図6に示すように、上型20aの狭持面(合わせ面)a1と下型20bの狭持面b1との間に配置され、上型20aと下型20bとを型締めした時の型締め力によって狭持固定される。
図5に示すように、カル部22、ランナ23、樹脂注入ゲート28、封止用キャビティ29、ランナ30、及びエアベント部31等は、これに限定されないが、例えば上型20a側に設けられ、上型20aの狭持面a1よりも深さ方向に窪む凹部で構成されている。ポット21は、これに限定されないが、例えば下型20b側に設けられている。
図4及び図5に示すように、封止用キャビティ29は、マルチ配線基板10に実装された半導体チップ2を覆うようにしてマルチ配線基板10の主面10x上に位置し、マルチ配線基板10の複数の製品形成領域14を一括して覆う大きさ(平面サイズ)で形成されている。封止用キャビティ29の平面形状は、マルチ基板10の平面形状に対応して長方形になっている。
カル部22は複数設けられている(本実施例1では例えば5個)。この複数のカル部22の各々は、マルチ配線基板10の互いに反対側に位置する2つの長辺(11a,11b)のうちの一方の長辺11a(封止用キャビティ29の互いに反対側に位置する2つの長辺のうちの一方の長辺)の外側に位置し、この一方の長辺11aに沿って配置されている。
ランナ23は、これに限定されないが、主に、マルチ配線基板10の一方の長辺11aに沿う方向に延在するメインランナ24と、複数のサブランナ25(本実施例1では例えば10本)とで構成されている。メインランナ24は、複数のカル部22と封止用キャビティ29との間に位置し、複数のカル部22の各々と連なっている。複数のサブランナ25は、メインランナ24と封止用キャビティ29との間に位置し、マルチ配線基板10の一方の長辺11a(封止用キャビティ29の一方の長辺)に沿って配置されている。複数のサブランナ25は、各々の一端側がメインランナ24と連なり、各々の一端側と反対側の各々の他端側が封止用キャビティ29と連なっている。
樹脂注入ゲート28は、サブランナ25と封止用キャビティ29との連結部に設けられており、サブランナ25と同数配置されている。
ランナ30は複数設けられている(本実施例1では例えばサブランナ25と同数)。複数のランナ30は、マルチ配線基板10の他方の長辺11b側(封止用キャビティ29の他方の長辺側)に位置し、この他方の長辺11bに沿って配置されている。複数のランナ30は、各々の一端側が封止用キャビティ29と連なっている。
エアベント31は、ランナ30の一端側と反対側の他端側に連なって設けられており、ランナ30と同数配置されている。
ポット21は、カル部22に対応して複数設けられており、カル部22と重なる位置に配置されている。
ポット21は、カル部22に対応して複数設けられており、カル部22と重なる位置に配置されている。
図4及び図5に示すように、複数のサブランナ25は、マルチ配線基板10の外側からマルチ配線基板10の一方の辺11a(周縁)を横切って封止用キャビティ29に連なっている。複数のサブランナ25の各々は、マルチ配線基板10の外側に位置する第1の部分26と、この第1の部分26及び封止用キャビティ29に連なり、マルチ配線基板10の主面10x上に位置する第2の部分27とを有し、図7に示すように、第2の部分27におけるマルチ基板10の主面10xからの高さ27hは、第1の部分26におけるマルチ配線基板10の主面10xからの高さ26hよりも低くなっており、更に封止用キャビティ29におけるマルチ配線基板10の主面10xからの高さ29hよりも低くなっている。本実施例1において、サブランナ25の第1の部分26の高さ26hは、例えば、メインランナ24におけるマルチ配線基板10の主面10xからの高さと同じ設定になっている。また、サブランナ25の第2の部分27の高さ27hは、樹脂注入ゲート28におけるマルチ配線基板10の主面11xからの高さ28hと同じ設定になっている。
複数のサブランナ25の各々の第1の部分26及び第2の部分27は、マルチ配線基板10の一方の長辺11aを横切る方向に沿って延在し、各々の第2の部分27は、マルチ配線基板10の一方の長辺11aで終端している。
複数のランナ30の各々は、図8に示すように、マルチ配線基板10の主面10xからの高さ30hが封止用キャビティ29の高さ29hよりも低くなっている。本実施例1において、ランナ30の高さ30hは、例えばサブランナ25の第2の部分27の高さ27hと同じ設定になっている。
次に、半導体装置1の製造について、図2乃至図16を用いて説明する。
まず、図2に示すマルチ配線基板10、及び図4乃至図6に示す成形金型20を準備する。
まず、図2に示すマルチ配線基板10、及び図4乃至図6に示す成形金型20を準備する。
次に、図3((a),(b))に示すように、マルチ配線基板10の複数ある製品形成領域14の各々のチップ搭載領域15に、接着材を介在して半導体チップ2を接着固定する。半導体チップ2の接着固定は、半導体チップ2の裏面がマルチ配線基板10の主面10xと向かい合う状態で行う。
次に、マルチ配線基板10の各製品形成領域14において、図3((a),(b))に示すように、製品形成領域14の複数の接続用パッド5(図1(a)参照)と、この製品形成領域14に搭載された半導体チップ2の複数の接続用パッド3(図1(a)参照)とを複数のボンディングワイヤ6で夫々電気的に接続する。この工程により、マルチ配線基板10の主面10xに複数の製品形成領域14に対応して複数の半導体チップ2が実装される。
ここで、実装とは、基板に半導体チップが接着固定され、基板の接続用パッドと半導体チップの接続用パッドとが電気的に接続された状態を言う。本実施例1では、半導体チップ2の接着固定は、接着材によって行われており、マルチ配線基板10の接続用パッド(5)と半導体チップ2の接続用パッド(3)との電気的な接続は、ボンディングワイヤ6によって行われている。
次に、図4乃至図6に示すように、成形金型20の上型20aと下型20bとの間にマルチ配線基板10を位置決めして型締めする。この時、マルチ配線基板10の位置決めは、マルチ配線基板10の位置決め孔16に成形金型20のパイロットピンを挿入することによって行われる。また、マルチ配線基板10は、上型20aと下型20bとを型締めした時の型締め力によって挟持固定される。また、成形金型20は、ポット21、カル部22、ランナ23、樹脂注入ゲート28及び封止用キャビティ29等が前述したとおりの構成になっている。
なお、上型20aと下型20bとを型締めする前に、各ポット21に予め加熱された樹脂タブレット33が投入される。樹脂タブレット33は、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー(例えばシリカ)等が添加されたビフェニール系の熱硬化性樹脂からなる。
次に、成形金型20を加熱して樹脂タブレット33を溶融し、ポット21内のプランジャ34を上昇させる。このプランジャ34の上昇による圧力により、図9及び図10に示すように、溶融した熱硬化性樹脂は、ポット21からカル部22、ランナ23、樹脂注入ゲート28を通して封止用キャビティ29に注入される。マルチ配線基板10の複数の製品形成領域14に対応してマルチ配線基板10の主面10xに実装された複数の半導体チップ2は、封止用キャビティ29に注入された熱硬化性樹脂によって樹脂封止され、これらを樹脂封止した熱硬化性樹脂が硬化することにより、封止用キャビティ29の中に樹脂封止体29aが形成される。
この樹脂封止工程において、熱硬化性樹脂は、成形金型20のポット21からカル部22、ランナ23及び樹脂注入ゲート28等を通して封止用キャビティ29に注入されるため、図9及び図10に示すように、封止用キャビティ29で形成される樹脂封止体29aとは別に、カル部22、ランナ23等に残存する熱硬化性樹脂によって樹脂体(不要樹脂体)32が形成される。この樹脂体32は、樹脂封止体29aと一体に形成される。
また、この工程において、ランナ23と反対側のランナ30にも熱硬化性樹脂が注入され、このランナ30に注入された熱硬化性樹脂によって樹脂封止体29aと一体化された樹脂体(不要樹脂体)30aも同時に形成される。
次に、樹脂封止体29aの硬化を安定させるキュア工程を施した後、成形金型を型開きして、図11に示すように、成形金型20からマルチ配線基板10を取り出す。
次に、樹脂封止体29aの硬化を安定させるキュア工程を施した後、成形金型を型開きして、図11に示すように、成形金型20からマルチ配線基板10を取り出す。
ここで、樹脂体32及び30aについて、図11を用いて説明する。
樹脂体32は、成形金型20のカル部22、ランナ23等に残存する熱硬化性樹脂によって形成されるため、カル部22、ランナ23等の形状とほぼ同一の形状で形成される。従って、樹脂体32は、マルチ配線基板10の一方の長辺11aの外側からその一方の長辺11aを横切って樹脂封止体29aと一体に形成されている。
樹脂体32は、成形金型20のカル部22、ランナ23等に残存する熱硬化性樹脂によって形成されるため、カル部22、ランナ23等の形状とほぼ同一の形状で形成される。従って、樹脂体32は、マルチ配線基板10の一方の長辺11aの外側からその一方の長辺11aを横切って樹脂封止体29aと一体に形成されている。
樹脂体32は、図11に示すように、成形金型20のカル部21に対応する第1の樹脂部分32aと、成形金型20のメインランナ24、及びサブランナ25の第1の部分26に対応する第2の樹脂部分32bと、成形金型20のサブランナ25の第2の部分27に対応する第3の樹脂部分32cとを有する構成になっている。第1及び第2の樹脂部分(32a,32b)は、マルチ配線基板10の外側に位置し、第2の樹脂部分32bは、第1の樹脂部分32aに連なっている。第3の樹脂部分32cは、マルチ配線基板10の主面10x上に位置し、第2の樹脂部分32b分及び樹脂封止体29aに連なっている。
第3の樹脂部分32cにおけるマルチ配線基板10の主面10xからの厚さ(高さ)h3は、第2の樹脂部分32bにおけるマルチ配線基板10の主面10xからの厚さ(高さ)h2よりも薄く(低く)なっており、更に樹脂封止体29aにおけるマルチ配線基板10の主面10xからの厚さ(高さ)h4よりも薄く(低く)なっている。第1の樹脂部分32aにおけるマルチ配線基板10の主面10xからの厚さ(高さ)h1は、第2の樹脂部分32bの厚さh2よりも厚くなっている。
樹脂体32の第2及び第3の樹脂部分(32b,32c)は、マルチ配線基板10の一方の長辺11aを横切る方向に沿って延在し、第3の樹脂部分32cは、マルチ配線基板10の一方の長辺11aで終端している。
このように構成された樹脂体32は、マルチ配線基板10の主面10xに密着する第3の樹脂部分32cの厚さがマルチ配線基板10の外側に位置する第1及び第2の樹脂部分(32a,32b)の厚さよりも薄くなっており、しかも第3の部分32cが配線基板10の一方の長辺11aにおいて終端しているため、樹脂封止体29aに対して樹脂体32をマルチ配線基板10の厚さ方向に折り曲げた時、第2の樹脂部分32bと第3の樹脂部分32cとの間の連結部分(分離部32p)に曲げ応力が集中し、この分離部32pに亀裂を入れることができる。
樹脂体30aは、成形金型20のランナ30に残存する熱硬化性樹脂によって形成されるため、ランナ30とほぼ同一の形状で形成される。従って、樹脂体30aは、マルチ配線基板10の他方の長辺11b側において、マルチ配線基板10の主面10x上に形成される。また、樹脂体30aは、一端側が樹脂封止体29aに連なり、一端側と反対側がマルチ配線基板10の他方の長辺11bよりも内側で終端している。また、樹脂体30aは、マルチ配線基板10の主面10xからの厚さ(高さ)h5が樹脂封止体29aの厚さh4よりも薄くなっており、本実施例1において樹脂体30aの厚さh5は、例えば樹脂体32の第3の樹脂部分32cの厚さh3と同じ設定になっている。
次に、図12(a)に示すように、ステージ35に配置されたマルチ配線基板10をパッケージ押さえ部材36によって固定し、その後、樹脂体32の分離部32pに曲げ応力が集中するように樹脂封止体29aに対して樹脂体32をマルチ配線基板10の厚さ方向に折り曲げて、分離部32pに亀裂を入れる。これにより、図12(b)に示すように、分離部32pから樹脂体32が分離されるため、樹脂体32のうち、マルチ配線基板10の外側に位置する第1及び第2の樹脂部分(32a,32b)が除去される。
次に、図13((a),(b))に示すように、マルチ配線基板10の主面10xと反対側の裏面10yに、各製品形成領域14に対応して複数の半田バンプ8を形成する。半田バンプ8は、これに限定されないが、例えば、マルチ配線基板10の裏面10yの接続用パッド上にフラックス材を塗布し、その後、接続パッド上に半田ボールを供給し、その後、半田ボールを溶融して接続用パッドとの接合を行うことによって形成される。
次に、半田バンプ形成工程において使用したフラックスを洗浄にて除去し、その後、マルチ配線基板10の各製品形成領域14に対応して樹脂封止体29aの上面に、例えば品名、社名、品種、製造ロット番号等の識別マークを、インクジェットマーキング法、ダイレクト印刷法、レーザマーキング法等を用いて形成する。
次に、図14に示すように、マルチ配線基板10及び樹脂封止体29aを各製品形成領域14に対応して複数の小片に分割する。この分割は、図14に示すように、例えば、ダイシングシート37に樹脂封止体29aを貼り付けた状態で、マルチ配線基板10の分離領域13に沿ってマルチ配線基板10及び樹脂封止体29aをダイシングブレード38でダイシングすることによって行われる。この工程により、図1に示す半導体装置1がほぼ完成する。
従来のゲートブレイク工程では、図33(a)に示すように、樹脂封止体102に対して樹脂体103をマルチ配線基板100の厚さ方向に折り曲げ、成型金型の樹脂注入ゲートに対応する分離部104で樹脂体103と樹脂封止体102とを分離している。即ち、マルチ配線基板100の周縁よりも内側で樹脂体103と樹脂封止体102とを分離しているため、樹脂体103とマルチ配線基板100との密着による影響でマルチ配線基板100にも曲げ応力が付加され、基板の薄型化に伴い、図33(b)に示すように、マルチ配線基板100が破損するといった不具合が発生し易くなる。
これに対し、本実施例1では、図12に示すように、樹脂体32は、マルチ配線基板10の主面上に位置する第3の樹脂部分32cの厚さが第2の樹脂部分32bの厚さよりも薄くなっており、しかも第3の部分32cがマルチ配線基板10の周縁(一方の長辺11a)で終端しているため、樹脂封止体29aに対して樹脂体32をマルチ配線基板10の厚さ方向に折り曲げた時、樹脂体32の第2の樹脂部分32bと第3の樹脂部分32cとの間の連結部(分離部32p)に曲げ応力が集中し、マルチ配線基板10の周縁において樹脂体32に亀裂が入る。即ち、樹脂封止体29aに対して樹脂体32をマルチ配線基板10の厚さ方向に折り曲げた時にマルチ配線基板10に付加される曲げ応力を低減できるため、薄型化に伴ってマルチ配線基板10の剛性が小さくなっても、マルチ配線基板10の破損を抑制することができる。この結果、半導体装置1の製造歩留まり向上を図ることができる。
なお、樹脂体32の第3の樹脂部分32cは、本実施例1のように、マルチ配線基板10の一方の長辺11a(周縁)で終端させることが望ましいが、第3の樹脂部分32cは、マルチ配線基板10の主面10x上であって、マルチ配線基板10の一方の長辺11aの近傍、換言すれば、マルチ配線基板10の一方の長辺11aよりも若干内側で終端するようにしてもよい。
第3の樹脂部分32cの終端が樹脂封止体29aに近づくにつれて、厚さが厚い第3の樹脂部分32bがマルチ配線基板10の一方の長辺11aよりも内側に入り込んでくるため、マルチ配線基板10に曲げ応力が付加され易くなる。従って、第3の樹脂部分32cの終端は、マルチ配線基板10の一方の長辺11aに出来るだけ近づけることが望ましい。
第3の樹脂部分32cをマルチ配線基板10の一方の長辺11aの外側で終端した場合、マルチ配線基板10の周縁の外側で樹脂体32が分離されてしまい、また、樹脂体32の分離位置にバラツキが生じてしまうため、ブレイク工程後のマルチ配線基板10の搬送やハンドリングに影響する。従って、第3の樹脂部分32cは、マルチ配線基板10の周縁、若しくは周縁よりも若干内側で終端することが望ましい。
第3の樹脂体32cの終端位置は、成形金型20において、サブランナ25の第1の部分26と第2の部分27との連結位置、換言すれば第2の部分27の終端を変えることによって容易に変更することができる。
ブレイク工程が施されたマルチ配線基板10は、図15及び図16に示すように、互いに離間して配置された一対の搬送レール39に沿って次段のバンプ形成工程に搬送される。マルチ配線基板10は、一般的に平面形状が長方形になっているため、長辺方向に沿って搬送される。具体的には、図15及び図16に示すように、一対の搬送レール39の各々に、互いに向かい合うようにして溝39aが設けられており、一方の搬送レール39の溝39aにマルチ配線基板10の一方の長辺11a側が挿入され、他方の搬送レール39の溝39aにマルチ配線基板10の他方の長辺11b側が挿入された状態で行われる。また、バンプ形成工程では、マルチ配線基板10の裏面10yに半田バンプ8を形成するため、マルチ配線基板10の搬送は、樹脂封止体29aが形成された主面10xと反対側の裏面10yを上向きにした状態で行われる。
マルチ配線基板10の主面10xの一方の長辺11a側にはブレイク工程で樹脂体32を分離して残った第3の樹脂部分32cからなる樹脂体32cが形成されており、更にマルチ配線基板10の主面10xの他方の長辺11b側には樹脂体32cと同じ厚さの樹脂体30aが形成されている。即ち、マルチ配線基板10は、半田バンプ8が形成される裏面10yと反対側の主面10xの各々の長辺側に、厚さが同じ樹脂体(32c,30a)が設けられた構成になっている。このような構成にすることにより、裏面10yを上向きにした状態で一対の搬送レール39に沿ってマルチ配線基板10を搬送する時、図16に示すように、一対の搬送レール39に対してマルチ配線基板10をほぼ平行に保つことができるため、基板の搬送時における安定度を高めることができ、基板搬送不良を抑制することができる。この結果、半導体装置1の生産性向上を図ることができる。
一括モールディング方式では、封止用キャビティ29の高さに対する平面積の比が非常に大きくなるため、熱硬化樹脂の硬化が始まって流動性が低下するまでの限られた時間の中で、迅速にかつ均一に熱硬化性樹脂を注入する必要がある。このようなことから、一括モールディング方式では、粘度が低く、流動性の高い熱硬化性樹脂の採用が余儀なくされる。
一方、溶融した熱硬化性樹脂中には、複数の気泡が含まれている。この樹脂中の気泡は、樹脂がカル部22及びランナ23を流れている時に取り除かれる。しかしながら、流動性が高い熱硬化性樹脂では、カル部22及びランナ23においても迅速に流れてしまうため、気泡を取り除くことが困難になる。
これに対し、本実施例1のサブランナ25は、第2の部分27の高さが第1の部分26の高さよりも低くなっており、この第2の部分27で樹脂の流動抵抗が高くなるため、粘度が低く、流動性が高い熱硬化性樹脂を使用しても、樹脂がカル部22及びランナ23を流れている間に樹脂中の気泡を取り除くことができる。この結果、ボイドの発生を抑制でき、樹脂封止体29aの成形不良を抑制することができる。
以上説明したように、本実施例1によれば、以下の効果が得られる。
(1)マルチ配線基板10の破損を抑制することができるため、半導体装置1の製造歩留まり向上を図ることができる。
(2)樹脂封止体29aが形成された主面10xと反対側の裏面10yを上向きにした状態で一対の搬送レール39に沿ってマルチ配線基板10を搬送する時の基板搬送不良を抑制することができるため、半導体装置1の生産性向上を図ることができる。
(3)ボイドの発生を抑制することができるため、半導体装置1の製造歩留まり向上を図ることができる。
(1)マルチ配線基板10の破損を抑制することができるため、半導体装置1の製造歩留まり向上を図ることができる。
(2)樹脂封止体29aが形成された主面10xと反対側の裏面10yを上向きにした状態で一対の搬送レール39に沿ってマルチ配線基板10を搬送する時の基板搬送不良を抑制することができるため、半導体装置1の生産性向上を図ることができる。
(3)ボイドの発生を抑制することができるため、半導体装置1の製造歩留まり向上を図ることができる。
図17は、実施例1の変形例1である半導体装置の製造において、マルチ配線基板の搬送状態を示す断面図である。
実施例1では、マルチ配線基板10は、半田バンプ8が形成される裏面10yと反対側の主面10xの各々の長辺側に、厚さが同じ樹脂体(32c,30a)が設けられた構成になっているが、本変形例1では、図17に示すように、マルチ配線基板10の主面10xの他方の長辺11b側には、実施例1と異なり、樹脂体30aが設けられていない。
しかしながら、マルチ配線基板10の主面10xの一方の長辺11a側に設けられた樹脂体32cの厚さは、樹脂封止体29aの厚さよりも薄くなっているため、図35に示す従来のように、突起状樹脂体107の厚さと樹脂封止体101の厚さとを同じにした場合と比較して、一対の搬送レール39に対するマルチ配線基板10の傾斜角(傾斜量)を小さくすることができるので、マルチ配線基板10の主面の一方の長辺11a側のみ樹脂体32cを設けた場合においても、基板搬送不良を抑制することができる。
図18は、実施例1の変形例2である半導体装置の製造において、成形金型にマルチ配線基板を型締めした状態を示す断面図である。
前述の実施例1では、成形金型20において、サブランナ25の第2の部分27の高さ27hは、樹脂注入ゲート28におけるマルチ配線基板10の主面11xからの高さ28hと同一に設定されている。これに対し、変形例2では、サブランナ25の第2の部分27の高さ27hは、樹脂注入ゲート28におけるマルチ配線基板10の主面11xからの高さ28hよりも高くなっている。このように成形金型20を構成しても、前述の実施例1と同様の効果が得られる。
図19は、実施例1の変形例3である半導体装置の製造において、成形金型にマルチ配線基板を型締めした状態を示す断面図である。本変形例3は、ラミネート方式を採用した例である。
一括モールディング方式では、封止用キャビティの高さ(厚さ)に対する平面積の比が非常に大きくなるため、封止用キャビティから樹脂封止体を離す離型が困難になる。そこで、一括モールディング方式においては、ラミネート方式が採用されている。ラミネート方式は、図19に示すように、成形金型20のカル部22、ランナ23、封止用キャビティ29、樹脂注入ゲート28等の各々の内面並びに上型22aの挟持面a1にフィルム41を密着させた状態で、ポット21からカル部22、ランナ23、樹脂注入ゲート28を通して封止用キャビティ29に熱硬化性樹脂を注入することによって樹脂封止体29aを形成する方式である。フィルム41の密着は、上型22aの挟持面a1全体を覆うようにして上型22aと下型22bとの間にフィルム41を配置し、上型22aに設けられた吸引孔40からの吸引作用によって行われる。フィルム41としては、例えば樹脂からなる可撓性フィルムが用いられる。
このようにしてフィルム41を密着させた場合、サブランナ25の幅は封止用キャビティ29と比較して極端に狭くなっているため、サブランナ25から封止用キャビティ29に亘ってフィルム41にしわが発生し易くなる。しかも、サブランナ25は複数設けられているため、複数のサブランナ25による凹凸の影響で更にしわが発生し易くなる。
しかしながら、サブランナ25は、マルチ配線基板10の主面10x上に位置(封止用キャビティ29側に位置)する第2の部分27の高さ27hが封止用キャビティ29の高さ29hよりも低くなっているため、サブランナ25の第2の部分27から封止用キャビティ29に亘ってフィルム41に発生するしわを抑制することができる。この結果、フィルム41のしわに起因する樹脂封止体29aの成形不良を抑制することができるため、半導体装置1の製造歩留まり向上を図ることができる。
成形金型20は、キャビティ29の他方の長辺側(マルチ配線基板10の他方の長辺11b側)にも、キャビティ29に連なるランナ30が複数設けられている。このランナ30の内面にもフィルム41が密着するが、ランナ30の高さ30hは封止用キャビティ29の高さ29hよりも低くなっているため、ランナ30から封止用キャビティ29に亘ってフィルム41に発生するしわにおいても抑制することができる。
図20乃至図24は、本発明の実施例2の半導体装置に係る図であり、
図20は、導体装置の製造において、成形金型にマルチ配線基板を型締めした状態を示す透視的平面図、
図21は、図20のf−f線に沿う断面図、
図22は、図21の一部(図に向かって右側部分)を拡大した断面図、
図23は、半導体装置の製造において、樹脂封止工程の完了後に成形金型からマルチ配線基板を取り出した状態を示す断面図、
図24は、半導体装置の製造において、ブレイク工程を説明するための断面図((a),(b))である。
図20は、導体装置の製造において、成形金型にマルチ配線基板を型締めした状態を示す透視的平面図、
図21は、図20のf−f線に沿う断面図、
図22は、図21の一部(図に向かって右側部分)を拡大した断面図、
図23は、半導体装置の製造において、樹脂封止工程の完了後に成形金型からマルチ配線基板を取り出した状態を示す断面図、
図24は、半導体装置の製造において、ブレイク工程を説明するための断面図((a),(b))である。
本実施例2の成形金型20は、基本的に実施例1と同様の構成になっており、以下の構成が異なっている。
即ち、本実施例2の成形金型20は、図20乃至図22に示すように、封止用キャビティ29の他方の長辺側(マルチ配線基板10の他方の長辺11b側)にこの封止用キャビティ29の他方の長辺に沿って延在するフローキャビティ42を有する構成になっている。フローキャビティ42は、これに限定されないが、例えば上型20側に設けられ、上型20aの挟持面1aよりも深さ方向に窪む凹部で構成されている。
フローキャビティ42と封止用キャビティ29との間には、マルチ配線基板10の他方の長辺11b(マルチ配線基板10の他方の長辺11b)に沿って複数のランナ(樹脂流通路)43が配置されている。複数のランナ43の各々は、マルチ配線基板10の他方の長辺11bを横切り、マルチ配線基板10の内外に亘って延在している。
複数のランナ43の各々は、マルチ配線基板10の他方の長辺11bの外側に位置し、フローキャビティ42に連なる第1の部分44と、マルチ配線基板10の主面10x上に位置し、第1の部分44及び封止用キャビティ29に連なる第2の部分45とを有する構成になっている。第2の部分45の高さ(マルチ配線基板10の主面10xからの高さ)45hは、第1の部分44の高さ(マルチ配線基板10の主面10xからの高さ)44hよりも低くなっており、更に封止用キャビティ29の高さ29hよりも低くなっている。本実施例2において、第1の部分44の高さ44hは、フローキャビティ42の高さ(マルチ配線基板10の主面10xからの高さ)と同じ設定になっている。
フローキャビティ42の一方の長辺側には複数のフローキャビティ42が配置され、他方の長辺側にはその他方の長辺に沿って複数のエアベント31が配置されている。この複数のエアベント31の各々は、フローキャビティ42に連なっている。
このように構成された成形金型20を使用し、図20乃至図22に示すように、成形金型20の上型20aと下型20bとの間にマルチ配線基板10を位置決めして型締めした後、ポット21からカル部22、ランナ23、樹脂注入ゲート28を通して封止用キャビティ29の中に熱硬化性樹脂を注入することによって、マルチ配線基板10に実装された複数の半導体チップ2を一括して樹脂封止する樹脂封止体29aを形成する。
この樹脂封止工程において、熱硬化性樹脂は、成形金型20のポット21からカル部22、ランナ23及び樹脂注入ゲート28等を通して封止用キャビティ29に注入されるため、図23に示すように、封止用キャビティ29で形成される樹脂封止体29aとは別に、カル部22、及びランナ23等に残存する熱硬化性樹脂によって樹脂封止体29aと一体化された樹脂体(不要樹脂体)32が形成される。
また、この工程において、ランナ23と反対側のフローキャビティ42にも熱硬化性樹脂が注入され、このフローキャビティ42及びランナ43等に注入された熱硬化性樹脂によって樹脂封止体29aと一体化された樹脂体(不要樹脂体)46も同時に形成される。
ここで、樹脂体46について説明する。
樹脂体46は、成形金型20のランナ43、フローキャビティ42等に残存する熱硬化性樹脂によって形成されるため、ランナ43、フローキャビティ42等の形状とほぼ同一の形状で形成される。従って、樹脂体46は、マルチ配線基板10の他方の長辺11bの外側からその他方の長辺11bを横切って樹脂封止体29aと一体に形成されている。
樹脂体46は、成形金型20のランナ43、フローキャビティ42等に残存する熱硬化性樹脂によって形成されるため、ランナ43、フローキャビティ42等の形状とほぼ同一の形状で形成される。従って、樹脂体46は、マルチ配線基板10の他方の長辺11bの外側からその他方の長辺11bを横切って樹脂封止体29aと一体に形成されている。
樹脂体32は、図23に示すように、成形金型20のフローキャビティ42に対応する第1の樹脂部分42aと、成形金型20のランナ43の第1の部分44に対応する第2の樹脂部分44aと、成形金型20のランナ43の第2の部分45に対応する第3の樹脂部分45aとを有する構成になっている。第1及び第2の樹脂部分(42a,44a)は、マルチ配線基板10の外側に位置し、第2の樹脂部分44aは、第1の樹脂部分42aに連なっている。第3の樹脂部分45aは、マルチ配線基板10の主面10x上に位置し、第2の樹脂部分44a及び樹脂封止体29aに連なっている。
第3の樹脂部分45aの厚さ(マルチ配線基板10の主面10xからの厚さ)は、第2の樹脂部分44aの厚さ(マルチ配線基板10の主面10xからの厚さ)よりも薄くなっており、更に樹脂封止体29aの厚さ(マルチ配線基板10の主面10xからの厚さ)よりも薄くなっている。第1の樹脂部分42aの厚さ(マルチ配線基板10の主面10xからの厚さ)は、第2の樹脂部分44aの厚さと同一になっている。
樹脂体46の第2及び第3の樹脂部分(44a,45a)は、マルチ配線基板10の他方の長辺11bを横切る方向に沿って延在し、第3の樹脂部分45aは、マルチ配線基板10の他方の長辺11bで終端している。
このように構成された樹脂体46は、マルチ配線基板10の主面10xに密着する第3の樹脂部分45aの厚さがマルチ配線基板10の外側に位置する第1及び第2の樹脂部分(42a,44a)の高さよりも低くなっており、しかも第3の部分45aが配線基板10の他方の長辺11bにおいて終端しているため、樹脂封止体29aに対して樹脂体46をマルチ配線基板10の厚さ方向に折り曲げた時、第2の樹脂部分44aと第3の樹脂部分45aとの間の連結部分(分離部46p)に曲げ応力が集中し、この分離部46pに亀裂を入れることができる。
ブレイク工程では、図24(a)に示すように、ステージ35に配置されたマルチ配線基板10をパッケージ押さえ部材36によって固定し、その後、樹脂体32の分離部32pに曲げ応力が集中するように樹脂封止体29aに対して樹脂体32をマルチ配線基板10の厚さ方向に折り曲げて、分離部32pに亀裂を入れると共に、樹脂体46の分離部46pに曲げ応力が集中するように樹脂封止体29aに対して樹脂体46をマルチ配線基板10の厚さ方向に折り曲げて、分離部46pに亀裂を入れる。これにより、図24(b)に示すように、分離部32pから樹脂体32が分離されるため、樹脂体32のうち、マルチ配線基板10の外側に位置する第1及び第2の樹脂部分(32a,32b)が除去される。また、分離部46pから樹脂体46が分離されるため、樹脂体46のうち、マルチ配線基板10の外側に位置する第1及び第2の樹脂部分(42a,44a)が除去される。
この後、前述の実施例1と同様の工程を施すことにより、半導体装置がほぼ完成する。
この後、前述の実施例1と同様の工程を施すことにより、半導体装置がほぼ完成する。
このように、フローキャビティ42を備えた成形金型20を使用することにより、封止用キャビティ29内における熱硬化性樹脂の未充填を抑制できるため、樹脂封止体29aの成形不良を抑制することができると共に、前述の実施例1と同様の効果が得られる。
本実施例3では、個別モールディング方式を採用する半導体装置について説明する。
図25乃至図32は、本実施例3の半導体装置に係る図であり、
図25は、半導体装置の内部構造を示す図((a)は透視的平面図,(b)は(a)のg−g線に沿う断面図)、
図26は、半導体装置の製造に使用されるマルチ配線基板の構成を示す図((a)は平面図,(b)は断面図)、
図27は、半導体装置の製造において、成型金型にマルチ配線基板を型締めした状態を示す透視的平面図、
図28は、図27のh−h線に沿う断面図、
図29は、図27のi−i線に沿う断面図、
図30は、半導体装置の製造において、成形金型の封止用キャビティ(樹脂封止体成形部)に樹脂を注入して樹脂封止体を形成した状態を示す透視的平面図、
図31は、図30のj−j線に沿う断面図、
図32は、半導体装置の製造において、ブレイク工程を説明するための断面図((a),(b))である。
図25乃至図32は、本実施例3の半導体装置に係る図であり、
図25は、半導体装置の内部構造を示す図((a)は透視的平面図,(b)は(a)のg−g線に沿う断面図)、
図26は、半導体装置の製造に使用されるマルチ配線基板の構成を示す図((a)は平面図,(b)は断面図)、
図27は、半導体装置の製造において、成型金型にマルチ配線基板を型締めした状態を示す透視的平面図、
図28は、図27のh−h線に沿う断面図、
図29は、図27のi−i線に沿う断面図、
図30は、半導体装置の製造において、成形金型の封止用キャビティ(樹脂封止体成形部)に樹脂を注入して樹脂封止体を形成した状態を示す透視的平面図、
図31は、図30のj−j線に沿う断面図、
図32は、半導体装置の製造において、ブレイク工程を説明するための断面図((a),(b))である。
本実施例3の半導体装置1aは、図25((a),(b))に示すように、配線基板54の主面54xに半導体チップ2が実装され、配線基板54の裏面54yに突起状電極として例えばボール形状の半田バンプ8が複数個配置されたパッケージ構造になっている。
半導体チップ2、複数のボンディングワイヤ6等は、配線基板54の主面54x側に選択的に形成された樹脂封止体7によって樹脂封止されている。本実施例3の樹脂封止体7の平面サイズは、配線基板54の平面サイズよりも若干小さくなっている。
樹脂封止体7の互いに反対側に位置する2つの角部において、一方の角部の外側には、樹脂封止体7と一体化された樹脂体70aが配置され、他方の角部の外側には、樹脂封止体7と一体化された樹脂体30aが配置されている。樹脂体70a及び30aは、配線基板54の主面54x上に配置されている。
半導体装置1aの製造では、図26((a),(b))に示すマルチ配線基板50、及び図27乃至図29に示す成形金型60が使用される。
図26((a),(b))に示すように、マルチ配線基板50は、その厚さ方向と交差する平面形状が方形状になっており、本実施例では長方形になっている。マルチ配線基板50の主面(チップ搭載面)50xには複数の製品形成領域14が一列配置で設けられ、各々の製品形成領域14の中にはモールド領域12が設けられ、各々のモールド領域12の中にはチップ搭載領域が設けられている。各製品形成領域14は、その4つの辺に対応して製品形成領域14の外側に設けられた4つのスリット17で囲まれている。本実施例3において、マルチ配線基板50は、これに限定されないが、例えばその長辺方向に沿って一列に配置された5個の製品形成領域14を有する構成になっている。
成形金型60は、図27乃至図29に示すように、上下方向(Z方向)に重ね合う上型60a及び下型60bを有し、更に、ポット61、カル部62、ランナ(樹脂流通路)63、樹脂注入ゲート68、封止用キャビティ(樹脂封止体成形部)69、ランナ30、エアベント部31等を有する構成になっている。マルチ配線基板50は、図29に示すように、上型60aの狭持面(合わせ面)a1と下型60bの狭持面b1との間に配置され、上型60aと下型60bとを型締めした時の型締め力によって狭持固定される。
図28に示すように、カル部62、ランナ(樹脂流通路)63、樹脂注入ゲート68、封止用キャビティ(樹脂封止体形成部)69、ランナ(樹脂流通路)30、及びエアベント部31等は、これに限定されないが、例えば上型60a側に設けられ、上型60aの狭持面a1よりも深さ方向に窪む凹部で構成されている。ポット61は、これに限定されないが、例えば下型60b側に設けられている。
図27乃至図29に示すように、成形金型60にマルチ配線基板50を位置決めして型締めした時、封止用キャビティ69は、マルチ配線基板60の主面60x上に配置され、各製品形成領域14に対応して複数設けられている。封止用キャビティ69の平面形状は、例えば正方形になっている。
ポット61、カル部62、ランナ63、樹脂注入ゲート68、ランナ(樹脂流通路)30、及びエアベント部31等は、複数の封止用キャビティ69に対応して複数設けられている。
複数のカル部22の各々は、マルチ配線基板60の互いに反対側に位置する2つの長辺(51a,51b)のうちの一方の長辺51aの外側に位置し、この一方の長辺51aに沿って配置されている。
ランナ63は、対応するカル部62と封止用キャビティ69との間に位置し、マルチ配線基板50の一方の長辺51aを横切っている。ランナ63は、一端側が対応するカル部62に連なり、他端側が対応する封止用キャビティ69の第1の角部に連なっている。
樹脂注入ゲート68は、ランナ63と封止用キャビティ69の第2の角部との連結部に設けられている。
各ランナ30は、マルチ配線基板50の他方の長辺51b側に位置し、マルチ配線基板50の主面50x上に配置されている。ランナ30は、一端側が封止用キャビティ69の第1の角部と反対側の第2の角部に連なり、一端側と反対側の他端側がマルチ配線基板50の他方の長辺51bよりも内側で終端している。
各エアベント部31は、対応するランナ30の他端側に連なっている。各ポット61は、対応するカル部62と重なる位置に配置されている。
図27及び図28に示すように、ランナ63は、カル部62に連なり、マルチ配線基板50の外側に位置する第1の部分66と、この第1の部分66及び封止用キャビティ69の第1の角部に連なり、マルチ配線基板10の主面10x上に位置する第2の部分67とを有する構成になっている。図28に示すように、第2の部分67の高さ(マルチ配線基板50の主面50xからの高さ)67hは、第1の部分66の高さ(マルチ配線基板50の主面50xからの高さ)66hよりも低くなっており、更に封止用キャビティ69の高さ(マルチ配線基板50の主面50xからの高さ)69hよりも低くなっている。本実施例3において、ランナ63の第2の部分67の高さ67hは、例えば、樹脂注入ゲート68の高さ(マルチ配線基板50の主面50xからの高さ)と同じ設定になっている。
ランナ30は、マルチ配線基板50の主面50xからの高さ30hが封止用キャビティ69の高さ69hよりも低くなっている。本実施例1において、ランナ30の高さ30hは、例えばランナ63の第2の部分67の高さ67hと同じ設定になっている。
次に、半導体装置1aの製造について、図26乃至図32を用いて説明する。
まず、マルチ配線基板50、及び成形金型60を準備する。
まず、マルチ配線基板50、及び成形金型60を準備する。
次に、図26((a),(b))に示すように、マルチ配線基板50の複数ある製品形成領域14の各々のチップ搭載領域に、接着材を介在して半導体チップ2を接着固定し、その後、マルチ配線基板50の各製品形成領域14において、図26((a),(b))に示すように、製品形成領域14の複数の接続用パッド5(図25(a)参照)と、この製品形成領域14に搭載された半導体チップ2の複数の接続用パッド3(図25(a)参照)とを複数のボンディングワイヤ6で夫々電気的に接続する。この工程により、マルチ配線基板50の主面に複数の製品形成領域14に対応して複数の半導体チップ2が実装される。
次に、図27乃至図29に示すように、成形金型60の上型60aと下型60bとの間にマルチ配線基板50を位置決めして型締めする。この時、マルチ配線基板50の位置決めは、マルチ配線基板50の位置決め孔16に成形金型60のパイロットピンを挿入することによって行われる。また、マルチ配線基板50は、上型60aと下型60bとを型締めした時の型締め力によって挟持固定される。
なお、上型60aと下型60bとを型締めする前に、各ポット61に予め加熱された樹脂タブレット33が投入される。
なお、上型60aと下型60bとを型締めする前に、各ポット61に予め加熱された樹脂タブレット33が投入される。
次に、成形金型60を加熱して樹脂タブレット33を溶融し、ポット61内のプランジャ34を上昇させる。このプランジャ34の上昇による圧力により、図30及び図31に示すように、溶融した熱硬化性樹脂は、ポット61からカル部62、ランナ63、樹脂注入ゲート68を通して封止用キャビティ69に注入される。マルチ配線基板50の複数の製品形成領域14に対応してマルチ配線基板50の主面50xに実装された複数の半導体チップ2は、封止用キャビティ69に注入された熱硬化性樹脂によって各製品形成領域14毎に樹脂封止され、これらを樹脂封止した熱硬化性樹脂が硬化することにより、各封止用キャビティ69の中に樹脂封止体69aが形成される。
この樹脂封止工程において、熱硬化性樹脂は、成形金型60のポット61からカル部62、ランナ63及び樹脂注入ゲート68等を通して封止用キャビティ69に注入されるため、封止用キャビティ69で形成される樹脂封止体29aとは別に、カル部62、ランナ63等に残存する熱硬化性樹脂によって樹脂体(不要樹脂体)70が形成される。この樹脂体70は、樹脂封止体69aと一体に形成される。
また、この工程において、ランナ63と反対側のランナ30にも熱硬化性樹脂が注入され、このランナ30に注入された熱硬化性樹脂によって樹脂封止体69aと一体化された樹脂体(不要樹脂体)30aも同時に形成される。
次に、樹脂封止体69aの硬化を安定させるキュア工程を施した後、成形金型を型開きして、成形金型60からマルチ配線基板50を取り出す。
ここで、樹脂体70及び30aについて説明する。
樹脂体70は、成形金型60のカル部62、ランナ63等に残存する熱硬化性樹脂によって形成されるため、カル部62、ランナ63等の形状とほぼ同一の形状で形成される。従って、樹脂体70は、マルチ配線基板50の一方の長辺51aの外側からその一方の長辺51aを横切って樹脂封止体69aと一体に形成されている。
樹脂体70は、成形金型60のカル部62、ランナ63等に残存する熱硬化性樹脂によって形成されるため、カル部62、ランナ63等の形状とほぼ同一の形状で形成される。従って、樹脂体70は、マルチ配線基板50の一方の長辺51aの外側からその一方の長辺51aを横切って樹脂封止体69aと一体に形成されている。
樹脂体70は、図32に示すように、成形金型60のカル部62に対応する第1の樹脂部分70aと、成形金型60のランナ63の第1の部分66に対応する第2の樹脂部分70bと、成形金型60のサブランナ63の第2の部分67に対応する第3の樹脂部分70cとを有する構成になっている。第1及び第2の樹脂部分(70a,70b)は、マルチ配線基板50の外側に位置し、第2の樹脂部分70bは、第1の樹脂部分70aに連なっている。第3の樹脂部分70cは、マルチ配線基板50の主面50x上に位置し、第2の樹脂部分70b及び樹脂封止体69aに連なっている。
第3の樹脂部分70cの厚さ(マルチ配線基板50の主面50xからの厚さ)は、第2の樹脂部分70bの厚さ(マルチ配線基板50の主面50xからの厚さ)よりも薄くなっており、更に樹脂封止体69aの厚さ(マルチ配線基板50の主面50xからの厚さ)よりも薄くなっている。第1の樹脂部分70aの厚さ(マルチ配線基板50の主面50xからの厚さ)は、第2の樹脂部分70bの厚さよりも厚くなっている。
樹脂体70の第2及び第3の樹脂部分(70b,70c)は、マルチ配線基板50の一方の長辺51aを横切る方向に沿って延在し、第3の樹脂部分70cは、マルチ配線基板50の一方の長辺51aで終端している。
このように構成された樹脂体70は、マルチ配線基板50の主面50xに密着する第3の樹脂部分70cの厚さがマルチ配線基板50の外側に位置する第1及び第2の樹脂部分(70a,70b)の厚さよりも薄くなっており、しかも第3の樹脂部分70cが配線基板50の一方の長辺51aにおいて終端しているため、樹脂封止体69aに対して樹脂体70をマルチ配線基板50の厚さ方向に折り曲げた時、第2の樹脂部分70bと第3の樹脂部分70cとの間の連結部分(分離部70p)に曲げ応力が集中し、この分離部70pに亀裂を入れることができる。
樹脂体30aは、成形金型60のランナ30に残存する熱硬化性樹脂によって形成されるため、ランナ30とほぼ同一の形状で形成される。従って、樹脂体30aは、マルチ配線基板50の他方の長辺51b側において、マルチ配線基板50の主面50x上に形成される。また、樹脂体30aは、一端側が樹脂封止体69aに連なり、一端側と反対側がマルチ配線基板50の他方の長辺51bよりも内側で終端している。また、樹脂体30aは、マルチ配線基板50の主面50xからの厚さが樹脂封止体69aの厚さよりも薄くなっており、本実施例3において樹脂体30aの厚さは、例えば樹脂体70の第3の樹脂部分70cの厚さと同じ設定になっている。
次に、図32(a)に示すように、ステージ35に配置されたマルチ配線基板50をパッケージ押さえ部材36によって固定し、その後、樹脂体70の分離部70pに曲げ応力が集中するように樹脂封止体69aに対して樹脂体70をマルチ配線基板50の厚さ方向に折り曲げて、分離部70pに亀裂を入れる。これにより、図32(b)に示すように、分離部70pから樹脂体70が分離されるため、樹脂体70のうち、マルチ配線基板10の外側に位置する第1及び第2の樹脂部分(70a,70b)が除去される。
この後、前述の実施例1と同様の工程を施すことにより、図25((a),(b))に示す半導体装置1aがほぼ完成する。
このように、本実施例3においても、前述の実施例1と同様の効果が得られる。
このように、本実施例3においても、前述の実施例1と同様の効果が得られる。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本発明は、配線基板に突起状電極を介在して半導体チップが実装(フリップチップ実装)された半導体装置にも適用することができる。
1,1a…半導体装置、2…半導体チップ、3…パッド(ボンディングパッド)、4…配線基板、5…パッド(ボンディングパッド)、6…ボンディングワイヤ、7…樹脂封止体、8…バンプ電極、
10…マルチ配線基板(多数個取り基板)、12…モールド領域、13…分離領域(ダイシング領域)、14…製品形成領域、15…チップ搭載領域、16…位置決め穴、17…スリット、
20…成形金型、20a…上型、20b…下型、21…ポット、22…カル部、22a…樹脂体、23…ランナー(樹脂流通路)、24…メインランナー(メイン樹脂流通路)、25…サブランナ(サブ樹脂流通路)、26…第1の部分、27…第2の部分、28…樹脂注入ゲート、29…キャビティ(樹脂封止体成形部)、29a…樹脂封止体、30…ランナー(樹脂流通路)、30a…樹脂体、31…エアベント、32…不要樹脂体、32a…分離部、33…樹脂タブレット、34…プランジャー、
35…ステージ、36…パッケージ押さえ部材、37…ダイシングシート、38…ダイシングブレード、39…搬送レール、39a…ガイド溝、
40…吸引孔、41…フィルム、42…フローキャビティ、43…ランナー、44…第1の部分、45…第2の部分、46…樹脂体、46p…分離部、
50…マルチ配線基板(多数個取り配線基板)、
60…成形金型、61…ポット、62…カル部、63…ランナー(樹脂流通路)、66…第1の部分、67…第2の部分、68…樹脂注入ゲート、69…キャビティ(樹脂封止体成形部)、70…樹脂体。
10…マルチ配線基板(多数個取り基板)、12…モールド領域、13…分離領域(ダイシング領域)、14…製品形成領域、15…チップ搭載領域、16…位置決め穴、17…スリット、
20…成形金型、20a…上型、20b…下型、21…ポット、22…カル部、22a…樹脂体、23…ランナー(樹脂流通路)、24…メインランナー(メイン樹脂流通路)、25…サブランナ(サブ樹脂流通路)、26…第1の部分、27…第2の部分、28…樹脂注入ゲート、29…キャビティ(樹脂封止体成形部)、29a…樹脂封止体、30…ランナー(樹脂流通路)、30a…樹脂体、31…エアベント、32…不要樹脂体、32a…分離部、33…樹脂タブレット、34…プランジャー、
35…ステージ、36…パッケージ押さえ部材、37…ダイシングシート、38…ダイシングブレード、39…搬送レール、39a…ガイド溝、
40…吸引孔、41…フィルム、42…フローキャビティ、43…ランナー、44…第1の部分、45…第2の部分、46…樹脂体、46p…分離部、
50…マルチ配線基板(多数個取り配線基板)、
60…成形金型、61…ポット、62…カル部、63…ランナー(樹脂流通路)、66…第1の部分、67…第2の部分、68…樹脂注入ゲート、69…キャビティ(樹脂封止体成形部)、70…樹脂体。
Claims (25)
- 主面に半導体チップが実装された配線基板を準備する工程と、
上型と下型との間に前記配線基板を配置した時、前記配線基板に実装された前記半導体チップを覆うようにして前記配線基板の主面上に位置する樹脂封止体成形部と、前記配線基板の外側から前記配線基板の一辺を横切って前記樹脂封止体成形部に連なる樹脂流通路とを有する成形金型を準備する工程と、
前記成形金型の上型と下型との間に前記配線基板を配置し、前記樹脂流通路を通して前記樹脂封止体成形部に樹脂を注入することによって前記配線基板に実装された前記半導体チップを樹脂封止する樹脂封止体を形成する工程と、
前記樹脂流通路に残存する前記樹脂によって前記樹脂封止体と一体に形成された樹脂体に、前記配線基板の厚さ方向に沿う曲げ応力を付加して、前記樹脂体に亀裂を入れる工程とを有し、
前記樹脂流通路は、前記配線基板の外側に位置する第1の部分と、前記第1の部分及び前記樹脂封止体成形部に連なり、前記配線基板の主面上に位置する第2の部分とを有し、
前記第2の部分は、前記配線基板の主面からの高さが前記第1の部分よりも低いことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記樹脂流通路の第2の部分は、前記配線基板の主面からの高さが前記樹脂封止体成形部よりも低いことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記樹脂流通路の第2の部分は、前記配線基板の一辺で終端していることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記樹脂流通路の第2の部分は、前記配線基板の主面上であって前記配線基板の一辺の近傍で終端していることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記樹脂流通路の第1の部分と第2の部分は、前記配線基板の一辺上において連なっていることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記樹脂流通路の第1の部分と第2の部分は、前記配線基板の一辺よりも若干内側において連なっていることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記樹脂流通路の第2の部分は、前記配線基板の主面からの高さが前記第2の部分と前記樹脂封止体成形部との連結部における樹脂注入ゲートと同一であることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記樹脂流通路の第2の部分は、前記配線基板の主面からの高さが前記第2の部分と前記樹脂封止体形成部との連結部における樹脂注入ゲートよりも高いことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記樹脂封止体を形成する工程は、前記樹脂流通路の内面及び前記樹脂封止体成形部の内面にフィルムを密着させた状態で行われることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記配線基板は、複数の製品形成領域を有し、
前記半導体チップは、前記配線基板の各製品形成領域に対応して複数実装され、
前記樹脂流通路は、前記配線基板の一辺に沿って複数設けられ、
前記樹脂封止体成形部は、前記配線基板の複数の製品形成領域を一括して覆う大きさで形成されていることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記配線基板は、前記配線基板の一辺に沿って複数の製品形成領域を有し、
前記半導体チップは、前記配線基板の各製品形成領域に対応して複数実装され、
前記樹脂流通路及び前記樹脂封止体成形部は、前記配線基板の各製品形成領域に対応して複数設けられていることを特徴とする半導体装置の製造方法。 - 主面に半導体チップが実装された配線基板を準備する工程と、
上型と下型との間に前記配線基板を配置した時、前記配線基板に実装された前記半導体チップを覆うようにして前記配線基板の主面上に位置する樹脂封止体成形部と、前記配線基板の外側から前記配線基板の第1の辺を横切って前記樹脂封止体成形部に連なる第1の樹脂流通路と、前記配線基板の第1の辺と反対側の第2の辺側において前記配線基板の主面上に位置し、前記樹脂封止体成形部に連なる第2の樹脂流通路とを有する成形金型を準備する工程と、
前記成形金型の上型と下型との間に前記配線基板を配置し、前記第1の樹脂流通路を通して前記樹脂封止体成形部及び前記第2の樹脂流通路に樹脂を注入することによって、前記配線基板に実装された前記半導体チップを樹脂封止する樹脂封止体、並びに前記樹脂封止体と一体化された第2の樹脂体を形成する工程と、
前記第1の樹脂流通路に残存する前記樹脂によって前記樹脂封止体と一体に形成された第1の樹脂体に前記配線基板の厚さ方向に沿う曲げ応力を付加して、前記第1の樹脂体に亀裂を入れる工程とを有し、
前記成形金型の第1の樹脂流通路は、前記配線基板の外側に位置する第1の部分と、前記第1の部分及び前記樹脂封止体成形部に連なり、前記配線基板の主面上に位置する第2の部分とを有し、
前記第1の樹脂流通路の第2の部分、及び前記第2の樹脂流通路は、前記配線基板の主面からの高さが前記第1の樹脂流通路の第1の部分及び前記樹脂封止体成形部よりも低いことを特徴とする半導体装置の製造方法。 - 請求項12に記載の半導体装置の製造方法において、
前記第2の樹脂流通路は、一端側が前記樹脂封止体成形部に連なっており、
前記第2の樹脂流通路の一端側と反対側の他端側は、前記配線基板の第2の辺よりも内側で終端していることを特徴とする半導体装置の製造方法。 - 請求項13に記載の半導体装置の製造方法において、
前記第2の樹脂流通路の他端側は、エアベント部に連なっていることを特徴とする半導体装置の製造方法。 - 請求項12に記載の半導体装置の製造方法において、
前記樹脂封止体を形成する工程は、前記第1及び第2の樹脂流通路の内面、並びに前記樹脂封止体成形部の内面にフィルムを密着させた状態で行われることを特徴とする半導体装置の製造方法。 - 請求項12に記載の半導体装置の製造方法において、
前記配線基板は、複数の製品形成領域を有し、
前記半導体チップは、前記配線基板の各製品形成領域に対応して複数実装され、
前記第1の樹脂流通路は、前記配線基板の第1の辺に沿って複数設けられ、
前記第2の樹脂流通路は、前記配線基板の第2の辺に沿って複数設けられ、
前記樹脂封止体成形部は、前記配線基板の複数の製品形成領域を一括して覆う大きさで形成されていることを特徴とする半導体装置の製造方法。 - 請求項12に記載の半導体装置の製造方法において、
前記配線基板は、前記配線基板の第1の辺に沿って複数の製品形成領域を有し、
前記半導体チップは、前記配線基板の各製品形成領域に対応して複数実装され、
前記第1及び第2の樹脂流通路、並びに前記樹脂封止体成形部は、前記配線基板の各製品形成領域に対応して複数設けられていることを特徴とする半導体装置の製造方法。 - 平面的に配置された複数の製品形成領域を有し、前記複数の製品形成領域に対応して主面に複数の半導体チップが実装された配線基板を準備する工程と、
上型と下型との間に前記配線基板を配置した時、前記配線基板の複数の製品形成領域を覆うようにして前記配線基板の主面上に位置する樹脂封止体成形部と、前記配線基板の外側から前記配線基板の第1の辺を横切って前記樹脂封止体成形部に連なる第1の樹脂流通路と、前記配線基板の外側から前記配線基板の第1の辺と反対側の第2の辺を横切って一端側が前記樹脂封止体成形部に連なる第2の樹脂流通路と、前記配線基板の第2の辺の外側に位置し、前記第2の樹脂流通路の一端側と反対側の他端側に連なるフローキャビティとを有する成形金型を準備する工程と、
前記成形金型の上型と下型との間に前記配線基板を配置し、前記第1の樹脂流通路を通して前記樹脂封止体成形部に樹脂を注入することによって前記配線基板に実装された前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する工程と、
前記第1の樹脂流通路に残存する前記樹脂によって前記樹脂封止体と一体に形成された第1の樹脂体、並びに前記第2の樹脂流通路に残存する前記樹脂によって前記樹脂封止体と一体に形成された第2の樹脂体に、前記配線基板の厚さ方向に沿う曲げ応力を付加して、前記第1及び第2の樹脂体に亀裂を入れる工程とを有し、
前記第1及び第2の樹脂流通路は、前記配線基板の外側に位置する第1の部分と、前記第1の部分及び前記樹脂封止体成形部に連なり、かつ前記配線基板の主面上に位置する第2の部分とを有し、
前記第1及び第2の樹脂流通路の各々の第2の部分は、前記配線基板の主面からの高さが前記各々の第1の部分よりも低いことを特徴とする半導体装置の製造方法。 - 請求項18に記載の半導体装置の製造方法において、
前記第1及び第2の樹脂流通路の各々の第2の部分は、前記配線基板の主面からの高さが前記樹脂封止体成形部よりも低いことを特徴とする半導体装置の製造方法。 - 請求項18に記載の半導体装置の製造方法において、
前記第1の樹脂流通路の第2の部分は、前記配線基板の第1の辺で終端し、
前記第2の樹脂流通路の第2の部分は、前記配線基板の第2の辺で終端していることを特徴とする半導体装置の製造方法。 - 請求項18に記載の半導体装置の製造方法において、
前記第1の樹脂流通路の第2の部分は、前記配線基板の主面上であって前記配線基板の第1の辺の近傍で終端し、
前記第2の樹脂流通路の第2の部分は、前記配線基板の主面上であって前記配線基板の第2の辺の近傍で終端していることを特徴とする半導体装置の製造方法。 - 請求項18に記載の半導体装置の製造方法において、
前記樹脂封止体を形成する工程は、前記第1及び第2の樹脂流通路の内面、並びに前記樹脂封止体成形部の内面にフィルムを密着させた状態で行われることを特徴とする半導体装置の製造方法。 - 主面に半導体チップが実装された配線基板を準備する工程と、
上型と下型との間に前記配線基板を配置した時、前記配線基板に実装された前記半導体チップを覆うようにして前記配線基板の主面上に位置する樹脂封止体成形部と、前記配線基板の外側から前記配線基板の一辺を横切って前記樹脂封止体成形部に連なる樹脂流通路とを有する成形金型を準備する工程と、
前記成形金型の上型と下型との間に前記配線基板を配置し、前記樹脂流通路の内面及び前記樹脂封止体成形部の内面にフィルムを密着させた状態で前記樹脂流通路を通して前記樹脂封止体成形部に樹脂を注入することによって前記配線基板に実装された前記半導体チップを樹脂封止する樹脂封止体を形成する工程とを有し、
前記樹脂流通路は、前記配線基板の主面からの高さが前記配線基板の主面上において前記樹脂封止体成形部よりも低くなっていることを特徴とする半導体装置の製造方法。 - 請求項23に記載の半導体装置の製造方法において、
前記樹脂流通路は、前記配線基板の外側に位置する第1の部分と、前記第1の部分及び前記樹脂封止体成形部に連なり、前記配線基板の主面上に位置する第2の部分とを有し、
前記第2の部分は、前記配線基板の主面からの高さが前記第1の部分及び前記樹脂封止体成形部よりも低いことを特徴とする半導体装置の製造方法。 - 請求項23に記載の半導体装置の製造方法において、
前記配線基板は、複数の製品形成領域を有し、
前記半導体チップは、前記配線基板の各製品形成領域に対応して複数実装され、
前記樹脂流通路は、前記配線基板の一辺に沿って複数設けられ、
前記樹脂封止体成形部は、前記配線基板の複数の製品形成領域を一括して覆う大きさで形成されていることを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005081453A JP2006269486A (ja) | 2005-03-22 | 2005-03-22 | 半導体装置の製造方法 |
US11/365,503 US20060216867A1 (en) | 2005-03-22 | 2006-03-02 | Method of manufacturing a semiconductor device |
TW095108417A TW200707598A (en) | 2005-03-22 | 2006-03-13 | A method of manufacturing a semiconductor device |
CNA2006100574834A CN1838391A (zh) | 2005-03-22 | 2006-03-15 | 制造半导体器件的方法 |
KR1020060025715A KR20060102504A (ko) | 2005-03-22 | 2006-03-21 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005081453A JP2006269486A (ja) | 2005-03-22 | 2005-03-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006269486A true JP2006269486A (ja) | 2006-10-05 |
Family
ID=37015712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005081453A Pending JP2006269486A (ja) | 2005-03-22 | 2005-03-22 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060216867A1 (ja) |
JP (1) | JP2006269486A (ja) |
KR (1) | KR20060102504A (ja) |
CN (1) | CN1838391A (ja) |
TW (1) | TW200707598A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008099256A (ja) * | 2006-10-10 | 2008-04-24 | Bse Co Ltd | マイクロホン組立体の製造装置及び製造方法 |
JP2010040911A (ja) * | 2008-08-07 | 2010-02-18 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2010153466A (ja) * | 2008-12-24 | 2010-07-08 | Elpida Memory Inc | 配線基板 |
KR100970215B1 (ko) | 2008-01-08 | 2010-07-16 | 주식회사 하이닉스반도체 | Fbga 패키지 제조용 금형 |
JP2019526164A (ja) * | 2016-06-06 | 2019-09-12 | ▲寧▼波舜宇光▲電▼信息有限公司 | 撮像モジュールのモールド回路基板とその製造設備及び製造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4855026B2 (ja) * | 2005-09-27 | 2012-01-18 | Towa株式会社 | 電子部品の樹脂封止成形方法及び装置 |
TW200830573A (en) * | 2007-01-03 | 2008-07-16 | Harvatek Corp | Mold structure for packaging light-emitting diode chip and method for packaging light-emitting diode chip |
US8084301B2 (en) * | 2008-09-11 | 2011-12-27 | Sanyo Electric Co., Ltd. | Resin sheet, circuit device and method of manufacturing the same |
JP5428903B2 (ja) * | 2010-02-03 | 2014-02-26 | 第一精工株式会社 | 樹脂封止金型装置 |
JP5562874B2 (ja) * | 2011-01-12 | 2014-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR101388892B1 (ko) * | 2012-08-20 | 2014-04-29 | 삼성전기주식회사 | 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형 |
JP6194804B2 (ja) * | 2014-01-23 | 2017-09-13 | 株式会社デンソー | モールドパッケージ |
KR102376487B1 (ko) | 2015-02-12 | 2022-03-21 | 삼성전자주식회사 | 반도체 패키지의 제조 장치 및 그 제조 방법 |
JP6702410B2 (ja) * | 2016-04-11 | 2020-06-03 | 株式会社村田製作所 | モジュール |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6432751B1 (en) * | 1997-04-11 | 2002-08-13 | Matsushita Electric Industrial Co., Ltd. | Resin mold electric part and producing method therefor |
JPH11121488A (ja) * | 1997-10-15 | 1999-04-30 | Toshiba Corp | 半導体装置の製造方法及び樹脂封止装置 |
US5969427A (en) * | 1998-02-05 | 1999-10-19 | Micron Technology, Inc. | Use of an oxide surface to facilitate gate break on a carrier substrate for a semiconductor device |
JP3660861B2 (ja) * | 2000-08-18 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US6632704B2 (en) * | 2000-12-19 | 2003-10-14 | Intel Corporation | Molded flip chip package |
JP3619773B2 (ja) * | 2000-12-20 | 2005-02-16 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2005
- 2005-03-22 JP JP2005081453A patent/JP2006269486A/ja active Pending
-
2006
- 2006-03-02 US US11/365,503 patent/US20060216867A1/en not_active Abandoned
- 2006-03-13 TW TW095108417A patent/TW200707598A/zh unknown
- 2006-03-15 CN CNA2006100574834A patent/CN1838391A/zh active Pending
- 2006-03-21 KR KR1020060025715A patent/KR20060102504A/ko not_active Application Discontinuation
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008099256A (ja) * | 2006-10-10 | 2008-04-24 | Bse Co Ltd | マイクロホン組立体の製造装置及び製造方法 |
JP4727631B2 (ja) * | 2006-10-10 | 2011-07-20 | ビーエスイー カンパニー リミテッド | マイクロホン組立体の製造装置及び製造方法 |
KR100970215B1 (ko) | 2008-01-08 | 2010-07-16 | 주식회사 하이닉스반도체 | Fbga 패키지 제조용 금형 |
JP2010040911A (ja) * | 2008-08-07 | 2010-02-18 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2010153466A (ja) * | 2008-12-24 | 2010-07-08 | Elpida Memory Inc | 配線基板 |
JP2019526164A (ja) * | 2016-06-06 | 2019-09-12 | ▲寧▼波舜宇光▲電▼信息有限公司 | 撮像モジュールのモールド回路基板とその製造設備及び製造方法 |
JP2021052194A (ja) * | 2016-06-06 | 2021-04-01 | ▲寧▼波舜宇光▲電▼信息有限公司 | 撮像モジュールのモールド回路基板とその製造設備及び製造方法 |
US11161291B2 (en) | 2016-06-06 | 2021-11-02 | Ningbo Sunny Opotech Co., Ltd. | Molded circuit board of camera module, manufacturing equipment and manufacturing method for molded circuit board |
JP7132998B2 (ja) | 2016-06-06 | 2022-09-07 | ▲寧▼波舜宇光▲電▼信息有限公司 | 撮像モジュールのモールド回路基板とその製造設備及び製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1838391A (zh) | 2006-09-27 |
KR20060102504A (ko) | 2006-09-27 |
US20060216867A1 (en) | 2006-09-28 |
TW200707598A (en) | 2007-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006269486A (ja) | 半導体装置の製造方法 | |
KR101185479B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7520052B2 (en) | Method of manufacturing a semiconductor device | |
US6900551B2 (en) | Semiconductor device with alternate bonding wire arrangement | |
US20030045030A1 (en) | Method of manufacturing a semiconductor device | |
US11049845B2 (en) | Semiconductor device having wires connecting connection pads | |
JP3686287B2 (ja) | 半導体装置の製造方法 | |
JP2001053094A (ja) | 樹脂封止方法及び装置 | |
US20040166605A1 (en) | Fabrication method of semiconductor integrated circuit device | |
JP2010153466A (ja) | 配線基板 | |
JP4454608B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2006344898A (ja) | 半導体装置及びその製造方法 | |
US20140091479A1 (en) | Semiconductor device with stacked semiconductor chips | |
US20110291244A1 (en) | Semiconductor device and method of manufacturing the same | |
US8198141B2 (en) | Intermediate structure of semiconductor device and method of manufacturing the same | |
US20140027904A1 (en) | Semiconductor device | |
US20140008775A1 (en) | Semiconductor device | |
JP2001298144A (ja) | 半導体装置及びその製造方法 | |
US20090189297A1 (en) | Semiconductor device | |
US8878070B2 (en) | Wiring board and method of manufacturing a semiconductor device | |
JP2005142452A (ja) | 半導体装置及びその製造方法 | |
JP4994148B2 (ja) | 半導体装置の製造方法 | |
JP2005277434A (ja) | 半導体装置 | |
JP2014096488A (ja) | 半導体装置およびその製造方法 | |
JP2004158539A (ja) | 樹脂封止型半導体装置の製造方法 |