KR20060102504A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20060102504A
KR20060102504A KR1020060025715A KR20060025715A KR20060102504A KR 20060102504 A KR20060102504 A KR 20060102504A KR 1020060025715 A KR1020060025715 A KR 1020060025715A KR 20060025715 A KR20060025715 A KR 20060025715A KR 20060102504 A KR20060102504 A KR 20060102504A
Authority
KR
South Korea
Prior art keywords
resin
wiring board
main surface
sealing body
flow path
Prior art date
Application number
KR1020060025715A
Other languages
English (en)
Inventor
요우이찌 가와따
분시 구라또미
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20060102504A publication Critical patent/KR20060102504A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67126Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C53/00Shaping by bending, folding, twisting, straightening or flattening; Apparatus therefor
    • B29C53/22Corrugating
    • B29C53/30Corrugating of tubes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00Moulds or cores; Details thereof or accessories therefor
    • B29C33/02Moulds or cores; Details thereof or accessories therefor with incorporated heating or cooling means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29DPRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
    • B29D23/00Producing tubular articles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

반도체 장치의 제조 수율 향상을 도모한다. 반도체 장치의 제조에서, 상형과 하형 사이에 배선 기판을 배치했을 때, 상기 배선 기판에 실장된 반도체 칩을 피복하도록 하여 상기 배선 기판의 주면 위에 위치하는 수지 밀봉체 성형부와, 상기 배선 기판의 외측으로부터 상기 배선 기판의 한 변을 가로질러 상기 수지 밀봉체 성형부에 연속하는 수지 유통로를 갖는 성형 금형을 사용하고, 상기 수지 유통로를 통해서, 상기 수지 밀봉체 성형부에 수지를 주입함으로써 상기 배선 기판에 실장된 상기 반도체 칩을 수지 밀봉하는 수지 밀봉체를 형성하는 공정을 포함하고, 상기 수지 유통로는, 상기 배선 기판의 외측에 위치하는 제1 부분과, 상기 제1 부분 및 상기 수지 밀봉체 성형부에 연속하고, 상기 배선 기판의 주면 위에 위치하는 제2 부분을 갖고, 상기 제2 부분은, 상기 배선 기판의 주면으로부터의 높이가 상기 제1 부분보다 낮다.
트랜스퍼 몰딩, 게이트 브레이크, 다이싱, 에어벤트

Description

반도체 장치의 제조 방법{A METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시예1의 반도체 장치의 내부 구조를 도시하는 도면((a)는 평면도, (b)는 (a)의 a-a선에 따른 단면도).
도 2는 본 발명의 실시예1의 반도체 장치의 제조에 사용되는 멀티 배선 기판(다수개취득 배선 기판(multi-chip bonded substrate))의 구성을 도시하는 도면((a)는 평면도, (b)는 단면도).
도 3은 본 발명의 실시예1의 반도체 장치의 제조에서, 멀티 배선 기판에 반도체 칩을 실장한 상태를 도시하는 도면((a)는 평면도, (b)는 단면도).
도 4는 본 발명의 실시예1의 반도체 장치의 제조에서, 성형 금형에 멀티 배선 기판을 클램핑한 상태를 도시하는 투시적 평면도.
도 5는 도 4의 b-b선에 따른 단면도.
도 6은 도 4의 c-c선에 따른 단면도.
도 7은 도 5의 일부(도면을 향하여 좌측 부분)를 확대한 단면도.
도 8은 도 5의 일부(도면을 향하여 우측 부분)를 확대한 단면도.
도 9는 본 발명의 실시예1인 반도체 장치의 제조에서, 성형 금형의 밀봉용 캐비티(cavity)(수지 밀봉체 성형부)에 수지를 주입하여 수지 밀봉체를 형성한 상 태를 도시하는 투시적 평면도.
도 10은 도 9의 d-d선에 따른 단면도.
도 11은 본 발명의 실시예1인 반도체 장치의 제조에서, 수지 밀봉 공정의 완료 후에 성형 금형으로부터 멀티 배선 기판을 추출한 상태를 도시하는 단면도.
도 12는 본 발명의 실시예1인 반도체 장치의 제조에서, 브레이크 공정을 설명하기 위한 단면도((a), (b)).
도 13은 본 발명의 실시예1인 반도체 장치의 제조에서, 범프 형성 공정을 설명하기 위한 도면((a)는 평면도, (b)는 단면도).
도 14는 본 발명의 실시예1인 반도체 장치의 제조에서, 소편화(小片化) 공정을 설명하기 위한 단면도.
도 15는 본 발명의 실시예1인 반도체 장치의 제조에서, 멀티 배선 기판의 반송 상태를 도시하는 평면도.
도 16은 도 15의 e-e선에 따른 단면도.
도 17은 본 발명의 실시예1의 변형예1인 반도체 장치의 제조에서, 멀티 배선 기판의 반송 상태를 도시하는 단면도.
도 18은 본 발명의 실시예1의 변형예2인 반도체 장치의 제조에서, 성형 금형에 멀티 배선 기판을 클램핑한 상태를 도시하는 단면도.
도 19는 본 발명의 실시예1의 변형예3인 반도체 장치의 제조에서, 성형 금형에 멀티 배선 기판을 클램핑한 상태를 도시하는 단면도.
도 20은 본 발명의 실시예2인 반도체 장치의 제조에서, 성형 금형에 멀티 배 선 기판을 클램핑한 상태를 도시하는 투시적 평면도.
도 21은 도 20의 f-f선에 따른 단면도.
도 22는 도 21의 일부(도면을 향하여 우측 부분)를 확대한 단면도.
도 23은 본 발명의 실시예2인 반도체 장치의 제조에서, 수지 밀봉 공정의 완료 후에 성형 금형으로부터 멀티 배선 기판을 추출한 상태를 도시하는 단면도.
도 24는 본 발명의 실시예2인 반도체 장치의 제조에서, 브레이크 공정을 설명하기 위한 단면도((a), (b)).
도 25는 본 발명의 실시예3인 반도체 장치의 내부 구조를 도시하는 도면((a)는 투시적 평면도, (b)는 (a)의 g-g선에 따른 단면도).
도 26은 본 발명의 실시예3인 반도체 장치의 제조에 사용되는 멀티 배선 기판의 구성을 도시하는 도면((a)는 평면도, (b)는 단면도).
도 27은 본 발명의 실시예3인 반도체 장치의 제조에서, 성형 금형에 멀티 배선 기판을 클램핑한 상태를 도시하는 투시적 평면도.
도 28은 도 27의 h-h선에 따른 단면도.
도 29는 도 27의 i-i선에 따른 단면도.
도 30은 본 발명의 실시예3인 반도체 장치의 제조에서, 성형 금형의 밀봉용 캐비티(수지 밀봉체 성형부)에 수지를 주입하여 수지 밀봉체를 형성한 상태를 도시하는 투시적 평면도.
도 31은 도 30의 j-j선에 따른 단면도.
도 32는 본 발명의 실시예3인 반도체 장치의 제조에서, 브레이크 공정을 설 명하기 위한 단면도((a), (b)).
도 33은 종래의 일괄 몰딩 방식을 채용하는 반도체 장치의 제조에서의 게이트 브레이크 공정을 도시하는 단면도((a), (b)).
도 34는 종래의 일괄 몰딩 방식을 채용하는 반도체 장치의 제조에서, 멀티 배선 기판의 반송 상태를 도시하는 단면도.
도 35는 종래의 일괄 몰딩 방식을 채용하는 반도체 장치의 제조에서, 멀티 배선 기판의 반송 상태를 도시하는 단면도.
<도면의 주요부분에 대한 부호의 설명>
1, 1a: 반도체 장치
2: 반도체 칩
3: 패드(본딩 패드)
4: 배선 기판
5: 패드(본딩 패드)
6: 본딩 와이어
7: 수지 밀봉체
8: 범프 전극
10: 멀티 배선 기판(다수개취득 기판)
12: 몰드 영역
13: 분리 영역(다이싱 영역)
14: 제품 형성 영역
15: 칩 탑재 영역
16: 위치 결정 구멍
17: 슬릿
20: 성형 금형
20a: 상형
20b: 하형
21: 포트
22: 컬부
22a: 수지체
23: 러너(수지 유통로)
24: 메인 러너(메인 수지 유통로)
25: 서브 러너(서브 수지 유통로)
26: 제1 부분
27: 제2 부분
28: 수지 주입 게이트
29: 캐비티(수지 밀봉체 성형부)
29a: 수지 밀봉체
30: 러너(수지 유통로)
30a: 수지체
31: 에어벤트
32: 불필요 수지체
32a: 분리부
33: 수지 태블릿
34: 플런저
35: 스테이지
36: 패키지 누름 부재
37: 다이싱 시트
38: 다이싱 블레이드
39: 반송 레일
39a: 가이드 홈
40: 흡인 구멍
41: 필름
42: 플로우 캐비티
43: 러너
44: 제1 부분
45: 제2 부분
46: 수지체
46p: 분리부
50: 멀티 배선 기판(다수개취득 배선 기판)
60: 성형 금형
61: 포트
62: 컬부
63: 러너(수지 유통로)
66: 제1 부분
67: 제2 부분
68: 수지 주입 게이트
69: 캐비티(수지 밀봉체 성형부)
70: 수지체
[특허 문헌 1] 일본 특허 공개 공보 제2003-109983호
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히, 기판에 실장된 반도체 칩을 트랜스퍼 몰딩법(transfer molding method)으로 수지 밀봉하여 이루어지는 반도체 장치에 적용하기에 유효한 기술에 관한 것이다.
BGA(Ball Grid Array)형이나, CSP(Chip Size Package)형 등의 반도체 장치의 제조에서는, 반도체 칩을 수지 밀봉하는 트랜스퍼 몰딩 기술로서, 예를 들면 일괄 몰딩 방식이 채용되어 있다. 일괄 몰딩 방식은, 행렬 형상으로 평면 배치된 복수의 제품 형성 영역(디바이스 영역)을 갖는 멀티 배선 기판(다수개취득 배선 기판) 을 사용하고, 각 제품 형성 영역에 대응하여 배선 기판의 주면에 실장된 복수의 반도체 칩을 1개의 수지 밀봉체에 의해서 수지 밀봉하는 방식이다. 구체적으로는, 각 제품 형성 영역에 대응하여 복수의 반도체 칩이 실장된 멀티 배선 기판을 성형 금형의 상형과 하형 사이에 위치 결정하고 클램핑한 후, 밀봉용 캐비티(수지 밀봉체 성형부) 중에 용융한 열경화성 수지를 주입함으로써, 각 제품 형성 영역에 대응하여 실장된 복수의 반도체 칩을 일괄하여 수지 밀봉한다.
이러한 일괄 몰딩 방식을 채용하는 반도체 장치의 제조 기술에 대해서는, 예를 들면 일본 특허 공개 공보 제2003-109983호(특허 문헌 1)에 개시되어 있다. 또한, 동 문헌 1에는, "세라믹 기판(20)의 단부면에 게이트 브레이크의 포인트를 설치함으로써, 세라믹 기판(20)과 수지(27)와의 밀착력에 영향받지 않고, 성형품으로부터 게이트(22)(수지체), 러너(runner)(23)(수지체) 및 컬부(cull)(24)(수지체)를 분리할 수 있어서, 세라믹 기판(20)의 균열을 방지할 수 있다"라는 기술도 개시되어 있다.
트랜스퍼 몰딩 기술에서는, 포트, 컬부, 러너, 수지 주입 게이트, 밀봉용 캐비티 등을 구비한 성형 금형이 사용되고 있고, 열경화성 수지는, 성형 금형의 포트로부터 컬부, 러너 및 수지 주입 게이트 등을 통해서 밀봉용 캐비티에 주입되기 때문에, 밀봉용 캐비티로 형성되는 수지 밀봉체와는 별도로, 컬부, 러너 등에 잔존하는 열경화성 수지에 의해서 수지체(불필요 수지체)가 형성된다. 이 수지체는, 밀봉용 캐비티의 수지 밀봉체와 일체로 형성되기 때문에, 트랜스퍼 몰딩 기술을 채용 하는 반도체 장치의 제조에서는, 수지 밀봉체를 형성한 후(수지 밀봉한 후), 수지 밀봉체로부터 수지체를 분리하는 공정이 삽입되어 있다. 이 공정은, 성형 금형의 수지 주입 게이트에 대응하는 위치에서 수지 밀봉체와 수지체를 분리하기 때문에, 일반적으로 게이트 브레이크 공정으로 불리고 있다.
게이트 브레이크 공정은, 일괄 몰딩 방식을 채용하는 반도체 장치의 제조에서도 실시된다. 도 33((a), (b))은, 종래의 일괄 몰딩 방식을 채용하는 반도체 장치의 제조에서의 게이트 브레이크 공정을 도시하는 단면도이다. 도면에서, 부호 100은 멀티 배선 기판, 부호 101은 반도체 칩, 부호 102는 수지 밀봉체, 부호 103은, 성형 금형의 컬부, 러너 등에 잔존하는 열경화성 수지에 의해 수지 밀봉체(102)와 일체로 형성된 수지체(불필요 수지체), 부호 104는 분리부(성형 금형의 수지 주입 게이트에 대응하는 부분), 부호 105는 스테이지, 부호 106은 패키지 압축 부재이다.
게이트 브레이크 공정에서는, 먼저, 도 33의 (a)에 도시하는 바와 같이, 스테이지(105)에 배치된 멀티 배선 기판(100)을 패키지 압축 부재(106)에 의해 고정하고, 그 후, 분리부(104)에 휨 응력이 집중하도록 수지 밀봉체(102)에 대하여 수지체(103)를 멀티 배선 기판(100)의 두께 방향으로 절곡하여, 분리부(104)에 균열을 발생시킨다. 이것에 의해, 분리부(104)로부터 수지 밀봉체(102)와 수지체(103)가 분리된다.
그러나, 수지체(103)는, 멀티 배선 기판(100)의 한 변을 가로질러 수지 밀봉체(102)와 일체화되어 있고, 일부가 멀티 기판(100)에 밀착하여 있기 때문에, 수지 밀봉체(102)에 대하여 수지체(103)를 절곡할 때에 멀티 배선 기판(100)에도 휨 응력이 부가된다. 기판의 강성이 크면(높으면), 기판으로부터 수지체가 박리되지만, 기판의 강성이 작으면(낮으면), 기판으로부터 수지체가 박리되지 않고, 기판이 절곡된다. 최근, 반도체 장치의 박형화에 수반하여, 기판을 얇게 하는 경향이 있다. 기판의 강성은 두께가 얇아지면 작아지기 때문에, 기판의 박형화에 수반하여, 도 33의 (b)에 도시하는 바와 같이, 멀티 배선 기판(100)이 파손된다는 문제점이 발생하기 쉽게 된다. 기판의 평면 사이즈나, 수지체가 기판 상을 연장하는 길이 등의 조건에 따라 서로 다르지만, 본 발명자의 검토에 따르면, 0.2mm 두께에서는 기판의 파손은 발생하지 않았지만, 0.13mm 두께에서는 기판이 파손되었다. 이러한 기판의 파손은, 반도체 장치의 제조 수율을 저하시키는 요인으로 되기 때문에, 대책이 필요하다.
상기 특허 문헌 1에는, 동 문헌1의 [0036]란~[0038]란에 기재되어 있는 바와 같이, 성형 금형의 구성으로서, "반도체 제품에 대응한 제1 캐비티(밀봉용 캐비티)와, 세라믹 기판(20)의 폭 방향에서의 제1 캐비티의 단부면에 1개 이상의 돌기 형상의 제2 캐비티를 구비하고, 세라믹 기판(20)의 단부면에 게이트 브레이크의 포인트를 설치함으로써, 세라믹 기판(20)의 균열을 방지하는" 기술이 개시되어 있다. 그러나, 상기 특허 문헌 1의 기술은, 동 문헌 1의 도 3에 도시되는 바와 같이, 수지(21)(제1 수지)의 두께와, 이 수지(21)에 연결된 게이트 변측으로 연장된 돌기 형상의 수지(28)(제2 수지)의 두께가 동일하게, 바꾸어 말하면, 제1 캐비어의 두께와 제2 캐비티의 두께가 동일하게 되어 있기 때문에, 이하의 문제가 발생한다.
(1) 게이트 브레이크 공정이 실시된 멀티 배선 기판(100)은, 서로 이격하여 배치된 한 쌍의 반송 레일을 따라 다음 단의 범프 형성 공정으로 반송된다. 멀티 배선 기판(100)은, 일반적으로 평면 형상이 직사각형으로 되어 있기 때문에, 긴 변 방향을 따라 반송된다. 구체적으로는, 도 34에 도시하는 바와 같이, 한 쌍의 반송 레일(110)의 각각에, 서로 마주 보도록 하여 홈(111)이 설치되어 있고, 한쪽의 반송 레일(110)의 홈(111)에 멀티 배선 기판(100)의 한쪽의 긴 변측이 삽입되고, 다른 쪽의 반송 레일(110)의 홈(111)에 멀티 배선 기판(100)의 한쪽의 긴 변과 반대측의 다른 쪽의 긴 변측이 삽입된 상태에서 행해진다. 또한, 범프 형성 공정에서는, 멀티 배선 기판(100)의 이면(10Oy)에 범프를 형성하기 때문에, 멀티 배선 기판(100)의 반송은, 수지 밀봉체(102)가 형성된 주면(100x)과 반대측의 이면(100y)을 위를 향하게 한 상태에서 행해진다.
상기 특허 문헌 1의 기술을 채용한 경우, 도 35에 도시하는 바와 같이, 멀티 배선 기판(100)의 한쪽의 긴 변측에만 수지 밀봉체(특허 문헌 1의 제1 수지(21)에 대응)(102)와 일체화된 돌기 형상 수지체(특허 문헌 1의 제2 수지(28)에 대응)(107)가 형성된다. 이러한 멀티 배선 기판(100)을 한 쌍의 반송 레일(110)을 따라 다음 단의 범프 형성 공정으로 반송한 경우, 도 35에 도시하는 바와 같이, 한 쌍의 반송 레일(110)에 대하여 멀티 배선 기판(100)이 비스듬하게 되기 때문에, 기판이 막히는 등의 반송 불량이 발생하기 쉽게 된다. 이 기판 반송 불량률은, 한 쌍의 반송 레일(110)에 대한 멀티 배선 기판(100)의 경사각이 커짐에 따라서 높아진다. 상기 특허 문헌 1에서는, 돌기 형상 수지체(107)의 높이가 수지 밀봉체 (101)의 높이가 수지 밀봉체(101)의 높이와 동일하게 되어 있기 때문에, 한 쌍의 반송 레일(110)에 대한 멀티 배선 기판(100)의 경사각이 크고, 기판 반송 불량률도 높다. 이러한 기판 반송 불량은, 반도체 장치의 생산성을 저하시키는 요인으로 되기 때문에, 대책이 필요하다.
(2) 일괄 몰딩 방식에서는, 밀봉용 캐비티의 높이(두께)에 대한 평면적의 비가 매우 커지기 때문에, 밀봉용 캐비티로부터 수지 밀봉체를 분리하는 형 분리가 곤란해진다. 따라서, 일괄 몰딩 방식에서는, 라미네이트 방식이 채용되고 있다. 라미네이트 방식은, 성형 금형의 컬부, 러너, 밀봉용 캐비티 등의 각각의 내면에 필름을 밀착시킨 상태에서, 포트로부터 컬부, 러너, 수지 주입 게이트를 통해서 밀봉용 캐비티에 열경화성 수지를 주입함으로써 수지 밀봉체를 형성하는 방식이다.
또한, 일괄 몰딩 방식에서는, 밀봉용 캐비티의 두께(높이)에 대한 평면적의 비가 매우 커지기 때문에, 열경화성 수지의 경화가 시작되어 유동성이 저하되기까지의 한정된 시간 중에, 신속하면서 또한 균일하게 열경화성 수지를 주입할 필요가 있다. 따라서, 일괄 몰딩 방식에서는, 밀봉용 캐비티의 한쪽의 긴 변(멀티 배선 기판의 한쪽의 긴 변)을 따라 복수의 수지 주입 게이트를 설치한 성형 금형이 사용되어 있다.
상기 특허 문헌 1의 기술을 채용한 경우, 밀봉용 캐비티(특허 문헌 1의 제1 캐비티에 대응)의 한쪽의 긴 변측에 이 한쪽의 긴 변을 따라 복수의 돌기 형상 캐비티(특허 문헌 1의 제2 캐비티에 대응)가 배치된다. 이러한 성형 금형을 사용하여 라미네이트 몰딩을 행하는 경우, 돌기 형상 캐비티의 내면에도 필름을 밀착시키 지만, 돌기 형상 캐비티는 밀봉용 캐비티와 비교하여 폭이 극단적으로 좁게 되어 있기 때문에, 돌기 형상 캐비티로부터 밀봉용 캐비티에 걸쳐 필름에 주름이 발생하기 쉽게 된다. 또한 돌기 형상 캐비티는 복수 설치되어 있기 때문에, 복수의 돌기 형상 캐비티에 의한 요철의 영향으로 더욱 주름이 발생하기 쉽게 된다. 이러한 필름의 주름은, 돌기 형상 캐비티의 높이(두께)가 커짐에 따라서 발생률이 높아진다. 상기 특허 문헌 1에서는, 돌기 형상 캐비티의 높이가 밀봉용 캐비티의 높이와 동일하게 되어 있기 때문에, 주름의 발생률도 높다. 이러한 필름의 주름은, 수지 밀봉체의 성형 불량의 요인으로 되어, 반도체 장치의 제조 수율 저하가 요인으로 되기 때문에, 대책이 필요하다.
또한, 상기 문제는, 복수의 제품 형성 영역을 갖는 멀티 배선 기판을 사용하고, 각 제품 형성 영역에 대응하여 멀티 배선 기판의 주면에 실장된 복수의 반도체 칩을 각 제품 형성 영역마다 수지 밀봉하는 개별 몰딩 방식에서도 발생한다.
본 발명의 목적은, 반도체 장치의 제조 수율 향상을 도모하는 것이 가능한 기술을 제공하는 데 있다.
또한, 본 발명은, 반도체 장치의 생산성 향상을 도모하는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 상기 및 그 밖의 목적과 신규의 특징은, 본 명세서의 기술 및 첨부 도면에 의해 명백해질 것이다.
본원에서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 하기와 같다.
(1) 반도체 장치의 제조에서,
주면에 반도체 칩이 실장된 배선 기판을 준비하는 공정과,
상형과 하형 사이에 상기 배선 기판을 배치했을 때, 상기 배선 기판에 실장된 상기 반도체 칩을 피복하도록 하여 상기 배선 기판의 주면 위에 위치하는 수지 밀봉체 성형부(밀봉용 캐비티)와, 상기 배선 기판의 외측으로부터 상기 배선 기판의 한 변을 가로질러 상기 수지 밀봉체 성형부에 연속하는 수지 유통로(러너)를 갖는 성형 금형을 준비하는 공정과,
상기 성형 금형의 상형과 하형 사이에 상기 배선 기판을 배치하고, 상기 수지 유통로를 통해서 상기 수지 밀봉체 성형부에 수지를 주입함으로써 상기 배선 기판에 실장된 상기 반도체 칩을 수지 밀봉하는 수지 밀봉체를 형성하는 공정과,
상기 수지 유통로에 잔존하는 상기 수지에 의해 상기 수지 밀봉체와 일체로 형성된 수지체에, 상기 배선 기판의 두께 방향을 따른 휨 응력을 부가하여, 상기 수지체에 균열을 발생시키는 공정을 포함하고,
상기 수지 유통로는, 상기 배선 기판의 외측에 위치하는 제1 부분과, 상기 제1 부분 및 상기 수지 밀봉체 성형부에 연속하고, 상기 배선 기판의 주면 위에 위치하는 제2 부분을 갖고,
상기 제2 부분은, 상기 배선 기판의 주면으로부터의 높이가 상기 제1 부분보다 낮게 되어 있다.
(2) 주면에 반도체 칩이 실장된 배선 기판을 준비하는 공정과,
상형과 하형 사이에 상기 배선 기판을 배치했을 때, 상기 배선 기판에 실장된 상기 반도체 칩을 피복하도록 하여 상기 배선 기판의 주면 위에 위치하는 수지 밀봉체 성형부와, 상기 배선 기판의 외측으로부터 상기 배선 기판의 제1 변을 가로질러 상기 수지 밀봉체 성형부에 연속하는 제1 수지 유통로와, 상기 배선 기판의 제1 변과 반대측의 제2 변측에서 상기 배선 기판의 주면 위에 위치하고, 상기 수지 밀봉체 성형부에 연속하는 제2 수지 유통로를 갖는 성형 금형을 준비하는 공정과,
상기 성형 금형의 상형과 하형 사이에 상기 배선 기판을 배치하고, 상기 제1 수지 유통로를 통해서 상기 수지 밀봉체 성형부에 수지를 주입함으로써 상기 배선 기판에 실장된 상기 반도체 칩을 수지 밀봉하는 수지 밀봉체를 형성하는 공정과,
상기 제1 수지 유통로에 잔존하는 상기 수지에 의해 상기 수지 밀봉체와 일체로 형성된 제1 수지체에, 상기 배선 기판의 두께 방향을 따른 휨 응력을 부가하여, 상기 제1 수지체에 균열을 발생시키는 공정을 포함하고,
상기 성형 금형의 제1 수지 유통로는, 상기 배선 기판의 외측에 위치하는 제1 부분과, 상기 제1 부분 및 상기 수지 밀봉체 성형부에 연속하고, 상기 배선 기판의 주면 위에 위치하는 제2 부분을 갖고,
상기 제1 수지 유통로의 제2 부분, 및 상기 제2 수지 유통로는, 상기 배선 기판의 주면으로부터의 높이가 상기 제1 수지 유통로의 제1 부분 및 상기 수지 밀봉체 성형부보다 낮게 되어 있다.
(3) 주면에 반도체 칩이 실장된 배선 기판을 준비하는 공정과,
상형과 하형 사이에 상기 배선 기판을 배치했을 때, 상기 배선 기판에 실장 된 상기 반도체 칩을 피복하도록 하여 상기 배선 기판의 주면 위에 위치하는 수지 밀봉체 성형부와, 상기 배선 기판의 외측으로부터 상기 배선 기판의 한 변을 가로질러 상기 수지 밀봉체 성형부에 연속하는 수지 유통로를 갖는 성형 금형을 준비하는 공정과,
상기 성형 금형의 상형과 하형 사이에 상기 배선 기판을 배치하고, 상기 수지 유통로의 내면 및 상기 수지 밀봉체 성형부의 내면에 수지 시트를 밀착시킨 상태에서 상기 수지 유통로를 통해서 상기 수지 밀봉체 성형부에 수지를 주입함으로써 상기 배선 기판에 실장된 상기 반도체 칩을 수지 밀봉하는 수지 밀봉체를 형성하는 공정을 포함하고,
상기 수지 유통로는, 상기 배선 기판의 주면으로부터의 높이가 상기 배선 기판의 주면 위에서 상기 수지 밀봉체 성형부보다 낮게 되어 있다.
전술한 수단 (1) 또는 (2)에 따르면, 배선 기판의 손상을 억제할 수 있기 때문에, 반도체 장치의 제조 수율 향상을 도모할 수 있다.
전술한 수단 (1) 또는 (2)에 따르면, 배선 기판의 반송 시에서의 안정도를 높일 수 있기 때문에, 반도체 장치의 생산성 향상을 도모할 수 있다.
전술한 수단 (1) 또는 (2) 또는 (3)에 따르면, 필름의 주름에 기인하는 수지 밀봉체의 성형 불량을 억제할 수 있기 때문에, 반도체 장치의 제조 수율 향상을 도모할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 또한, 발명의 실시예를 설명하기 위한 모든 도면에서, 동일 기능을 갖는 것은 동일 부호를 붙이 고, 그 반복 설명은 생략한다.
[실시예1]
본 실시예1에서는, 일괄 방식의 트랜스퍼 몰딩법을 채용하는 반도체 장치에 대해 설명한다.
도 1 내지 도 16은, 본 발명의 실시예1의 반도체 장치에 따른 도면으로서,
도 1은, 반도체 장치의 내부 구조를 도시하는 도면((a)는 투시적 평면도, (b)는 (a)의 a-a선에 따른 단면도),
도 2는, 반도체 장치의 제조에 사용되는 멀티 배선 기판(다수개취득 배선 기판)의 구성을 도시하는 도면((a)는 평면도, (b)는 단면도),
도 3은, 반도체 장치의 제조에서, 멀티 배선 기판에 반도체 칩을 실장한 상태를 도시하는 도면((a)는 평면도, (b)는 단면도),
도 4는, 반도체 장치의 제조에서, 성형 금형에 멀티 배선 기판을 클램핑한 상태를 도시하는 투시적 평면도,
도 5는, 도 4의 b-b선에 따른 단면도,
도 6은, 도 4의 c-c선에 따른 단면도,
도 7은, 도 5의 일부(도면을 향해 좌측 부분)를 확대한 단면도,
도 8은, 도 5의 일부(도면을 향해 우측 부분)를 확대한 단면도,
도 9는, 반도체 장치의 제조에서, 성형 금형의 캐비티에 수지를 주입하여 수지 밀봉체를 형성한 상태를 도시하는 투시적 평면도,
도 10은, 도 9의 d-d선에 따른 단면도,
도 11은, 반도체 장치의 제조에서, 수지 밀봉 공정의 완료 후에 성형 금형으로부터 멀티 배선 기판을 추출한 상태를 도시하는 단면도,
도 12는, 반도체 장치의 제조에서, 브레이크 공정을 설명하기 위한 단면도((a), (b)),
도 13은, 반도체 장치의 제조에서, 범프 형성 공정을 설명하기 위한 도면((a)는 평면도, (b)는 단면도),
도 14는, 반도체 장치의 제조에서, 소편화 공정을 설명하기 위한 단면도,
도 15는, 반도체 장치의 제조에서, 멀티 배선 기판의 반송 상태를 도시하는 평면도,
도 16은, 도 15의 e-e선에 따른 단면도이다.
도 1((a), (b))에 도시하는 바와 같이, 본 실시예1의 반도체 장치(1)는, 인터포저라고 불리는 배선 기판(4)의 주면(4x)에 반도체 칩(2)이 실장되고, 배선 기판(4)의 주면(4x)과 반대측의 이면(4y)에 돌기 형상 전극으로서 예를 들면 볼 형상의 땜납 범프(8)가 복수개 배치된 패키지 구조로 되어 있다.
반도체 칩(2)은, 그 두께 방향과 교차하는 평면 형상이 사각형으로 되어 있고, 본 실시예에서는 예를 들면 정사각형으로 되어 있다. 반도체 칩(2)은, 이것에 한정되지 않지만, 주로, 반도체 기판, 이 반도체 기판의 주면에 형성된 복수의 트랜지스터 소자, 상기 반도체 기판의 주면 위에 설치된 박막 적층체, 이 박막 적층체를 피복하도록 하여 설치된 표면 보호막 등을 갖는 구성으로 되어 있다. 상기 박막 적층체는, 절연층, 배선층의 각각을 복수단 적층한 구조로 되어 있다. 상기 반도체 기판은, 예를 들면 단결정 실리콘으로 형성되어 있다. 상기 박막 적층체의 절연층은, 예를 들면 산화 실리콘막 등의 절연막으로 형성되어 있다. 상기 박막 적층체의 배선층은, 예를 들면 알루미늄(Al), 또는 알루미늄 합금, 또는 구리(Cu), 또는 구리 합금 등의 금속막으로 형성되어 있다. 표면 보호막은, 예를 들면, 산화 실리콘막 또는 질화 실리콘막 등의 무기 절연막 및 유기 절연막을 적층한 다층막으로 형성되어 있다.
반도체 칩(2)은, 서로 반대측에 위치하는 주면(회로 형성면, 소자 형성면) 및 이면을 갖고, 반도체 칩(2)의 주면측에는 집적 회로가 형성되어 있다. 이 집적 회로는, 주로, 반도체 기판의 주면에 형성된 트랜지스터 소자, 및 박막 적층체에 형성된 배선에 의해 구성되어 있다.
반도체 칩(2)의 주면에는, 접속부로서 예를 들면 복수의 접속용 패드(3)(본딩 패드)가 형성되어 있다. 이 복수의 접속용 패드(3)는, 예를 들면 반도체 칩(2)의 각 변을 따라 배치되어 있다. 또한, 복수의 접속용 패드(3)는, 박막 적층체의 최상층의 배선층에 형성되고, 표면 보호막에 형성된 본딩 개구로부터 노출되어 있다.
배선 기판(4)은, 그 두께 방향과 교차하는 평면 형상이 사각형으로 되어 있고, 본 실시예1에서는 예를 들면 정사각형으로 되어 있다. 배선 기판(4)은, 이것에 한정되지 않지만, 예를 들면, 코어재와, 이 코어재의 주면을 피복하도록 하여 형성된 제1 보호막과, 상기 코어재의 주면과 반대측의 이면을 피복하도록 하여 형성된 제2 보호막을 갖는 구성으로 되어 있다. 상기 코어재는, 예를 들면, 그 주면 및 이면에 배선층(도전층)을 갖는 구조로 되어 있다. 상기 코어재는, 예를 들면 글래스 섬유에 에폭시계, 혹은 폴리이미드계의 수지를 함침시킨 고탄성 수지 기판으로 형성되어 있다. 상기 코어재의 각 배선층은, 예를 들면, Cu를 주성분으로 하는 금속막으로 형성되어 있다. 상기 제1 및 제2 보호막은, 주로 상기 코어재의 표리면의 배선층에 형성된 배선을 보호하는 목적으로 형성되어 있다. 상기 제1 및 제2 보호막으로서는, 예를 들면 절연성의 수지막(솔더 레지스트막)이 이용되고 있다.
배선 기판(4)의 주면(4x)에는 칩 탑재 영역(소자 탑재 영역)이 배치되고, 이 칩 탑재 영역에는 접착재를 개재하여 반도체 칩(2)의 이면이 접착 고정되어 있다. 또한, 배선 기판(4)의 주면(4x)에는, 접속부로서 예를 들면 복수의 접속용 패드(5)가 배치되어 있다. 본 실시예1에서, 복수의 접속용 패드(5)는 반도체 칩(2)(칩 탑재 영역)의 주위에 배치되어 있다. 또한, 배선 기판(4)의 이면(4y)에는, 접속부로서 복수의 접속용 패드(접속용 랜드)가 배치되고, 이 복수의 접속용 패드에는 땜납 범프(8)가 각각 고착되어 있다.
반도체 칩(2)의 복수의 접속용 패드(3)는, 배선 기판(4)의 복수의 접속용 패드(5)와 각각 전기적으로 접속되어 있다. 본 실시예1에서, 반도체 칩(2)의 접속용 패드(3)와 배선 기판(4)의 접속용 패드(5)의 전기적인 접속은, 본딩 와이어(6)로 행해지고 있다. 본딩 와이어(6)의 일단부측은, 반도체 칩(2)의 접속용 패드(3)에 접속되고, 본딩 와이어(6)의 일단부측과 반대측의 타단부측은, 배선 기판(4)의 접속용 패드(5)에 접속되어 있다.
본딩 와이어(6)로서는, 예를 들면 금(Au) 와이어가 이용되고 있다. 또한, 본딩 와이어(6)의 접속 방법으로서는, 예를 들면 열 압착에 초음파 진동을 병용한 네일 헤드 본딩법이 이용되고 있다.
반도체 칩(2), 복수의 본딩 와이어(6) 등은, 배선 기판(4)의 주면(4x)측에 선택적으로 형성된 수지 밀봉체(7)에 의해 수지 밀봉되어 있다. 수지 밀봉체(7)는, 저응력화를 도모하는 목적으로서, 예를 들면, 페놀계 경화제, 실리콘 고무 및 필러(예를 들면 실리카) 등이 첨가된 비페닐계의 열경화성 수지로 형성되어 있다.
수지 밀봉체(7) 및 배선 기판(4)은, 거의 동일한 평면 사이즈로 되어 있고, 수지 밀봉체(7) 및 배선 기판(4)의 측면은 동일면으로 되어 있다. 본 실시예1의 반도체 장치(1)는, 나중에 상세히 설명하지만, 복수의 제품 형성 영역(디바이스 영역)을 갖는 멀티 배선 기판(다수개취득 배선 기판)을 사용하고, 이 멀티 배선 기판의 각 제품 형성 영역에 대응하여 실장된 복수의 반도체 칩을 일괄하여 수지 밀봉하는 수지 밀봉체(일괄용 수지 밀봉체)를 형성한 후, 상기 멀티 배선 기판 및 일괄용 수지 밀봉체를 복수의 소편으로 분할함으로써 형성된다.
다음으로, 반도체 장치(1)의 제조에 사용되는 멀티 배선 기판에 대해, 도 2((a), (b))를 이용하여 설명한다.
도 2((a), (b))에 도시하는 바와 같이, 멀티 배선 기판(10)은, 그 두께 방향과 교차하는 평면 형상이 사각형으로 되어 있고, 본 실시예에서는 직사각형으로 되어 있다. 멀티 배선 기판(10)의 주면(칩 탑재면)(10x)에는 몰드 영역(수지 밀봉 영역)(12)이 설치되고, 이 몰드 영역(12) 내에는 평면적으로 배치된 복수의 제품 형성 영역(디바이스 영역)(14)이 설치되고, 이 각각의 제품 형성 영역(14) 내에는 칩 탑재 영역(15)이 설치되어 있다. 칩 탑재 영역(15)은, 멀티 배선 기판(10)의 주면(10x)에 배치되어 있다. 반도체 장치(1)의 제조에서, 각각의 칩 탑재 영역(15)에는, 반도체 칩(2)이 탑재되고, 몰드 영역(12)에는, 각각의 제품 형성 영역(14)에 대응하여 실장된 복수의 반도체 칩(2)을 일괄하여 수지 밀봉하는 수지 밀봉체가 형성된다.
각 제품 형성 영역(14)은, 분리 영역(13)에 의해 구획되고, 기본적으로 도 1에 도시하는 배선 기판(4)과 마찬가지의 구조 및 평면 형상으로 되어 있다. 배선 기판(4)은, 멀티 배선 기판(10)의 복수의 제품 형성 영역(14)을 개별적으로 소편화함으로써 형성된다. 본 실시예1에서, 멀티 배선 기판(10)은, 이것에 한정되지 않지만, 예를 들면, X 방향으로 9개, Y 방향으로 3개의 행렬(9×3)로 배치된 총 27개의 제품 형성 영역(14)을 갖는 구성으로 되어 있다.
멀티 배선 기판(10)의 각부에는, 성형 금형에 멀티 배선 기판(10)을 위치 결정할 때, 파일럿 핀이 삽입되는 위치 결정 구멍(16)이 설치되어 있다.
다음으로, 반도체 장치(1)의 제조 공정 중의 몰딩(수지 밀봉) 공정에서 사용되는 성형 금형의 구성에 대해, 도 4 내지 도 8을 이용하여 설명한다. 또한, 성형 금형의 구성은, 성형 금형의 상형과 하형 사이에 멀티 배선 기판을 위치 결정하고 클램핑한 상태에서 설명한다.
도 4 내지 도 6에 도시하는 바와 같이, 성형 금형(20)은, 상하 방향(Z 방향)으로 서로 겹치는 상형(20a) 및 하형(20b)를 갖고, 또한, 포트(21), 컬부(22), 러 너(수지 유통로)(23), 수지 주입 게이트(28), 밀봉용 캐비티(수지 밀봉체 형성부)(29), 러너(수지 유통로)(30), 및 에어벤트부(air bent)(31) 등을 갖는 구성으로 되어 있다. 배선 기판(10)은, 도 6에 도시하는 바와 같이, 상형(20a)의 협지면(정합면)(a1)과 하형(20b)의 협지면(b1) 사이에 배치되고, 상형(20a)과 하형(20b)을 클램핑했을 때의 클램핑력에 의해 협지 고정된다.
도 5에 도시하는 바와 같이, 컬부(22), 러너(23), 수지 주입 게이트(28), 밀봉용 캐비티(29), 러너(30), 및 에어벤트부(31) 등은, 이것에 한정되지 않지만, 예를 들면 상형(20a)측에 설치되고, 상형(20a)의 협지면(a1)보다 깊이 방향으로 우묵하게 들어가는 오목부로 구성되어 있다. 포트(21)는, 이것에 한정되지 않지만, 예를 들면 하형(20b)측에 설치되어 있다.
도 4 및 도 5에 도시하는 바와 같이, 밀봉용 캐비티(29)는, 멀티 배선 기판(10)에 실장된 반도체 칩(2)을 피복하도록 하여 멀티 배선 기판(10)의 주면(10x) 위에 위치하고, 멀티 배선 기판(10)의 복수의 제품 형성 영역(14)을 일괄하여 피복하는 크기(평면 사이즈)로 형성되어 있다. 밀봉용 캐비티(29)의 평면 형상은, 멀티 기판(10)의 평면 형상에 대응하여 직사각형으로 되어 있다.
컬부(22)는 복수 설치되어 있다(본 실시예1에서는, 예를 들면, 5개). 이 복수의 컬부(22)의 각각은, 멀티 배선 기판(10)의 서로 반대측에 위치하는 2개의 긴 변(11a, 11b) 중의 한쪽의 긴 변(11a)(밀봉용 캐비티(29)의 서로 반대측에 위치하는 2개의 긴 변 중의 한쪽의 긴 변)의 외측에 위치하고, 이 한쪽의 긴 변(11a)을 따라 배치되어 있다.
러너(23)는, 이것에 한정되지 않지만, 주로, 멀티 배선 기판(10)의 한쪽의 긴 변(11a)을 따른 방향으로 연장하는 메인 러너(24)와, 복수의 서브 러너(25)(본 실시예1에서는 예를 들면 10개)로 구성되어 있다. 메인 러너(24)는, 복수의 컬부(22)와 밀봉용 캐비티(29) 사이에 위치하고, 복수의 컬부(22)의 각각과 연속해 있다. 복수의 서브 러너(25)는, 메인 러너(24)와 밀봉용 캐비티(29) 사이에 위치하고, 멀티 배선 기판(10)의 한쪽의 긴 변(11a)(밀봉용 캐비티(29)의 한쪽의 긴 변)을 따라 배치되어 있다. 복수의 서브 러너(25)는, 각각의 일단측이 메인 러너(24)와 연속하고, 각각의 일단측과 반대측 각각의 타단측이 밀봉용 캐비티(29)와 연속해 있다.
수지 주입 게이트(28)는, 서브 러너(25)와 밀봉용 캐비티(29)의 연결부에 설치되어 있고, 서브 러너(25)와 동수 배치되어 있다.
러너(30)는 복수 설치되어 있다(본 실시예1에서는 예를 들면 서브 러너(25)와 동수). 복수의 러너(30)는, 멀티 배선 기판(10)의 다른 쪽의 긴 변(11b)측(밀봉용 캐비티(29)의 다른 쪽의 긴 변측)에 위치하고, 이 다른 쪽의 긴 변(11b)을 따라 배치되어 있다. 복수의 러너(30)는, 각각의 일단측이 밀봉용 캐비티(29)와 연속해 있다.
에어벤트(31)는, 러너(30)의 일단측과 반대측의 타단측에 연속하여 설치되어 있고, 러너(30)와 동수 배치되어 있다.
포트(21)는, 컬부(22)에 대응하여 복수 설치되어 있고, 컬부(22)와 중첩되는 위치에 배치되어 있다.
도 4 및 도 5에 도시하는 바와 같이, 복수의 서브 러너(25)는, 멀티 배선 기판(10)의 외측으로부터 멀티 배선 기판(10)의 한쪽의 변(11a)(주연)을 가로질러 밀봉용 캐비티(29)에 연속해 있다. 복수의 서브 러너(25)의 각각은, 멀티 배선 기판(10)의 외측에 위치하는 제1 부분(26)과, 이 제1 부분(26) 및 밀봉용 캐비티(29)에 연속하고, 멀티 배선 기판(10)의 주면(10x) 위에 위치하는 제2 부분(27)을 갖고, 도 7에 도시하는 바와 같이, 제2 부분(27)에서의 멀티 기판(10)의 주면(10x)으로부터의 높이(27h)는, 제1 부분(26)에서의 멀티 배선 기판(10)의 주면(10x)으로부터의 높이(26h)보다 낮게 되어 있고, 또한 밀봉용 캐비티(29)에서의 멀티 배선 기판(10)의 주면(10x)으로부터의 높이(29h)보다 낮게 되어 있다. 본 실시예1에서, 서브 러너(25)의 제1 부분(26)의 높이(26h)는, 예를 들면, 메인 러너(24)에서의 멀티 배선 기판(10)의 주면(10x)으로부터의 높이와 동일한 설정으로 되어 있다. 또한, 서브 러너(25)의 제2 부분(27)의 높이(27h)는, 수지 주입 게이트(28)에서의 멀티 배선 기판(10)의 주면(11x)으로부터의 높이(28h)와 동일한 설정으로 되어 있다.
복수의 서브 러너(25)의 각각의 제1 부분(26) 및 제2 부분(27)은, 멀티 배선 기판(10)의 한쪽의 긴 변(11a)을 가로지르는 방향을 따라 연장하고, 각각의 제2 부분(27)은, 멀티 배선 기판(10)의 한쪽의 긴 변(11a)에서 종단되어 있다.
복수의 러너(30)의 각각은, 도 8에 도시하는 바와 같이, 멀티 배선 기판(10)의 주면(10x)으로부터의 높이(30h)가 밀봉용 캐비티(29)의 높이(29h)보다 낮게 되어 있다. 본 실시예1에서, 러너(30)의 높이(30h)는, 예를 들면 서브 러너(25)의 제2 부분(27)의 높이(27h)와 동일한 설정으로 되어 있다.
다음으로, 반도체 장치(1)의 제조에 대해, 도 2 내지 도 16을 이용하여 설명한다.
먼저, 도 2에 도시하는 멀티 배선 기판(10), 및 도 4 내지 도 6에 도시하는 성형 금형(20)을 준비한다.
다음으로, 도 3((a), (b))에 도시하는 바와 같이, 멀티 배선 기판(10)의 복수의 제품 형성 영역(14)의 각각의 칩 탑재 영역(15)에, 접착재를 개재하여 반도체 칩(2)을 접착 고정한다. 반도체 칩(2)의 접착 고정은, 반도체 칩(2)의 이면이 멀티 배선 기판(10)의 주면(10x)과 마주 보는 상태에서 행한다.
다음으로, 멀티 배선 기판(10)의 각 제품 형성 영역(14)에서, 도 3((a), (b))에 도시하는 바와 같이, 제품 형성 영역(14)의 복수의 접속용 패드(5)(도 1의 (a) 참조)와, 이 제품 형성 영역(14)에 탑재된 반도체 칩(2)의 복수의 접속용 패드(3)(도 1의 (a) 참조)를 복수의 본딩 와이어(6)로 각각 전기적으로 접속한다. 이 공정에 의해, 멀티 배선 기판(10)의 주면(10x)에 복수의 제품 형성 영역(14)에 대응하여 복수의 반도체 칩(2)이 실장된다.
여기서, 실장이란, 기판에 반도체 칩이 접착 고정되고, 기판의 접속용 패드와 반도체 칩의 접속용 패드가 전기적으로 접속된 상태를 말한다. 본 실시예1에서는, 반도체 칩(2)의 접착 고정은, 접착재에 의해 행해지고 있고, 멀티 배선 기판(10)의 접속용 패드(5)와 반도체 칩(2)의 접속용 패드(3)의 전기적인 접속은, 본딩 와이어(6)에 의해 행해지고 있다.
다음으로, 도 4 내지 도 6에 도시하는 바와 같이, 성형 금형(20)의 상형 (20a)과 하형(20b) 사이에 멀티 배선 기판(10)을 위치 결정하고 클램핑한다. 이때, 멀티 배선 기판(10)의 위치 결정은, 멀티 배선 기판(10)의 위치 결정 구멍(16)에 성형 금형(20)의 파일럿 핀을 삽입함으로써 행해진다. 또한, 멀티 배선 기판(10)은, 상형(20a)과 하형(20b)을 클램핑했을 때의 클램핑력에 의해 협지 고정된다. 또한, 성형 금형(20)은, 포트(21), 컬부(22), 러너(23), 수지 주입 게이트(28) 및 밀봉용 캐비티(29) 등이 전술한 바와 같은 구성으로 되어 있다.
또한, 상형(20a)과 하형(20b)을 클램핑하기 전에, 각 포트(21)에 미리 가열된 수지 태블릿(tablet)(33)이 투입된다. 수지 태블릿(33)은, 예를 들면, 페놀계 경화제, 실리콘 고무 및 필러(예를 들면 실리카) 등이 첨가된 비페닐계의 열경화성 수지로 이루어진다.
다음으로, 성형 금형(20)을 가열하여 수지 태블릿(33)을 용융하고, 포트(21) 내의 플런저(plunger)(34)를 상승시킨다. 이 플런저(34)의 상승에 의한 압력에 의해, 도 9 및 도 10에 도시하는 바와 같이, 용융한 열경화성 수지는, 포트(21)로부터 컬부(22), 러너(23), 수지 주입 게이트(28)를 통해서 밀봉용 캐비티(29)에 주입된다. 멀티 배선 기판(10)의 복수의 제품 형성 영역(14)에 대응하여 멀티 배선 기판(10)의 주면(10x)에 실장된 복수의 반도체 칩(2)은, 밀봉용 캐비티(29)에 주입된 열경화성 수지에 의해 수지 밀봉되고, 이들을 수지 밀봉한 열경화성 수지가 경화함으로써, 밀봉용 캐비티(29) 안에 수지 밀봉체(29a)가 형성된다.
이 수지 밀봉 공정에서, 열경화성 수지는, 성형 금형(20)의 포트(21)로부터 컬부(22), 러너(23) 및 수지 주입 게이트(28) 등을 통해서 밀봉용 캐비티(29)에 주 입되기 때문에, 도 9 및 도 10에 도시하는 바와 같이, 밀봉용 캐비티(29)로 형성되는 수지 밀봉체(29a)와는 별도로, 컬부(22), 러너(23) 등에 잔존하는 열경화성 수지에 의해 수지체(불필요 수지체)(32)가 형성된다. 이 수지체(32)는, 수지 밀봉체(29a)와 일체로 형성된다.
또한, 이 공정에서, 러너(23)와 반대측의 러너(30)에도 열경화성 수지가 주입되고, 이 러너(30)에 주입된 열경화성 수지에 의해 수지 밀봉체(29a)와 일체화된 수지체(불필요 수지체)(30a)도 동시에 형성된다.
다음으로, 수지 밀봉체(29a)의 경화를 안정시키는 큐어 공정을 실시한 후, 성형 금형을 형 개방하여, 도 11에 도시하는 바와 같이, 성형 금형(20)으로부터 멀티 배선 기판(10)을 추출한다.
여기서, 수지체(32 및 30a)에 대해, 도 11을 이용하여 설명한다.
수지체(32)는, 성형 금형(20)의 컬부(22), 러너(23) 등에 잔존하는 열경화성 수지에 의해 형성되기 때문에, 컬부(22), 러너(23) 등의 형상과 거의 동일한 형상으로 형성된다. 따라서, 수지체(32)는, 멀티 배선 기판(10)의 한쪽의 긴 변(11a)의 외측으로부터 그 한쪽의 긴 변(11a)을 가로질러 수지 밀봉체(29a)와 일체로 형성되어 있다.
수지체(32)는, 도 11에 도시하는 바와 같이, 성형 금형(20)의 컬부(21)에 대응하는 제1 수지 부분(32a)과, 성형 금형(20)의 메인 러너(24), 및 서브 러너(25)의 제1 부분(26)에 대응하는 제2 수지 부분(32b)과, 성형 금형(20)의 서브 러너(25)의 제2 부분(27)에 대응하는 제3 수지 부분(32c)을 갖는 구성으로 되어 있다. 제1 및 제2 수지 부분(32a, 32b)은, 멀티 배선 기판(10)의 외측에 위치하고, 제2 수지 부분(32b)은, 제1 수지 부분(32a)에 연속해 있다. 제3 수지 부분(32c)은, 멀티 배선 기판(10)의 주면(10x) 위에 위치하고, 제2 수지 부분(32b) 및 수지 밀봉체(29a)에 연속해 있다.
제3 수지 부분(32c)에서의 멀티 배선 기판(10)의 주면(10x)으로부터의 두께(높이)(h3)는, 제2 수지 부분(32b)에서의 멀티 배선 기판(10)의 주면(10x)으로부터의 두께(높이)(h2)보다 얇게(낮게) 되어 있고, 또한 수지 밀봉체(29a)에서의 멀티 배선 기판(10)의 주면(10x)으로부터의 두께(높이)(h4)보다 얇게(낮게) 되어 있다. 제1 수지 부분(32a)에서의 멀티 배선 기판(10)의 주면(10x)으로부터의 두께(높이)(h1)는, 제2 수지 부분(32b)의 두께(h2)보다 두껍게 되어 있다.
수지체(32)의 제2 및 제3 수지 부분(32b, 32c)은, 멀티 배선 기판(10)의 한쪽의 긴 변(11a)을 가로지르는 방향을 따라 연장하고, 제3 수지 부분(32c)은, 멀티 배선 기판(10)의 한쪽의 긴 변(11a)에서 종단되어 있다.
이와 같이 구성된 수지체(32)는, 멀티 배선 기판(10)의 주면(10x)에 밀착하는 제3 수지 부분(32c)의 두께가 멀티 배선 기판(10)의 외측에 위치하는 제1 및 제2 수지 부분(32a, 32b)의 두께보다 얇게 되어 있고, 또한 제3 부분(32c)이 배선 기판(10)의 한쪽의 긴 변(11a)에서 종단되어 있기 때문에, 수지 밀봉체(29d)에 대하여 수지체(32)를 멀티 배선 기판(10)의 두께 방향으로 절곡했을 때, 제2 수지 부분(32b)과 제3 수지 부분(32c) 사이의 연결 부분(분리부(32p))에 휨 응력이 집중하여, 이 분리부(32p)에 균열을 발생시킬 수 있다.
수지체(30a)는, 성형 금형(20)의 러너(30)에 잔존하는 열경화성 수지에 의해 형성되기 때문에, 러너(30)와 거의 동일한 형상으로 형성된다. 따라서, 수지체(30a)는, 멀티 배선 기판(10)의 다른 쪽의 긴 변(11b)측에서, 멀티 배선 기판(10)의 주면(10x) 위에 형성된다. 또한, 수지체(30a)는, 일단측이 수지 밀봉체(29a)에 연속하고, 일단측과 반대측이 멀티 배선 기판(10)의 다른 쪽의 긴 변(11b)보다 내측에서 종단되어 있다. 또한, 수지체(30a)는, 멀티 배선 기판(10)의 주면(10x)으로부터의 두께(높이)(h5)가 수지 밀봉체(29a)의 두께(h4)보다 얇게 되어 있고, 본 실시예1에서 수지체(30a)의 두께(h5)는, 예를 들면 수지체(32)의 제3 수지 부분(32c)의 두께(h3)와 동일한 설정으로 되어 있다.
다음으로, 도 12의 (a)에 도시하는 바와 같이, 스테이지(35)에 배치된 멀티 배선 기판(10)을 패키지 압축 부재(36)에 의해 고정하고, 그 후, 수지체(32)의 분리부(32p)에 휨 응력이 집중하도록 수지 밀봉체(29a)에 대하여 수지체(32)를 멀티 배선 기판(10)의 두께 방향으로 절곡하여, 분리부(32p)에 균열을 발생시킨다. 이것에 의해, 도 12의 (b)에 도시하는 바와 같이, 분리부(32p)로부터 수지체(32)가 분리되기 때문에, 수지체(32) 중, 멀티 배선 기판(10)의 외측에 위치하는 제1 및 제2 수지 부분(32a, 32b)이 제거된다.
다음으로, 도 13((a), (b))에 도시하는 바와 같이, 멀티 배선 기판(10)의 주면(10x)과 반대측의 이면(10y)에, 각 제품 형성 영역(14)에 대응하여 복수의 땜납 범프(8)를 형성한다. 땜납 범프(8)는, 이것에 한정되지 않지만, 예를 들면, 멀티 배선 기판(10)의 이면(10y)의 접속용 패드 위에 플럭스재를 도포하고, 그 후, 접속 패드 위에 땜납볼을 공급하고, 그 후, 땜납볼을 용융하여 접속용 패드와의 접합을 행함으로써 형성된다.
다음으로, 땜납 범프 형성 공정에서 사용한 플럭스를 세정으로 제거하고, 그 후, 멀티 배선 기판(10)의 각 제품 형성 영역(14)에 대응하여 수지 밀봉체(29a)의 상면에, 예를 들면 품명, 회사명, 품종, 제조 로트 번호 등의 식별 마크를, 잉크 제트 마킹법, 다이렉트 인쇄법, 레이저 마킹법 등을 이용하여 형성한다.
다음으로, 도 14에 도시하는 바와 같이, 멀티 배선 기판(10) 및 수지 밀봉체(29a)를 각 제품 형성 영역(14)에 대응하여 복수의 소편으로 분할한다. 이 분할은, 도 14에 도시하는 바와 같이, 예를 들면, 다이싱 시트(37)에 수지 밀봉체(29a)를 접착한 상태에서, 멀티 배선 기판(10)의 분리 영역(13)을 따라 멀티 배선 기판(10) 및 수지 밀봉체(29a)를 다이싱 블레이드(38)로 다이싱함으로써 행해진다. 이 공정에 의해, 도 1에 도시하는 반도체 장치(1)가 거의 완성된다.
종래의 게이트 브레이크 공정에서는, 도 33의 (a)에 도시하는 바와 같이, 수지 밀봉체(102)에 대하여 수지체(103)를 멀티 배선 기판(100)의 두께 방향으로 절곡하여, 성형 금형의 수지 주입 게이트에 대응하는 분리부(104)에서 수지체(103)와 수지 밀봉체(102)를 분리하고 있다. 즉, 멀티 배선 기판(100)의 주연보다 내측에서 수지체(103)와 수지 밀봉체(102)를 분리하고 있기 때문에, 수지체(103)와 멀티 배선 기판(100)과의 밀착에 의한 영향으로 멀티 배선 기판(100)에도 휨 응력이 부가되고, 기판의 박형화에 수반하여, 도 33의 (b)에 도시하는 바와 같이, 멀티 배선 기판(100)이 파손된다는 문제점이 발생하기 쉽게 된다.
이에 반해, 본 실시예1에서는, 도 12에 도시하는 바와 같이, 수지체(32)는, 멀티 배선 기판(10)의 주면 위에 위치하는 제3 수지 부분(32c)의 두께가 제2 수지 부분(32b)의 두께보다 얇게 되어 있고, 또한 제3 부분(32c)이 멀티 배선 기판(10)의 주연(한쪽의 긴 변(11a))에서 종단되어 있기 때문에, 수지 밀봉체(29a)에 대하여 수지체(32)를 멀티 배선 기판(10)의 두께 방향으로 절곡했을 때, 수지체(32)의 제2 수지 부분(32b)과 제3 수지 부분(32c) 사이의 연결부(분리부(32p))에 휨 응력이 집중하여, 멀티 배선 기판(10)의 주연에서 수지체(32)에 균열이 생긴다. 즉, 수지 밀봉체(29a)에 대하여 수지체(32)를 멀티 배선 기판(10)의 두께 방향으로 절곡했을 때에 멀티 배선 기판(10)에 부가되는 휨 응력을 저감할 수 있기 때문에, 박형화에 수반하여 멀티 배선 기판(10)의 강성이 작아지더라도, 멀티 배선 기판(10)의 파손을 억제할 수 있다. 이 결과, 반도체 장치(1)의 제조 수율 향상을 도모할 수 있다.
또한, 수지체(32)의 제3 수지 부분(32c)은, 본 실시예1과 같이, 멀티 배선 기판(10)의 한쪽의 긴 변(11a)(주연)에서 종단시키는 것이 바람직하지만, 제3 수지 부분(32c)은, 멀티 배선 기판(10)의 주면(10x) 위로서, 멀티 배선 기판(10)의 한쪽의 긴 변(11a)의 근방, 바꾸어 말하면, 멀티 배선 기판(10)의 한쪽의 긴 변(11a)보다 약간 내측에서 종단되도록 해도 된다.
제3 수지 부분(32c)의 종단이 수지 밀봉체(29a)에 근접함에 따라서, 두께가 두꺼운 제3 수지 부분(32b)이 멀티 배선 기판(10)의 한쪽의 긴 변(11a)보다 내측에 들어가서 오기 때문에, 멀티 배선 기판(10)에 휨 응력이 부가되기 쉽게 된다. 따 라서, 제3 수지 부분(32c)의 종단은, 멀티 배선 기판(10)의 한쪽의 긴 변(11a)에 가능한 한 가깝게 하는 것이 바람직하다.
제3 수지 부분(32c)을 멀티 배선 기판(10)의 한쪽의 긴 변(11a)의 외측에서 종단한 경우, 멀티 배선 기판(10)의 주연의 외측에서 수지체(32)가 분리되고, 또한, 수지체(32)의 분리 위치에 변동이 발생하게 되기 때문에, 브레이크 공정 후의 멀티 배선 기판(10)의 반송이나 핸들링에 영향을 준다. 따라서, 제3 수지 부분(32c)은, 멀티 배선 기판(10)의 주연, 혹은 주연보다 약간 내측에서 종단하는 것이 바람직하다.
제3 수지체(32c)의 종단 위치는, 성형 금형(20)에서, 서브 러너(25)의 제1 부분(26)과 제2 부분(27)의 연결 위치, 바꾸어 말하면 제2 부분(27)의 종단을 바꿈으로써 용이하게 변경할 수 있다.
브레이크 공정이 실시된 멀티 배선 기판(10)은, 도 15 및 도 16에 도시하는 바와 같이, 서로 이격하여 배치된 한 쌍의 반송 레일(39)을 따라 다음 단의 범프 형성 공정으로 반송된다. 멀티 배선 기판(10)은, 일반적으로 평면 형상이 직사각형으로 되어 있기 때문에, 긴 변 방향을 따라 반송된다. 구체적으로는, 도 15 및 도 16에 도시하는 바와 같이, 한 쌍의 반송 레일(39)의 각각에, 서로 마주 보도록 하여 홈(39a)이 설치되어 있고, 한쪽의 반송 레일(39)의 홈(39a)에 멀티 배선 기판(10)의 한쪽의 긴 변(11a)측이 삽입되고, 다른 쪽의 반송 레일(39)의 홈(39a)에 멀티 배선 기판(10)의 다른 쪽의 긴 변(11b)측이 삽입된 상태에서 행해진다. 또한, 범프 형성 공정에서는, 멀티 배선 기판(10)의 이면(10y)에 땜납 범프(8)를 형성하 기 때문에, 멀티 배선 기판(10)의 반송은, 수지 밀봉체(29a)가 형성된 주면(10x)과 반대측의 이면(10y)을 위를 향하게 한 상태에서 행해진다.
멀티 배선 기판(10)의 주면(10x)의 한쪽의 긴 변(11a)측에는 브레이크 공정으로 수지체(32)를 분리하고 남은 제3 수지 부분(32c)으로 이루어지는 수지체(32c)가 형성되어 있고, 또한 멀티 배선 기판(10)의 주면(10x)의 다른 쪽의 긴 변(11b)측에는 수지체(32c)와 동일한 두께의 수지체(30a)가 형성되어 있다. 즉, 멀티 배선 기판(10)은, 땜납 범프(8)가 형성되는 이면(10y)과 반대측의 주면(10x)의 각각의 긴 변측에, 두께가 동일한 수지체(32c, 30a)가 설치된 구성으로 되어 있다. 이러한 구성으로 함으로써, 이면(10y)을 위를 향하게 한 상태에서 한 쌍의 반송 레일(39)을 따라 멀티 배선 기판(10)을 반송할 때, 도 16에 도시하는 바와 같이, 한 쌍의 반송 레일(39)에 대하여 멀티 배선 기판(10)을 거의 평행하게 유지할 수 있기 때문에, 기판의 반송 시에서의 안정도를 높일 수 있어서, 기판 반송 불량을 억제할 수 있다. 이 결과, 반도체 장치(1)의 생산성 향상을 도모할 수 있다.
일괄 몰딩 방식에서는, 밀봉용 캐비티(29)의 높이에 대한 평면적의 비가 매우 커지기 때문에, 열경화 수지의 경화가 시작되어 유동성이 저하되기까지의 한정된 시간 중에서, 신속하면서 또한 균일하게 열경화성 수지를 주입할 필요가 있다. 이러한 점에서, 일괄 몰딩 방식에서는, 점도가 낮고, 유동성이 높은 열경화성 수지의 채용이 불가피하게 된다.
한편, 용융한 열경화성 수지 내에는, 복수의 기포가 포함되어 있다. 이 수지 내의 기포는, 수지가 컬부(22) 및 러너(23)를 흐르고 있을 때에 제거된다. 그 러나, 유동성이 높은 열경화성 수지에서는, 컬부(22) 및 러너(23)에서도 신속하게 흘러 버리기 때문에, 기포를 제거하는 것이 곤란해진다.
이에 반해, 본 실시예1의 서브 러너(25)는, 제2 부분(27)의 높이가 제1 부분(26)의 높이보다 낮게 되어 있고, 이 제2 부분(27)에서 수지의 유동 저항이 높아지기 때문에, 점도가 낮고, 유동성이 높은 열경화성 수지를 사용해도, 수지가 컬부(22) 및 러너(23)를 흐르고 있는 동안에 수지 내의 기포를 제거할 수 있다. 이 결과, 보이드의 발생을 억제할 수 있고, 수지 밀봉체(29a)의 성형 불량을 억제할 수 있다.
이상 설명한 바와 같이, 본 실시예1에 따르면, 이하의 효과가 얻어진다.
(1) 멀티 배선 기판(10)의 파손을 억제할 수 있기 때문에, 반도체 장치(1)의 제조 수율 향상을 도모할 수 있다.
(2) 수지 밀봉체(29a)가 형성된 주면(10x)과 반대측의 이면(10y)을 위를 향하게 한 상태에서 한 쌍의 반송 레일(39)을 따라 멀티 배선 기판(10)을 반송할 때의 기판 반송 불량을 억제할 수 있기 때문에, 반도체 장치(1)의 생산성 향상을 도모할 수 있다.
(3) 보이드의 발생을 억제할 수 있기 때문에, 반도체 장치(1)의 제조 수율 향상을 도모할 수 있다.
도 17은, 실시예1의 변형예1인 반도체 장치의 제조에서, 멀티 배선 기판의 반송 상태를 도시하는 단면도이다.
실시예1에서는, 멀티 배선 기판(10)은, 땜납 범프(8)가 형성되는 이면(10y) 과 반대측의 주면(10x)의 각각의 긴 변측에, 두께가 동일한 수지체(32c, 30a)가 설치된 구성으로 되어 있지만, 본 변형예1에서는, 도 17에 도시하는 바와 같이, 멀티 배선 기판(10)의 주면(10x)의 다른 쪽의 긴 변(11b)측에는, 실시예1과 달리, 수지체(30a)가 설치되어 있지 않다.
그러나, 멀티 배선 기판(10)의 주면(10x)의 한쪽의 긴 변(11a)측에 설치된 수지체(32c)의 두께는, 수지 밀봉체(29a)의 두께보다 얇게 되어 있기 때문에, 도 35에 도시하는 종래와 같이, 돌기 형상 수지체(107)의 두께와 수지 밀봉체(101)의 두께를 동일하게 한 경우와 비교하여, 한 쌍의 반송 레일(39)에 대한 멀티 배선 기판(10)의 경사각(경사량)을 작게 할 수 있기 때문에, 멀티 배선 기판(10)의 주면의 한쪽의 긴 변(11a)측만 수지체(32c)를 설치한 경우에도, 기판 반송 불량을 억제할 수 있다.
도 18은, 실시예1의 변형예2인 반도체 장치의 제조에서, 성형 금형에 멀티 배선 기판을 클램핑한 상태를 도시하는 단면도이다.
전술한 실시예1에서는, 성형 금형(20)에서, 서브 러너(25)의 제2 부분(27)의 높이(27h)는, 수지 주입 게이트(28)에서의 멀티 배선 기판(10)의 주면(11x)으로부터의 높이(28h)와 동일하게 설정되어 있다. 이에 반해, 변형예2에서는, 서브 러너(25)의 제2 부분(27)의 높이(27h)는, 수지 주입 게이트(28)에서의 멀티 배선 기판(10)의 주면(11x)으로부터의 높이(28h)보다 높게 되어 있다. 이와 같이 성형 금형(20)을 구성해도, 전술한 실시예1과 마찬가지의 효과가 얻어진다.
도 19는, 실시예1의 변형예3인 반도체 장치의 제조에서, 성형 금형에 멀티 배선 기판을 클램핑한 상태를 도시하는 단면도이다. 본 변형예3은, 라미네이트 방식을 채용한 예이다.
일괄 몰딩 방식에서는, 밀봉용 캐비티의 높이(두께)에 대한 평면적의 비가 매우 커지기 때문에, 밀봉용 캐비티로부터 수지 밀봉체를 분리하는 이형이 곤란해진다. 따라서, 일괄 몰딩 방식에서는, 라미네이트 방식이 채용되어 있다. 라미네이트 방식은, 도 19에 도시하는 바와 같이, 성형 금형(20)의 컬부(22), 러너(23), 밀봉용 캐비티(29), 수지 주입 게이트(28) 등의 각각의 내면 및 상형(22a)의 협지면(a1)에 필름(41)을 밀착시킨 상태에서, 포트(21)로부터 컬부(22), 러너(23), 수지 주입 게이트(28)를 통해서 밀봉용 캐비티(29)에 열경화성 수지를 주입함으로써 수지 밀봉체(29a)를 형성하는 방식이다. 필름(41)의 밀착은, 상형(22a)의 협지면(a1) 전체를 피복하도록 하여 상형(22a)와 하형(22b) 사이에 필름(41)을 배치하고, 상형(22a)에 설치된 흡인 구멍(40)으로부터의 흡인 작용에 의해 행해진다. 필름(41)으로서는, 예를 들면 수지로 이루어지는 가용성 필름이 이용된다.
이와 같이 하여 필름(41)을 밀착시킨 경우, 서브 러너(25)의 폭은 밀봉용 캐비티(29)와 비교하여 극단적으로 좁게 되어 있기 때문에, 서브 러너(25)로부터 밀봉용 캐비티(29)에 걸쳐 필름(41)에 주름이 발생하기 쉽게 된다. 또한, 서브 러너(25)는 복수 설치되어 있기 때문에, 복수의 서브 러너(25)에 의한 요철의 영향으로 더욱 주름이 발생하기 쉽게 된다.
그러나, 서브 러너(25)는, 멀티 배선 기판(10)의 주면(10x) 위에 위치(밀봉용 캐비티(29)측에 위치)하는 제2 부분(27)의 높이(27h)가 밀봉용 캐비티(29)의 높 이(29h)보다 낮게 되어 있기 때문에, 서브 러너(25)의 제2 부분(27)으로부터 밀봉용 캐비티(29)에 걸쳐 필름(41)에 발생하는 주름을 억제할 수 있다. 이 결과, 필름(41)의 주름에 기인하는 수지 밀봉체(29a)의 성형 불량을 억제할 수 있기 때문에, 반도체 장치(1)의 제조 수율 향상을 도모할 수 있다.
성형 금형(20)은, 캐비티(29)의 다른 쪽의 긴 변측(멀티 배선 기판(10)의 다른 쪽의 긴 변(11b)측)에도, 캐비티(29)에 연속하는 러너(30)가 복수 설치되어 있다. 이 러너(30)의 내면에도 필름(41)이 밀착하지만, 러너(30)의 높이(30h)는 밀봉용 캐비티(29)의 높이(29h)보다 낮게 되어 있기 때문에, 러너(30)로부터 밀봉용 캐비티(29)에 걸쳐 필름(41)에 발생하는 주름에 있어서도 억제할 수 있다.
[실시예 2]
도 20 내지 도 24는, 본 발명의 실시예2의 반도체 장치에 따른 도면으로서,
도 20은, 반도체 장치의 제조에서, 성형 금형에 멀티 배선 기판을 클램핑한 상태를 도시하는 투시적 평면도,
도 21은, 도 20의 f-f선에 따른 단면도,
도 22는, 도 21의 일부(도면을 향하여 우측 부분)를 확대한 단면도,
도 23은, 반도체 장치의 제조에서, 수지 밀봉 공정의 완료 후에 성형 금형으로부터 멀티 배선 기판을 추출한 상태를 도시하는 단면도,
도 24는, 반도체 장치의 제조에서, 브레이크 공정을 설명하기 위한 단면도((a), (b))이다.
본 실시예2의 성형 금형(20)은, 기본적으로 실시예1과 마찬가지의 구성으로 되어 있고, 이하의 구성이 서로 다르다.
즉, 본 실시예2의 성형 금형(20)은, 도 20 내지 도 22에 도시하는 바와 같이, 밀봉용 캐비티(29)의 다른 쪽의 긴 변측(멀티 배선 기판(10)의 다른 쪽의 긴 변(11b)측)에 이 밀봉용 캐비티(29)의 다른 쪽의 긴 변을 따라 연장하는 플로우 캐비티(flow cavity)(42)를 갖는 구성으로 되어 있다. 플로우 캐비티(42)는, 이것에 한정되지 않지만, 예를 들면 상형(20)측에 설치되고, 상형(20a)의 협지면(1a)보다 깊이 방향으로 우묵하게 들어가는 오목부로 구성되어 있다.
플로우 캐비티(42)와 밀봉용 캐비티(29) 사이에는, 멀티 배선 기판(10)의 다른 쪽의 긴 변(11b)(멀티 배선 기판(10)의 다른 쪽의 긴 변(11b))을 따라 복수의 러너(수지 유통로)(43)가 배치되어 있다. 복수의 러너(43)의 각각은, 멀티 배선 기판(10)의 다른 쪽의 긴 변(11b)를 가로질러, 멀티 배선 기판(10)의 내외에 걸쳐 연장되어 있다.
복수의 러너(43)의 각각은, 멀티 배선 기판(10)의 다른 쪽의 긴 변(11b)의 외측에 위치하고, 플로우 캐비티(42)에 연속하는 제1 부분(44)과, 멀티 배선 기판(10)의 주면(10x) 위에 위치하고, 제1 부분(44) 및 밀봉용 캐비티(29)에 연속하는 제2 부분(45)을 갖는 구성으로 되어 있다. 제2 부분(45)의 높이(멀티 배선 기판(10)의 주면(10x)으로부터의 높이(45h)는, 제1 부분(44)의 높이(멀티 배선 기판(10)의 주면(10x)으로부터의 높이(44h)보다 낮게 되어 있고, 또한 밀봉용 캐비티(29)의 높이(29h)보다 낮게 되어 있다. 본 실시예2에서, 제1 부분(44)의 높이(44h)는, 플로우 캐비티(42)의 높이(멀티 배선 기판(10)의 주면(10x)으로부터의 높 이)와 동일한 설정으로 되어 있다.
플로우 캐비티(42)의 한쪽의 긴 변측에는 복수의 플로우 캐비티(42)가 배치되고, 다른 쪽의 긴 변측에는 그 다른 쪽의 긴 변을 따라 복수의 에어벤트(31)가 배치되어 있다. 이 복수의 에어벤트(31)의 각각은, 플로우 캐비티(42)에 연속해 있다.
이와 같이 구성된 성형 금형(20)을 사용하여, 도 20 내지 도 22에 도시하는 바와 같이, 성형 금형(20)의 상형(20a)과 하형(20b) 사이에 멀티 배선 기판(10)을 위치 결정하고 클램핑한 후, 포트(21)로부터 컬부(22), 러너(23), 수지 주입 게이트(28)를 통해서 밀봉용 캐비티(29) 안에 열경화성 수지를 주입함으로써, 멀티 배선 기판(10)에 실장된 복수의 반도체 칩(2)을 일괄하여 수지 밀봉하는 수지 밀봉체(29a)를 형성한다.
이 수지 밀봉 공정에서, 열경화성 수지는, 성형 금형(20)의 포트(21)로부터 컬부(22), 러너(23) 및 수지 주입 게이트(28) 등을 통해서 밀봉용 캐비티(29)에 주입되기 때문에, 도 23에 도시하는 바와 같이, 밀봉용 캐비티(29)에서 형성되는 수지 밀봉체(29a)와는 별도로, 컬부(22), 및 러너(23) 등에 잔존하는 열경화성 수지에 의해 수지 밀봉체(29a)와 일체화된 수지체(불필요 수지체)(32)가 형성된다.
또한, 이 공정에서, 러너(23)와 반대측의 플로우 캐비티(42)에도 열경화성 수지가 주입되고, 이 플로우 캐비티(42) 및 러너(43) 등에 주입된 열경화성 수지에 의해 수지 밀봉체(29a)와 일체화된 수지체(불필요 수지체)(46)도 동시에 형성된다.
여기서, 수지체(46)에 대해 설명한다.
수지체(46)는, 성형 금형(20)의 러너(43), 플로우 캐비티(42) 등에 잔존하는 열경화성 수지에 의해 형성되기 때문에, 러너(43), 플로우 캐비티(42) 등의 형상과 거의 동일한 형상으로 형성된다. 따라서, 수지체(46)는, 멀티 배선 기판(10)의 다른 쪽의 긴 변(11b)의 외측으로부터 그 다른 쪽의 긴 변(11b)을 가로질러 수지 밀봉체(29a)와 일체로 형성되어 있다.
수지체(32)는, 도 23에 도시하는 바와 같이, 성형 금형(20)의 플로우 캐비티(42)에 대응하는 제1 수지 부분(42a)과, 성형 금형(20)의 러너(43)의 제1 부분(44)에 대응하는 제2 수지 부분(44a)과, 성형 금형(20)의 러너(43)의 제2 부분(45)에 대응하는 제3 수지 부분(45a)을 갖는 구성으로 되어 있다. 제1 및 제2 수지 부분(42a, 44a)은, 멀티 배선 기판(10)의 외측에 위치하고, 제2 수지 부분(44a)은, 제1 수지 부분(42a)에 연속해 있다. 제3 수지 부분(45a)은, 멀티 배선 기판(10)의 주면(10x) 위에 위치하고, 제2 수지 부분(44a) 및 수지 밀봉체(29a)에 연속해 있다.
제3 수지 부분(45a)의 두께(멀티 배선 기판(10)의 주면(10x)으로부터의 두께)는, 제2 수지 부분(44a)의 두께(멀티 배선 기판(10)의 주면(10x)으로부터의 두께)보다 얇게 되어 있고, 또한 수지 밀봉체(29a)의 두께(멀티 배선 기판(10)의 주면(10x)으로부터의 두께)보다 얇게 되어 있다. 제1 수지 부분(42a)의 두께(멀티 배선 기판(10)의 주면(10x)으로부터의 두께)는, 제2 수지 부분(44a)의 두께와 동일하게 되어 있다.
수지체(46)의 제2 및 제3 수지 부분(44a, 45a)은, 멀티 배선 기판(10)의 다른 쪽의 긴 변(11b)을 가로지르는 방향을 따라 연장하고, 제3 수지 부분(45a)은, 멀티 배선 기판(10)의 다른 쪽의 긴 변(11b)에서 종단되어 있다.
이와 같이 구성된 수지체(46)는, 멀티 배선 기판(10)의 주면(10x)에 밀착하는 제3 수지 부분(45a)의 두께가 멀티 배선 기판(10)의 외측에 위치하는 제1 및 제2 수지 부분(42a, 44a)의 높이 보다 낮게 되어 있고, 또한 제3 부분(45a)이 배선 기판(10)의 다른 쪽의 긴 변(11b)에서 종단되어 있기 때문에, 수지 밀봉체(29a)에 대하여 수지체(46)를 멀티 배선 기판(10)의 두께 방향으로 절곡했을 때, 제2 수지 부분(44a)과 제3 수지 부분(45a) 사이의 연결 부분(분리부(46p))에 휨 응력이 집중하여, 이 분리부(46p)에 균열을 발생시킬 수 있다.
브레이크 공정에서는, 도 24의 (a)에 도시하는 바와 같이, 스테이지(35)에 배치된 멀티 배선 기판(10)을 패키지 압축 부재(36)에 의해 고정하고, 그 후, 수지체(32)의 분리부(32p)에 휨 응력이 집중하도록 수지 밀봉체(29a)에 대하여 수지체(32)를 멀티 배선 기판(10)의 두께 방향으로 절곡하여, 분리부(32p)에 균열을 발생시킴과 함께, 수지체(46)의 분리부(46p)에 휨 응력이 집중하도록 수지 밀봉체(29a)에 대하여 수지체(46)를 멀티 배선 기판(10)의 두께 방향으로 절곡하여, 분리부(46p)에 균열을 발생시킨다. 이것에 의해, 도 24의 (b)에 도시하는 바와 같이, 분리부(32p)로부터 수지체(32)가 분리되기 때문에, 수지체(32) 중, 멀티 배선 기판(10)의 외측에 위치하는 제1 및 제2 수지 부분(32a, 32b)이 제거된다. 또한, 분리부(46p)로부터 수지체(46)가 분리되기 때문에, 수지체(46) 중, 멀티 배선 기판(10)의 외측에 위치하는 제1 및 제2 수지 부분(42a, 44a)이 제거된다.
이 후, 전술한 실시예1과 마찬가지의 공정을 실시함으로써, 반도체 장치가 거의 완성된다.
이와 같이, 플로우 캐비티(42)를 구비한 성형 금형(20)을 사용함으로써, 밀봉용 캐비티(29) 내에서의 열경화성 수지의 미충전을 억제할 수 있기 때문에, 수지 밀봉체(29a)의 성형 불량을 억제할 수 있음과 함께, 전술한 실시예1과 마찬가지의 효과가 얻어진다.
[실시예 3]
본 실시예3에서는, 개별 몰딩 방식을 채용하는 반도체 장치에 대해 설명한다.
도 25 내지 도 32는, 본 실시예3의 반도체 장치에 따른 도면으로서,
도 25는, 반도체 장치의 내부 구조를 도시하는 도면((a)는 투시적 평면도, (b)는 (a)의 g-g선에 따른 단면도),
도 26은, 반도체 장치의 제조에 사용되는 멀티 배선 기판의 구성을 도시하는 도면((a)는 평면도, (b)는 단면도),
도 27은, 반도체 장치의 제조에서, 성형 금형에 멀티 배선 기판을 클램핑한 상태를 도시하는 투시적 평면도,
도 28은, 도 27의 h-h선에 따른 단면도,
도 29는, 도 27의 i-i선에 따른 단면도,
도 30은, 반도체 장치의 제조에서, 성형 금형의 밀봉용 캐비티(수지 밀봉체 성형부)에 수지를 주입하여 수지 밀봉체를 형성한 상태를 도시하는 투시적 평면도,
도 31은, 도 30의 j-j선에 따른 단면도,
도 32는, 반도체 장치의 제조에서, 브레이크 공정을 설명하기 위한 단면도((a), (b))이다.
본 실시예3의 반도체 장치(1a)는, 도 25((a), (b))에 도시하는 바와 같이, 배선 기판(54)의 주면(54x)에 반도체 칩(2)이 실장되고, 배선 기판(54)의 이면(54y)에 돌기 형상 전극으로서 예를 들면 볼 형상의 땜납 범프(8)가 복수개 배치된 패키지 구조로 되어 있다.
반도체 칩(2), 복수의 본딩 와이어(6) 등은, 배선 기판(54)의 주면(54x)측에 선택적으로 형성된 수지 밀봉체(7)에 의해 수지 밀봉되어 있다. 본 실시예3의 수지 밀봉체(7)의 평면 사이즈는, 배선 기판(54)의 평면 사이즈보다 약간 작게 되어 있다.
수지 밀봉체(7)의 서로 반대측에 위치하는 2개의 각부에서, 한쪽의 각부의 외측에는, 수지 밀봉체(7)와 일체화된 수지체(70a)가 배치되고, 다른 쪽의 각부의 외측에는, 수지 밀봉체(7)와 일체화된 수지체(30a)가 배치되어 있다. 수지체(70a 및 30a)는, 배선 기판(54)의 주면(54x) 위에 배치되어 있다.
반도체 장치(1a)의 제조에서는, 도 26((a), (b))에 도시하는 멀티 배선 기판(50), 및 도 27 내지 도 29에 도시하는 성형 금형(60)이 사용된다.
도 26((a), (b))에 도시하는 바와 같이, 멀티 배선 기판(50)은, 그 두께 방향과 교차하는 평면 형상이 사각형으로 되어 있고, 본 실시예에서는 직사각형으로 되어 있다. 멀티 배선 기판(50)의 주면(칩 탑재면)(50x)에는 복수의 제품 형성 영역(14)이 일렬 배치로 설치되고, 각각의 제품 형성 영역(14) 안에는 몰드 영역(12) 이 설치되며, 각각의 몰드 영역(12) 안에는 칩 탑재 영역이 설치되어 있다. 각 제품 형성 영역(14)은, 그 4개의 변에 대응하여 제품 형성 영역(14)의 외측에 설치된 4개의 슬릿(17)으로 둘러싸여 있다. 본 실시예3에서, 멀티 배선 기판(50)은, 이것에 한정되지 않지만, 예를 들면 그 긴 변 방향을 따라 일렬로 배치된 5개의 제품 형성 영역(14)을 갖는 구성으로 되어 있다.
성형 금형(60)은, 도 27 내지 도 29에 도시하는 바와 같이, 상하 방향(Z 방향)으로 서로 겹치는 상형(60a) 및 하형(60b)을 갖고, 또한, 포트(61), 컬부(62), 러너(수지 유통로)(63), 수지 주입 게이트(68), 밀봉용 캐비티(수지 밀봉체 성형부)(69), 러너(30), 에어벤트부(31) 등을 갖는 구성으로 되어 있다. 멀티 배선 기판(50)은, 도 29에 도시하는 바와 같이, 상형(60a)의 협지면(정합면)(a1)과 하형(60b)의 협지면(b1) 사이에 배치되고, 상형(60a)과 하형(60b)을 클램핑했을 때의 클램핑력에 의해 협지 고정된다.
도 28에 도시하는 바와 같이, 컬부(62), 러너(수지 유통로)(63), 수지 주입 게이트(68), 밀봉용 캐비티(수지 밀봉체 형성부)(69), 러너(수지 유통로)(30), 및 에어벤트부(31) 등은, 이것에 한정되지 않지만, 예를 들면 상형(60a)측에 설치되고, 상형(60a)의 협지면(a1)보다 깊이 방향으로 우묵하게 들어가는 오목부로 구성되어 있다. 포트(61)는,, 이것에 한정되지 않지만, 예를 들면 하형(60b)측에 설치되어 있다.
도 27 내지 도 29에 도시하는 바와 같이, 성형 금형(60)에 멀티 배선 기판(50)을 위치 결정하여 클램핑했을 때, 밀봉용 캐비티(69)는, 멀티 배선 기판(60)의 주면(60x) 위에 배치되고, 각 제품 형성 영역(14)에 대응하여 복수 설치되어 있다. 밀봉용 캐비티(69)의 평면 형상은, 예를 들면 정사각형으로 되어 있다.
포트(61), 컬부(62), 러너(63), 수지 주입 게이트(68), 러너(수지 유통로)(30), 및 에어벤트부(31) 등은, 복수의 밀봉용 캐비티(69)에 대응하여 복수 설치되어 있다.
복수의 컬부(22)의 각각은, 멀티 배선 기판(60)의 서로 반대측에 위치하는 2개의 긴 변(51a, 51b) 중의 한쪽의 긴 변(51a)의 외측에 위치하고, 이 한쪽의 긴 변(51a)을 따라 배치되어 있다.
러너(63)는, 대응하는 컬부(62)와 밀봉용 캐비티(69) 사이에 위치하고, 멀티 배선 기판(50)의 한쪽의 긴 변(51a)을 가로지르고 있다. 러너(63)는, 일단측이 대응하는 컬부(62)에 연속하고, 타단측이 대응하는 밀봉용 캐비티(69)의 제1 각부에 연속해 있다.
수지 주입 게이트(68)는, 러너(63)와 밀봉용 캐비티(69)의 제2 각부와의 연결부에 설치되어 있다.
각 러너(30)는, 멀티 배선 기판(50)의 다른 쪽의 긴 변(51b)측에 위치하고, 멀티 배선 기판(50)의 주면(50x) 위에 배치되어 있다. 러너(30)는, 일단측이 밀봉용 캐비티(69)의 제1 각부와 반대측의 제2 각부에 연속하고, 일단측과 반대측의 타단측이 멀티 배선 기판(50)의 다른 쪽의 긴 변(51b)보다 내측에서 종단되어 있다.
각 에어벤트부(31)는, 대응하는 러너(30)의 타단측에 연속해 있다. 각 포트(61)는, 대응하는 컬부(62)와 중첩되는 위치에 배치되어 있다.
도 27 및 도 28에 도시하는 바와 같이, 러너(63)는, 컬부(62)에 연속하고, 멀티 배선 기판(50)의 외측에 위치하는 제1 부분(66)과, 이 제1 부분(66) 및 밀봉용 캐비티(69)의 제1 각부에 연속하고, 멀티 배선 기판(10)의 주면(10x) 위에 위치하는 제2 부분(67)을 갖는 구성으로 되어 있다. 도 28에 도시하는 바와 같이, 제2 부분(67)의 높이(멀티 배선 기판(50)의 주면(50x)으로부터의 높이)(67h)는, 제1 부분(66)의 높이(멀티 배선 기판(50)의 주면(50x)으로부터의 높이)(66h)보다 낮게 되어 있고, 또한 밀봉용 캐비티(69)의 높이(멀티 배선 기판(50)의 주면(50x)으로부터의 높이)(69h)보다 낮게 되어 있다. 본 실시예3에서, 러너(63)의 제2 부분(67)의 높이(67h)는, 예를 들면, 수지 주입 게이트(68)의 높이(멀티 배선 기판(50)의 주면(50x)으로부터의 높이)와 동일한 설정으로 되어 있다.
러너(30)는, 멀티 배선 기판(50)의 주면(50x)으로부터의 높이(30h)가 밀봉용 캐비티(69)의 높이(69h)보다 낮게 되어 있다. 본 실시예1에서, 러너(30)의 높이(30h)는, 예를 들면 러너(63)의 제2 부분(67)의 높이(67h)와 동일한 설정으로 되어 있다.
다음으로, 반도체 장치(1a)의 제조에 대해, 도 26 내지 도 32를 이용하여 설명한다.
먼저, 멀티 배선 기판(50), 및 성형 금형(60)을 준비한다.
다음으로, 도 26((a), (b))에 도시하는 바와 같이, 멀티 배선 기판(50)의 복수의 제품 형성 영역(14)의 각각의 칩 탑재 영역에, 접착재를 개재하여 반도체 칩(2)을 접착 고정하고, 그 후, 멀티 배선 기판(50)의 각 제품 형성 영역(14)에서, 도 26((a), (b))에 도시하는 바와 같이, 제품 형성 영역(14)의 복수의 접속용 패드(5)(도 25의 (a) 참조)와, 이 제품 형성 영역(14)에 탑재된 반도체 칩(2)의 복수의 접속용 패드(3)(도 25의 (a) 참조)를 복수의 본딩 와이어(6)로 각각 전기적으로 접속한다. 이 공정에 의해, 멀티 배선 기판(50)의 주면에 복수의 제품 형성 영역(14)에 대응하여 복수의 반도체 칩(2)이 실장된다.
다음으로, 도 27 내지 도 29에 도시하는 바와 같이, 성형 금형(60)의 상형(60a)과 하형(60b) 사이에 멀티 배선 기판(50)을 위치 결정하고 클램핑한다. 이때, 멀티 배선 기판(50)의 위치 결정은, 멀티 배선 기판(50)의 위치 결정 구멍(16)에 성형 금형(60)의 파일럿 핀을 삽입함으로써 행해진다. 또한, 멀티 배선 기판(50)은, 상형(60a)과 하형(60b)을 클램핑했을 때의 클램핑력에 의해 협지 고정된다.
또한, 상형(60a)과 하형(60b)을 클램핑하기 전에, 각 포트(61)에 미리 가열된 수지 태블릿(33)이 투입된다.
다음으로, 성형 금형(60)을 가열하여 수지 태블릿(33)을 용융하고, 포트(61) 내의 플런저(34)를 상승시킨다. 이 플런저(34)의 상승에 의한 압력에 의해, 도 30 및 도 31에 도시하는 바와 같이, 용융한 열경화성 수지는, 포트(61)로부터 컬부(62), 러너(63), 수지 주입 게이트(68)를 통해서 밀봉용 캐비티(69)에 주입된다. 멀티 배선 기판(50)의 복수의 제품 형성 영역(14)에 대응하여 멀티 배선 기판(50)의 주면(50x)에 실장된 복수의 반도체 칩(2)은, 밀봉용 캐비티(69)에 주입된 열경화성 수지에 의해 각 제품 형성 영역(14)마다 수지 밀봉되고, 이들을 수지 밀봉한 열경화성 수지가 경화함으로써, 각 밀봉용 캐비티(69) 안에 수지 밀봉체(69a)가 형성된다.
이 수지 밀봉 공정에서, 열경화성 수지는, 성형 금형(60)의 포트(61)로부터 컬부(62), 러너(63) 및 수지 주입 게이트(68) 등을 통해서 밀봉용 캐비티(69)에 주입되기 때문에, 밀봉용 캐비티(69)에서 형성되는 수지 밀봉체(29a)와는 별도로, 컬부(62), 러너(63) 등에 잔존하는 열경화성 수지에 의해 수지체(불필요 수지체)(70)가 형성된다. 이 수지체(70)는, 수지 밀봉체(69a)와 일체로 형성된다.
또한, 이 공정에서, 러너(63)와 반대측의 러너(30)에도 열경화성 수지가 주입되고, 이 러너(30)에 주입된 열경화성 수지에 의해 수지 밀봉체(69a)와 일체화된 수지체(불필요 수지체)(30a)도 동시에 형성된다.
다음으로, 수지 밀봉체(69a)의 경화를 안정시키는 큐어 공정을 실시한 후, 성형 금형을 형개방하여, 성형 금형(60)으로부터 멀티 배선 기판(50)을 추출한다.
여기서, 수지체(70 및 30a)에 대해 설명한다.
수지체(70)는, 성형 금형(60)의 컬부(62), 러너(63) 등에 잔존하는 열경화성 수지에 의해 형성되기 때문에, 컬부(62), 러너(63) 등의 형상과 거의 동일한 형상으로 형성된다. 따라서, 수지체(70)는, 멀티 배선 기판(50)의 한쪽의 긴 변(51a)의 외측으로부터 그 한쪽의 긴 변(51a)을 가로질러 수지 밀봉체(69a)와 일체로 형성되어 있다.
수지체(70)는, 도 32에 도시하는 바와 같이, 성형 금형(60)의 컬부(62)에 대응하는 제1 수지 부분(70a)과, 성형 금형(60)의 러너(63)의 제1 부분(66)에 대응하 는 제2 수지 부분(70b)과, 성형 금형(60)의 서브 러너(63)의 제2 부분(67)에 대응하는 제3 수지 부분(70c)을 갖는 구성으로 되어 있다. 제1 및 제2 수지 부분(70a, 70b)은, 멀티 배선 기판(50)의 외측에 위치하고, 제2 수지 부분(70b)은, 제1 수지 부분(70a)에 연속해 있다. 제3 수지 부분(70c)은, 멀티 배선 기판(50)의 주면(50x) 위에 위치하고, 제2 배선 부분(70b) 및 수지 밀봉체(69a)에 연속해 있다.
제3 수지 부분(70c)의 두께(멀티 배선 기판(50)의 주면(50x)으로부터의 두께)는, 제2 수지 부분(70b)의 두께(멀티 배선 기판(50)의 주면(50x)으로부터의 두께)보다 얇게 되어 있고, 또한 수지 밀봉체(69a)의 두께(멀티 배선 기판(50)의 주면(50x)으로부터의 두께)보다도 얇게 되어 있다. 제1 수지 부분(70a)의 두께(멀티 배선 기판(50)의 주면(50x)으로부터의 두께)는, 제2 수지 부분(70b)의 두께보다 두껍게 되어 있다.
수지체(70)의 제2 및 제3 수지 부분(70b, 70c)은, 멀티 배선 기판(50)의 한쪽의 긴 변(51a)을 가로지르는 방향을 따라 연장하고, 제3 수지 부분(70c)은, 멀티 배선 기판(5O)의 한쪽의 긴 변(51a)에서 종단되어 있다.
이와 같이 구성된 수지체(70)는, 멀티 배선 기판(50)의 주면(50x0에 밀착하는 제3 수지 부분(70c)의 두께가 멀티 배선 기판(50)의 외측에 위치하는 제1 및 제2 수지 부분(70a, 70b)의 두께보다도 얇게 되어 있고, 또한 제3 수지 부분(70c)이 배선 기판(50)의 한쪽의 긴 변(51a)에서 종단되어 있기 때문에, 수지 밀봉체(69a)에 대하여 수지체(70)를 멀티 배선 기판(50)의 두께 방향으로 절곡했을 때, 제2 수지 부분(70b)과 제3 수지 부분(70c) 사이의 연결 부분(분리부(70p))에 휨 응력이 집중하여, 이 분리부(70p)에 균열을 발생시킬 수 있다.
수지체(30a)는, 성형 금형(60)의 러너(30)에 잔존하는 열경화성 수지에 의해 형성되기 때문에, 러너(30)와 거의 동일한 형상으로 형성된다. 따라서, 수지체(30a)는, 멀티 배선 기판(50)의 다른 쪽의 긴 변(51b)측에서, 멀티 배선 기판(50)의 주면(50x) 위에 형성된다. 또한, 수지체(30a)는, 일단측이 수지 밀봉체(69a)에 연속하고, 일단측과 반대측이 멀티 배선 기판(50)의 다른 쪽의 긴 변(51b)보다 내측에서 종단되어 있다. 또한, 수지체(30a)는, 멀티 배선 기판(50)의 주면(50x)으로부터의 두께가 수지 밀봉체(69a)의 두께보다 얇게 되어 있고, 본 실시예3에서 수지체(30a)의 두께는, 예를 들면 수지체(70)의 제3 수지 부분(70c)의 두께와 동일한 설정으로 되어 있다.
다음으로, 도 32의 (a)에 도시하는 바와 같이, 스테이지(35)에 배치된 멀티 배선 기판(50)을 패키지 압축 부재(36)에 의해 고정하고, 그 후, 수지체(70)의 분리부(70p)에 휨 응력이 집중하도록 수지 밀봉체(69a)에 대하여 수지체(70)를 멀티 배선 기판(50)의 두께 방향으로 절곡하여, 분리부(70p)에 균열을 발생시킨다. 이것에 의해, 도 32의 (b)에 도시하는 바와 같이, 분리부(70p)로부터 수지체(70)가 분리되기 때문에, 수지체(70) 중, 멀티 배선 기판(10)의 외측에 위치하는 제1 및 제2 수지 부분(70a, 70b)이 제거된다.
이 후, 전술한 실시예1과 마찬가지의 공정을 실시함으로써, 도 25((a), (b))에 도시하는 반도체 장치(1a)가 거의 완성된다.
이와 같이, 본 실시예3에서도, 전술한 실시예1과 마찬가지의 효과가 얻어진 다.
이상, 본 발명자에 의해서 이루어진 발명을, 상기 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은, 상기 실시 형태에 한정되는 것이 아니라, 그 요지를 일탈하지 않은 범위에서 여러 가지 변경 가능한 것은 물론이다.
예를 들면, 본 발명은, 배선 기판에 돌기 형상 전극을 개재하여 반도체 칩이 실장(플립 칩 실장)된 반도체 장치에도 적용할 수 있다.
본원에서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 하기와 같다.
본원 발명에 따르면, 반도체 장치의 제조 수율 향상을 도모할 수 있다.
본원 발명에 따르면, 반도체 장치의 생산성 향상을 도모할 수 있다.

Claims (25)

  1. 주면에 반도체 칩이 실장된 배선 기판을 준비하는 공정과,
    상형과 하형 사이에 상기 배선 기판을 배치했을 때, 상기 배선 기판에 실장된 상기 반도체 칩을 피복하도록 하여 상기 배선 기판의 주면 위에 위치하는 수지 밀봉체 성형부와, 상기 배선 기판의 외측으로부터 상기 배선 기판의 한 변을 가로질러 상기 수지 밀봉체 성형부에 연속하는 수지 유통로를 갖는 성형 금형을 준비하는 공정과,
    상기 성형 금형의 상형과 하형 사이에 상기 배선 기판을 배치하고, 상기 수지 유통로를 통해서 상기 수지 밀봉체 성형부에 수지를 주입함으로써 상기 배선 기판에 실장된 상기 반도체 칩을 수지 밀봉하는 수지 밀봉체를 형성하는 공정과,
    상기 수지 유통로에 잔존하는 상기 수지에 의해 상기 수지 밀봉체와 일체로 형성된 수지체에, 상기 배선 기판의 두께 방향에 따른 휨 응력(bending stress)을 부가하여, 상기 수지체에 균열을 발생시키는 공정
    을 포함하고,
    상기 수지 유통로는, 상기 배선 기판의 외측에 위치하는 제1 부분과, 상기 제1 부분 및 상기 수지 밀봉체 성형부에 연속하고, 상기 배선 기판의 주면 위에 위치하는 제2 부분을 갖고,
    상기 제2 부분은, 상기 배선 기판의 주면으로부터의 높이가 상기 제1 부분보다 낮은 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 수지 유통로의 제2 부분은, 상기 배선 기판의 주면으로부터의 높이가 상기 수지 밀봉체 성형부보다 낮은 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 수지 유통로의 제2 부분은, 상기 배선 기판의 한 변에서 종단되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 수지 유통로의 제2 부분은, 상기 배선 기판의 주면 위로서 상기 배선 기판의 한 변의 근방에서 종단되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 수지 유통로의 제1 부분과 제2 부분은, 상기 배선 기판의 한 변 상에서 연속해 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 수지 유통로의 제1 부분과 제2 부분은, 상기 배선 기판의 한 변보다 약 간 내측에서 연속해 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 수지 유통로의 제2 부분은, 상기 배선 기판의 주면으로부터의 높이가 상기 제2 부분과 상기 수지 밀봉체 성형부와의 연결부에서의 수지 주입 게이트와 동일한 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 수지 유통로의 제2 부분은, 상기 배선 기판의 주면으로부터의 높이가 상기 제2 부분과 상기 수지 밀봉체 형성부와의 연결부에서의 수지 주입 게이트보다 높은 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 수지 밀봉체를 형성하는 공정은, 상기 수지 유통로의 내면 및 상기 수지 밀봉체 성형부의 내면에 필름을 밀착시킨 상태에서 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 배선 기판은, 복수의 제품 형성 영역을 갖고,
    상기 반도체 칩은, 상기 배선 기판의 각 제품 형성 영역에 대응하여 복수 실 장되고,
    상기 수지 유통로는, 상기 배선 기판의 한 변을 따라 복수 설치되고,
    상기 수지 밀봉체 성형부는, 상기 배선 기판의 복수의 제품 형성 영역을 일괄하여 피복하는 크기로 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 배선 기판은, 상기 배선 기판의 한 변을 따라 복수의 제품 형성 영역을 갖고,
    상기 반도체 칩은, 상기 배선 기판의 각 제품 형성 영역에 대응하여 복수 실장되고,
    상기 수지 유통로 및 상기 수지 밀봉체 성형부는, 상기 배선 기판의 각 제품 형성 영역에 대응하여 복수 설치되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 주면에 반도체 칩이 실장된 배선 기판을 준비하는 공정과,
    상형과 하형 사이에 상기 배선 기판을 배치했을 때, 상기 배선 기판에 실장된 상기 반도체 칩을 피복하도록 하여 상기 배선 기판의 주면 위에 위치하는 수지 밀봉체 성형부와, 상기 배선 기판의 외측으로부터 상기 배선 기판의 제1 변을 가로질러 상기 수지 밀봉체 성형부에 연속하는 제1 수지 유통로와, 상기 배선 기판의 제1 변과 반대측의 제2 변측에서 상기 배선 기판의 주면 위에 위치하고, 상기 수지 밀봉체 성형부에 연속하는 제2 수지 유통로를 갖는 성형 금형을 준비하는 공정과,
    상기 성형 금형의 상형과 하형 사이에 상기 배선 기판을 배치하고, 상기 제1 수지 유통로를 통해서 상기 수지 밀봉체 성형부 및 상기 제2 수지 유통로에 수지를 주입함으로써, 상기 배선 기판에 실장된 상기 반도체 칩을 수지 밀봉하는 수지 밀봉체, 및 상기 수지 밀봉체와 일체화된 제2 수지체를 형성하는 공정과,
    상기 제1 수지 유통로에 잔존하는 상기 수지에 의해 상기 수지 밀봉체와 일체로 형성된 제1 수지체에 상기 배선 기판의 두께 방향에 따른 휨 응력을 부가하여, 상기 제1 수지체에 균열을 발생시키는 공정
    을 포함하고,
    상기 성형 금형의 제1 수지 유통로는, 상기 배선 기판의 외측에 위치하는 제1 부분과, 상기 제1 부분 및 상기 수지 밀봉체 성형부에 연속하고, 상기 배선 기판의 주면 위에 위치하는 제2 부분을 갖고,
    상기 제1 수지 유통로의 제2 부분, 및 상기 제2 수지 유통로는, 상기 배선 기판의 주면으로부터의 높이가 상기 제1 수지 유통로의 제1 부분 및 상기 수지 밀봉체 성형부보다 낮은 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 제2 수지 유통로는, 일단측이 상기 수지 밀봉체 성형부에 연속해 있고,
    상기 제2 수지 유통로의 일단측과 반대측의 타단측은, 상기 배선 기판의 제2 변보다 내측에서 종단되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 제2 수지 유통로의 타단측은, 에어벤트부(air bent)에 연속해 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제12항에 있어서,
    상기 수지 밀봉체를 형성하는 공정은, 상기 제1 및 제2 수지 유통로의 내면, 및 상기 수지 밀봉체 성형부의 내면에 필름을 밀착시킨 상태에서 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제12항에 있어서,
    상기 배선 기판은, 복수의 제품 형성 영역을 갖고,
    상기 반도체 칩은, 상기 배선 기판의 각 제품 형성 영역에 대응하여 복수 실장되고,
    상기 제1 수지 유통로는, 상기 배선 기판의 제1 변을 따라 복수 설치되고,
    상기 제2 수지 유통로는, 상기 배선 기판의 제2 변을 따라 복수 설치되고,
    상기 수지 밀봉체 성형부는, 상기 배선 기판의 복수의 제품 형성 영역을 일괄하여 피복하는 크기로 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제12항에 있어서,
    상기 배선 기판은, 상기 배선 기판의 제1 변을 따라 복수의 제품 형성 영역을 갖고,
    상기 반도체 칩은, 상기 배선 기판의 각 제품 형성 영역에 대응하여 복수 실장되고,
    상기 제1 및 제2 수지 유통로, 및 상기 수지 밀봉체 성형부는, 상기 배선 기판의 각 제품 형성 영역에 대응하여 복수 설치되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 평면적으로 배치된 복수의 제품 형성 영역을 갖고, 상기 복수의 제품 형성 영역에 대응하여 주면에 복수의 반도체 칩이 실장된 배선 기판을 준비하는 공정과,
    상형과 하형 사이에 상기 배선 기판을 배치했을 때, 상기 배선 기판의 복수의 제품 형성 영역을 피복하도록 하여 상기 배선 기판의 주면 위에 위치하는 수지 밀봉체 성형부와, 상기 배선 기판의 외측으로부터 상기 배선 기판의 제1 변을 가로질러 상기 수지 밀봉체 성형부에 연속해 있는 제1 수지 유통로와, 상기 배선 기판의 외측으로부터 상기 배선 기판의 제1 변과 반대측의 제2 변을 가로질러 일단측이 상기 수지 밀봉체 성형부에 연속하는 제2 수지 유통로와, 상기 배선 기판의 제2 변의 외측에 위치하고, 상기 제2 수지 유통로의 일단측과 반대측의 타단측에 연속하는 플로우 캐비티(flow cavity)를 포함하는 성형 금형을 준비하는 공정과,
    상기 성형 금형의 상형과 하형 사이에 상기 배선 기판을 배치하고, 상기 제1 수지 유통로를 통해서 상기 수지 밀봉체 성형부에 수지를 주입함으로써 상기 배선 기판에 실장된 상기 복수의 반도체 칩을 일괄하여 수지 밀봉하는 수지 밀봉체를 형성하는 공정과,
    상기 제1 수지 유통로에 잔존하는 상기 수지에 의해 상기 수지 밀봉체와 일체로 형성된 제1 수지체, 및 상기 제2 수지 유통로에 잔존하는 상기 수지에 의해 상기 수지 밀봉체와 일체로 형성된 제2 수지체에, 상기 배선 기판의 두께 방향에 따른 휨 응력을 부가하여, 상기 제1 및 제2 수지체에 균열을 발생시키는 공정
    을 포함하고,
    상기 제1 및 제2 수지 유통로는, 상기 배선 기판의 외측에 위치하는 제1 부분과, 상기 제1 부분 및 상기 수지 밀봉체 형성부에 연속하고, 또한 상기 배선 기판의 주면 위에 위치하는 제2 부분을 갖고,
    상기 제1 및 제2 수지 유통로 각각의 제2 부분은, 상기 배선 기판의 주면으로부터의 높이가 상기 각각의 제1 부분보다 낮은 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 제1 및 제2 수지 유통로의 각각의 제2 부분은, 상기 배선 기판의 주면으로부터의 높이가 상기 수지 밀봉체 성형부보다 낮은 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제18항에 있어서,
    상기 제1 수지 유통로의 제2 부분은, 상기 배선 기판의 제1 변에서 종단되고,
    상기 제2 수지 유통로의 제2 부분은, 상기 배선 기판의 제2 변에서 종단되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제18항에 있어서,
    상기 제1 수지 유통로의 제2 부분은, 상기 배선 기판의 주면 위로서 상기 배선 기판의 제1 변의 근방에서 종단되고,
    상기 제2 수지 유통로의 제2 부분은, 상기 배선 기판의 주면 위로서 상기 배선 기판의 제2 변의 근방에서 종단되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제18항에 있어서,
    상기 수지 밀봉체를 형성하는 공정은, 상기 제1 및 제2 수지 유통로의 내면, 및 상기 수지 밀봉체 성형부의 내면에 필름을 밀착시킨 상태에서 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 주면에 반도체 칩이 실장된 배선 기판을 준비하는 공정과,
    상형과 하형 사이에 상기 배선 기판을 배치했을 때, 상기 배선 기판에 실장된 상기 반도체 칩을 피복하도록 하여 상기 배선 기판의 주면 위에 위치하는 수지 밀봉체 성형부와, 상기 배선 기판의 외측으로부터 상기 배선 기판의 한 변을 가로질러 상기 수지 밀봉체 성형부에 연속하는 수지 유통로를 갖는 성형 금형을 준비하는 공정과,
    상기 성형 금형의 상형과 하형 사이에 상기 배선 기판을 배치하고, 상기 수지 유통로의 내면 및 상기 수지 밀봉체 성형부의 내면에 필름을 밀착시킨 상태에서 상기 수지 유통로를 통해서 상기 수지 밀봉체 성형부에 수지를 주입함으로써 상기 배선 기판에 실장된 상기 반도체 칩을 수지 밀봉하는 수지 밀봉체를 형성하는 공정
    을 포함하고,
    상기 수지 유통로는, 상기 배선 기판의 주면으로부터의 높이가 상기 배선 기판의 주면 위에서 상기 수지 밀봉체 성형부보다 낮게 되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 제23항에 있어서,
    상기 수지 유통로는, 상기 배선 기판의 외측에 위치하는 제1 부분과, 상기 제1 부분 및 상기 수지 밀봉체 성형부에 연속하고, 상기 배선 기판의 주면 위에 위치하는 제2 부분을 갖고,
    상기 제2 부분은, 상기 배선 기판의 주면으로부터의 높이가 상기 제1 부분 및 상기 수지 밀봉체 성형부보다 낮은 것을 특징으로 하는 반도체 장치의 제조 방 법.
  25. 제23항에 있어서,
    상기 배선 기판은, 복수의 제품 형성 영역을 갖고,
    상기 반도체 칩은, 상기 배선 기판의 각 제품 형성 영역에 대응하여 복수 실장되고,
    상기 수지 유통로는, 상기 배선 기판의 한 변을 따라 복수 설치되고,
    상기 수지 밀봉체 성형부는, 상기 배선 기판의 복수의 제품 형성 영역을 일괄하여 피복하는 크기로 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060025715A 2005-03-22 2006-03-21 반도체 장치의 제조 방법 KR20060102504A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005081453A JP2006269486A (ja) 2005-03-22 2005-03-22 半導体装置の製造方法
JPJP-P-2005-00081453 2005-03-22

Publications (1)

Publication Number Publication Date
KR20060102504A true KR20060102504A (ko) 2006-09-27

Family

ID=37015712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025715A KR20060102504A (ko) 2005-03-22 2006-03-21 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20060216867A1 (ko)
JP (1) JP2006269486A (ko)
KR (1) KR20060102504A (ko)
CN (1) CN1838391A (ko)
TW (1) TW200707598A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008099256A (ja) * 2006-10-10 2008-04-24 Bse Co Ltd マイクロホン組立体の製造装置及び製造方法
KR101230714B1 (ko) * 2010-02-03 2013-02-07 다이-이치 세이코 가부시키가이샤 수지밀봉 금형장치
US9881814B2 (en) 2015-02-12 2018-01-30 Samsung Electronics Co., Ltd. Apparatus for manufacturing semiconductor package and method for manufacturing semiconductor package using the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4855026B2 (ja) * 2005-09-27 2012-01-18 Towa株式会社 電子部品の樹脂封止成形方法及び装置
TW200830573A (en) * 2007-01-03 2008-07-16 Harvatek Corp Mold structure for packaging light-emitting diode chip and method for packaging light-emitting diode chip
KR100970215B1 (ko) 2008-01-08 2010-07-16 주식회사 하이닉스반도체 Fbga 패키지 제조용 금형
JP5167022B2 (ja) * 2008-08-07 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8084301B2 (en) * 2008-09-11 2011-12-27 Sanyo Electric Co., Ltd. Resin sheet, circuit device and method of manufacturing the same
JP2010153466A (ja) * 2008-12-24 2010-07-08 Elpida Memory Inc 配線基板
JP5562874B2 (ja) * 2011-01-12 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101388892B1 (ko) * 2012-08-20 2014-04-29 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형
JP6194804B2 (ja) * 2014-01-23 2017-09-13 株式会社デンソー モールドパッケージ
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
JP6702410B2 (ja) * 2016-04-11 2020-06-03 株式会社村田製作所 モジュール
CN107466159B (zh) * 2016-06-06 2022-07-19 宁波舜宇光电信息有限公司 摄像模组的模塑电路板及其制造设备和制造方法
JP7475215B2 (ja) * 2020-06-29 2024-04-26 Nok株式会社 ガスケットの製造方法
JP7465829B2 (ja) * 2021-02-17 2024-04-11 Towa株式会社 樹脂成形品の製造方法、成形型及び樹脂成形装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432751B1 (en) * 1997-04-11 2002-08-13 Matsushita Electric Industrial Co., Ltd. Resin mold electric part and producing method therefor
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
US5969427A (en) * 1998-02-05 1999-10-19 Micron Technology, Inc. Use of an oxide surface to facilitate gate break on a carrier substrate for a semiconductor device
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008099256A (ja) * 2006-10-10 2008-04-24 Bse Co Ltd マイクロホン組立体の製造装置及び製造方法
JP4727631B2 (ja) * 2006-10-10 2011-07-20 ビーエスイー カンパニー リミテッド マイクロホン組立体の製造装置及び製造方法
KR101230714B1 (ko) * 2010-02-03 2013-02-07 다이-이치 세이코 가부시키가이샤 수지밀봉 금형장치
US9881814B2 (en) 2015-02-12 2018-01-30 Samsung Electronics Co., Ltd. Apparatus for manufacturing semiconductor package and method for manufacturing semiconductor package using the same

Also Published As

Publication number Publication date
CN1838391A (zh) 2006-09-27
JP2006269486A (ja) 2006-10-05
US20060216867A1 (en) 2006-09-28
TW200707598A (en) 2007-02-16

Similar Documents

Publication Publication Date Title
KR20060102504A (ko) 반도체 장치의 제조 방법
US7112048B2 (en) BOC BGA package for die with I-shaped bond pad layout
US6900551B2 (en) Semiconductor device with alternate bonding wire arrangement
US6767767B2 (en) Method of manufacturing a semiconductor device in which a block molding package utilizes air vents in a substrate
US6692987B2 (en) BOC BGA package for die with I-shaped bond pad layout
US6166433A (en) Resin molded semiconductor device and method of manufacturing semiconductor package
JP3194917B2 (ja) 樹脂封止方法
JP2006344898A (ja) 半導体装置及びその製造方法
JP4454608B2 (ja) 半導体集積回路装置の製造方法
JPH10200016A (ja) ボールグリッドアレイ半導体パッケージ用印刷回路基板及びこれを用いるボールグリッドアレイ半導体パッケージのモールディング方法
US8810047B2 (en) Semiconductor device and method of manufacturing the same
US20140091479A1 (en) Semiconductor device with stacked semiconductor chips
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
US20090189297A1 (en) Semiconductor device
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
JPH07161910A (ja) 樹脂封止型半導体装置
JP2005142452A (ja) 半導体装置及びその製造方法
JP4730830B2 (ja) 半導体デバイスの製造方法
JP3881189B2 (ja) 半導体装置の製造方法
JP2555931B2 (ja) 半導体装置の製造方法
JP2004158539A (ja) 樹脂封止型半導体装置の製造方法
US9165862B1 (en) Semiconductor device with plated through holes
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法
KR960015518B1 (ko) 반도체장치 및 그 제조방법 및 그 제조용 금형

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid