JPH11121488A - 半導体装置の製造方法及び樹脂封止装置 - Google Patents

半導体装置の製造方法及び樹脂封止装置

Info

Publication number
JPH11121488A
JPH11121488A JP9299403A JP29940397A JPH11121488A JP H11121488 A JPH11121488 A JP H11121488A JP 9299403 A JP9299403 A JP 9299403A JP 29940397 A JP29940397 A JP 29940397A JP H11121488 A JPH11121488 A JP H11121488A
Authority
JP
Japan
Prior art keywords
resin
cavity
semiconductor device
wiring board
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP9299403A
Other languages
English (en)
Inventor
Sadataka Odajima
定孝 小田島
Mikio Matsui
幹雄 松井
Yoshiaki Sugizaki
吉昭 杉崎
Takahito Nakazawa
孝仁 中沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9299403A priority Critical patent/JPH11121488A/ja
Priority to TW087116822A priority patent/TW393745B/zh
Priority to US09/172,040 priority patent/US5998243A/en
Priority to KR1019980043180A priority patent/KR100320776B1/ko
Publication of JPH11121488A publication Critical patent/JPH11121488A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/34—Moulds having venting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Wire Bonding (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】 半導体チップと配線基板との間隙に均一に樹
脂封止体が短時間で形成されるフリップチップ型半導体
装置の製造方法及びこのフリップチップ型半導体装置の
樹脂封止体が容易に形成される樹脂封止装置を提供す
る。 【解決手段】 フリップチップ型半導体装置は半導体チ
ップ２と配線基板１との隙間及びその外周に樹脂封止体
が形成される。トランスファ方式によって半導体チップ
２を収容する成形型３０、３２を用い、加熱、減圧状態
にしたキャビテイ３８に設けられたゲートからプランジ
ャ４０により液状樹脂３９をキャビテイ内に圧入し充填
する。半導体チップと配線基板との間隙に均一に樹脂封
止体が短時間で形成される。また、本発明の樹脂封止装
置は、複数のキャビテイが設けられている場合、成形型
の外部に弾性体を設けることにより配線基板のばらつき
を成形型で補正し、均一な型当たりを得ることができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ型
半導体装置の樹脂充填に関するものであり、とくに液状
樹脂を用いた充填方法に関するものである。
【０００２】
【従来の技術】シリコン半導体などの半導体素子（以
下、半導体チップという）を回路基板にフリップチップ
接続して構成されたフリップチップ型半導体装置は従来
から知られている。フリップチップ接続は、外部接続電
極として取付けられたバンプ電極あるいは突起電極（以
下、バンプという）を回路基板に接合する接続方法であ
る。図１６（ｂ）は、従来のフリップチップ型半導体装
置の断面図である。バンプ３を備えた半導体チップ２
は、配線基板１にバンプ３を介して接続されている。配
線基板１の例えば裏面に接続電極（図示せず）が形成さ
れており、半導体チップ２に形成されている集積回路か
らの信号もしくはこの集積回路へ入る信号が外部回路に
出入するように構成されている。半導体チップ２に取付
けられたバンプ３と配線基板１に形成された接続電極と
は配線基板１内部に形成された内部配線（図示せず）を
介して電気的に接続されている。この配線基板１と半導
体チップ２との間、すなわちバンプ３が存在する空間は
樹脂封止体５で保護されている。従来の技術による樹脂
封止体５の形成方法は、次のような工程で行われる。ま
ず、配線基板１の周辺にディスペンスノズル４９からエ
ポキシなどの液状樹脂３９が供給される。ディスペンス
ノズル４９は、液状樹脂がストックされているシリンジ
に取付けられている。液状樹脂３９は、配線基板１と半
導体チップ２との間の内部に毛細管現象を利用した毛管
力により浸透していく（図１５（ａ））。つまり、ディ
スペンスノズル４９からの液状樹脂３９は、配線基板１
上の周辺に滴下され（図１５（ｂ））、それが内部に浸
透して（図１６（ａ））、樹脂封止体５が形成される
（図１６（ｂ））。
【０００３】
【発明が解決しようとする課題】以上のように、従来の
フリップチップ型半導体装置の樹脂充填方法は、フリッ
プチップ接合された半導体チップの外周の１辺乃至３辺
の一部に液状樹脂を滴下し、加熱軟化した樹脂を毛細管
現象により半導体チップと配線基板との隙間に浸透させ
ていた。また、隙間への樹脂充填が終了した後、フィレ
ットを形成するために、あらかじめ塗布しなかった２辺
乃至４辺の一部に再度液状樹脂を塗布していた。この場
合樹脂塗布工程に要する時間は、塗布装置を一台で補お
うとした場合、塗布時間のみならず半導体チップ外周よ
り配線基板の隙間に樹脂を充填する時間も合計されたも
のものとなり生産性が低いものであった。また、半導体
チップをリードフレームの素子搭載部に搭載し、半導体
チップに形成された接続電極とリードフレームのリード
とをワイヤボンディングで接続した半導体装置に適用さ
れる樹脂封止体は、通常、トランスファ成形法により形
成される。このような半導体装置に適用されるトランス
ファ成形法を前記フリップチップ型半導体装置に適用す
ると、半導体チップと配線基板との隙間が０．２ｍｍ程
度と非常に狭いので充填不良発生及び成形時の樹脂粘度
がプラスチックパッッケージのそれと比較して十分低い
ことによる樹脂の周り込みが起こり、樹脂充填が不必要
な部分にまで樹脂が付着する外観不良が起こるという問
題が有る。上記半導体チップと配線基板との隙間は、
０．０１〜０．１ｍｍにまで狭くなる傾向にあり、問題
は一層拡大する方向に進んでいる。本発明は、このよう
な事情によりなされたものであり、半導体チップと配線
基板との間隙に均一に樹脂封止体が短時間で形成される
フリップチップ型半導体装置の製造方法及びこのフリッ
プチップ型半導体装置の樹脂封止体が容易に形成される
樹脂封止装置を提供する。
【０００４】
【課題を解決するための手段】本発明は、フリップチッ
プ型半導体装置の半導体チップと配線基板との隙間及び
その外周に樹脂封止体を形成する樹脂充填方法であり、
トランスファ成形によってあるいはスクリュウによる加
圧注入によって半導体チップを収容する成形型を用い、
加熱、減圧状態にした成形型の内部（キャビテイ）に設
けられた樹脂注入口（ゲート）からプランジャなどによ
り液状樹脂をキャビテイ内に圧入し充填することを特徴
としている。また、本発明の樹脂封止装置は、フリップ
チップ型半導体装置の半導体チップと配線基板を収容
し、少なくとも１つのゲートを有するキャビテイが形成
された成形型と、キャビテイを減圧状態にする手段と、
成形型を昇温する手段と、液状樹脂をゲートから加圧注
入するプランジャあるいはスクリュウを有する手段とを
有することを特徴としている。図１５及び図１６に示す
樹脂充填法に比較して半導体チップと配線基板との間隙
に均一に樹脂封止体が短時間で形成される。また、本発
明の樹脂封止装置は、複数のキャビテイが設けられてい
る場合、成形型の外部に弾性体を設けることにより配線
基板のばらつきを成形型で補正し、均一な型当たりを得
ることができる。また、配線基板上に弾性体を当接させ
ることにより配線基板上の不必要な箇所への流出を防ぐ
ことができる。さらに、成形型の上型と下型との間に荷
重受けを設けることによりキャビテイ厚さを制御でき
る。
【０００５】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。本発明は、外部端子が形成された配
線基板に少なくとも１つの半導体チップのバンプが電気
的に接続されたフリップチップ型半導体装置を加熱さ
れ、減圧状態にある樹脂封止用成形金型に搭載し、この
減圧状態にある樹脂封止用成形金型に樹脂をトランスフ
ァ方式により加圧注入して前記半導体チップ及び配線基
板を樹脂封止することを特徴とする。以下それぞれの樹
脂封止用成形金型を用いて第１の実施例及び第２の実施
例を説明する。まず、図１乃至図４を参照して第１の実
施例に係る半導体装置の製造方法及びこの方法により形
成されたフリップチップ型半導体装置を説明する。図１
及び図２は、樹脂の充填方法を説明する樹脂封止用成形
金型の断面図、図３は、フリップチップ型半導体装置の
断面図及び平面図、図４は、図３の半導体装置に用いる
配線基板及び半導体チップを詳細に説明する部分断面図
である。成形金型は、上型（第１の型）３０及び下型
（第２の型）３２を密閉して半導体チップなどの被封止
体を収容するキャビテイ３８を形成する。この実施例で
は被封止体としてフリップチップ型半導体装置の配線基
板１及びこれに搭載された半導体チップ２が収容されて
いる。キャビテイ３８に近接して排気溝（エアベント）
３６が上型３０に形成されている。排気溝３６は、キャ
ビテイ３８の一部、例えば、４隅に近接して形成されて
おり、排気溝３６の先には配線基板１を押し切る面の逃
げとして排気溝以上の深さの逃げ５０を形成する。下型
３２には熱硬化性のエポキシなどの液状樹脂が収容され
るポット３３が形成されている。ポット３３の中にはプ
ランジャ４０が出し入れ自在に移動する。ポット３３か
らキャビテイ３８までランナー３４、ゲート３５と樹脂
経路が形成されている。
【０００６】成形時において、フリップチップ型半導体
装置の半導体チップ２及び配線基板１は成形金型の例え
ば下型３２にセットされる（図１（ａ））。次に、シリ
ンジ（図示せず）に貯えられている液状樹脂３９はディ
スペンスノズル４９（図１５参照）を介して空気圧を利
用してポット３３に適量供給される。成形金型には、型
締めにより成形部にキャビテイ（密閉空間）３８が形成
されている。このキャビテイを高真空度空間にするため
に成形金型周囲に、例えば、弗素ゴムの減圧用シール３
７を配置する。減圧用シール３７は、真空到達時間を短
縮するために完全型締め直前で上下型間が１ｍｍ程度で
数秒間保持した場合にも高真空度が得られる構造にす
る。成形を行うには最初に完全に型締めする前にキャビ
テイ３８を１０Ｔｏｒｒ以下の高真空にする。そして、
成形金型を完全に型締めする。ポット３３の液状樹脂３
９は、プランジャ４０に押されてランナー３４を通り、
ゲート３５からキャビテイ３８に移動する（図１
（ｂ））。液状樹脂３９は、ポット３３内にあらかじめ
適量樹脂量に相当する体積分以上の空間に供給される
が、使用する液状樹脂の粘度が低いためにポットとプラ
ンジャの隙間へ樹脂が流出することがある。そのため、
ポットとプランジャの隙間を出来るだけ小さくするため
にプランジャ外周にシール材に相当するテフロンなどの
リングを形成してプランジャ外形をポット内径に合わせ
ることも可能である。当然リングは交換可能であり、磨
耗等の発生時には速やかに交換できる構造が好ましい。
【０００７】キャビテイ３８への樹脂注入口であるゲー
ト３５は、フリップチップ型半導体装置外周の一部に設
けられるが、例えば、側面に形成される場合、半導体チ
ップ２の１辺の幅にゲートを形成する場合もある。ま
た、フリップチップ型半導体装置の配線基板１上に樹脂
が成形後残ることを防ぐため半導体チップ上面部にゲー
トを設けることができる。液状樹脂３９は、１〜２０Ｍ
Ｐａ程度で加圧され続ける（図２（ａ））。液状樹脂３
９にボイドがなくなるまで加圧し、バンプが存在する配
線基板１と半導体チップ２との間にも均一に樹脂が充填
されたのを確認して加圧を停止する（図２（ｂ））。注
入された樹脂は硬化され、半導体チップ２が封止されて
いる樹脂封止体４の余分な樹脂を除去してフリップチッ
プ型半導体装置が形成される。この樹脂充填方法によっ
て短時間に液状樹脂が配線基板１と半導体チップ２との
間、バンプ間にも均一に樹脂が充填される。
【０００８】次に、図３を参照して上記方法により形成
されたフリップチップ型半導体装置１０を説明する。図
３（ａ）は、半導体チップ２が半導体装置の上面に露出
しているタイプであり、図３（ｃ）は、半導体チップ２
が樹脂封止体４の中に被覆されているタイプであって図
１及び図２に記載された成形金型では、図３（ｃ）のタ
イプの半導体装置が形成される。配線基板１上には配線
（図示せず）が形成されて半導体チップ２の接続端子で
あるバンプ３がその配線に電気的に接続されている。配
線基板１上の半導体チップ１とバンプ３は、エポキシ樹
脂などの樹脂封止体４に完全に被覆されており、配線基
板１の表面の一部も樹脂封止体４に被覆されている。図
３（ａ）に示すように樹脂封止体４は、配線基板１と半
導体チップ２との間隙ｄ、すなわち、バンプ３間にも均
一に形成されている。配線基板と半導体チップとの間隙
ｄが０．２ｍｍ以下でもバンプ間に均一に樹脂が充填さ
れる。また、半導体装置の小形化が進んで、配線基板と
半導体チップの隙間が０．０１〜０．１ｍｍ程度になっ
てもこの方法を用いれば均一な樹脂充填が可能になる。
【０００９】次に、図４を参照して上記フリップチップ
型半導体装置の半導体チップと配線基板の状態をより詳
しく説明する。バンプ３を備えた半導体チップ２は、配
線基板１にバンプ３を介して接続されている。半導体チ
ップ２主面には、アルミニウムなどの接続電極２１が形
成されている。主面の接続電極２１が形成されている領
域以外は酸化膜などのパッシベーション膜２２により被
覆保護されている。接続電極２１の表面には銅などのメ
ッキ膜３１が形成されており、その上にＰｂ−Ｓｂ半田
からなるバンプ３が接続されている。一方、配線基板１
の表面には配線１１が形成されており、それ以外はレジ
スト膜１４により被覆されている。配線基板１の裏面に
は接続電極１３が形成されており、接続電極１３は、配
線基板１の内部に形成された銅などの内部配線１２を介
して主面の配線１１と電気的に接続されている。接続電
極１３にはバンプを取り付けることもできる。前記バン
プ３が配線１１に接続されて、半導体チップ２に形成さ
れている集積回路からの信号もしくはこの集積回路へ入
る信号が接続電極１３から外部回路に出入するように構
成されている。本発明のようにトランスファ方式により
樹脂封止体を形成するには、図１５に示された従来の技
術では液状樹脂を１つの基板に塗布してからアンダーフ
ィルを形成するまでに１分程度が必要であるが、本発明
のようにトランスファ方式を用いる樹脂封止体の形成方
法ではその半分程度でしかも複数の半導体装置が同時に
形成するこができる。
【００１０】次に、図５及び図６を参照して第２の実施
例に係る半導体装置の製造方法を説明する。図５及び図
６は、いずれも樹脂の充填方法を説明する樹脂封止用成
形金型の断面図である。成形金型は、上型（第１の型）
３０及び下型（第２の型）３２を密閉して半導体チップ
及び半導体チップを搭載する配線基板を収容するキャビ
テイ３８を形成する。この実施例ではフリップチップ型
半導体装置の配線基板１及びこれに搭載された半導体チ
ップ２が収容されている。キャビテイ３８に近接して排
気溝が上型３０に形成されている。この成形金型には複
数のキャビテイ３８が構成されており、排気溝はこのキ
ャビテイ間に形成されている。そして、排気溝には排気
弁４１が配置されている。下型３２にはエポキシなどの
液状樹脂が収容されるポット３３が形成されている。ポ
ット３３の中にはプランジャ４０が出し入れ自在に移動
する。ポット３３からキャビテイ３８までランナー３
４、ゲート３５と樹脂経路が形成されている。
【００１１】成形時において、フリップチップ型半導体
装置の半導体チップ２及び配線基板１は成形金型の下型
３２にセットされる（図５（ａ））。次に、シリンジ
（図示せず）に貯えられている液状樹脂３９をディスペ
ンスノズルを介して空気圧を利用してポット３３に適量
供給される。成形金型には、型締めにより成形部にキャ
ビテイ３８が形成されている。このキャビテイ３８を高
真空度空間にするために成形金型周囲に、例えば、弗素
ゴムの減圧用シール３７を配置する。また、このシール
３７は、真空到達時間を短縮するために完全型締め直前
で上下型間が１ｍｍ程度で数秒間保持した場合にも高真
空度が得られる構造にする。完全に型締めする前にキャ
ビテイ３８を１０Ｔｏｒｒ以下の高真空にする。そし
て、成形金型を完全に型締めする。このとき排気弁４１
は、ポット３３とランナー３４との間の樹脂通路を阻止
している（図５（ｂ））。ポット３３の液状樹脂３９
は、プランジャ４０に押されて排気弁４１を押し上げて
排気溝を封止する。そして、液状樹脂３９は、ランナー
３４を通り、ゲート３５からキャビテイ３８に移動する
（図６（ａ））。液状樹脂３９は、ポット３３内にあら
かじめ適量樹脂量に相当する体積分以上の空間に供給さ
れる。ポットとプランジャの隙間を出来るだけ小さきす
るためにプランジャ外周にシール材に相当するテフロン
などのリングを形成してプランジャ外形をポット内径に
合わせることも可能である。リングは交換可能であり、
磨耗等の発生時には速やかに交換できる構造が好まし
い。
【００１２】キャビテイ３８への樹脂注入口であるゲー
ト３５は、フリップチップ型半導体装置外周の一部に設
けられるが、例えば、側面に形成される場合、半導体チ
ップ２の１辺の幅にゲートを形成する場合もある。ま
た、フリップチップ型半導体装置の配線基板１上に樹脂
が成形後残ることを防ぐため半導体チップ上面部にゲー
トを設けることができる。液状樹脂３９は、１〜２０Ｍ
Ｐａ程度で加圧され続ける。液状樹脂３９にボイドがな
くなるまで加圧し、バンプが存在する配線基板１と半導
体チップ２との間にも均一に樹脂が充填されたのを確認
して加圧を停止する（図６（ｂ））。その後、注入され
た液状樹脂は硬化されて半導体チップ２が封止されてい
る樹脂封止体４の余分な樹脂を除去してフリップチップ
型半導体装置が形成される。この樹脂充填方法によって
短時間に液状樹脂が配線基板１と半導体チップ２との
間、バンプ間にも均一に樹脂が充填される。
【００１３】次に、図７を参照して第３の実施例を説明
する。図７は、半導体装置の製造方法に用いられる樹脂
封止用成形金型の断面図である。この実施例は、成形金
型の構造に特徴があり、ポットなどの樹脂流路に関わる
部分及び排気に関わる部分の図示は省略する。この成形
金型では樹脂封止体が厚いオーバーコートを施さない図
３（ａ）に示された薄いフリップチップ型半導体装置が
形成される。成形金型は、上型（第１の型）３０及び下
型（第２の型）３２を密閉して半導体チップなどの被封
止体を収容する複数のキャビテイ３８を形成する。この
実施例では被封止体としてフリップチップ型半導体装置
の配線基板１及びこれに搭載された半導体チップ２が収
容されている。上型３０は、第１のホルダー４４に保持
され、下型３２は、第２のホルダー４５に保持されてい
る。成形時において、フリップチップ型半導体装置の半
導体チップ２及びバンプ３により半導体チップ２が接続
された配線基板１は成形金型の下型３２にセットされ
る。成形金型には、型締めにより成形部にキャビテイ
（密閉空間）３８が形成されている。このキャビテイを
高真空度空間にするために第１及び第２のホルダー４
４、４５の周囲に弗素ゴムなどの減圧用シール４３を配
置する。このシール４３は、真空到達時間を短縮するた
めに完全型締め直前で上下型間が１ｍｍ程度で数秒間保
持した場合にも高真空度が得られる構造にする。成形を
行うには最初に完全に型締めする前にキャビテイ３８を
１０Ｔｏｒｒ以下の高真空にする。その後成形金型を完
全に型締めしてからキャビテイ３８へ液状樹脂を注入す
る。下型３２のキャビテイ３８が形成されていない領域
に突起部４２を設け、これを上型３０に当接させる。こ
の突起部４２は、荷重受けであり、配線基板１への過負
荷を抑え、キャビテイ３８の厚さを制御することができ
る。
【００１４】次に、図８を参照して第４の実施例を説明
する。図８は、半導体装置の製造方法に用いられる樹脂
封止用成形金型の断面図である。この実施例は、成形金
型の構造に特徴があり、ポットなどの樹脂流路に関わる
部分及び排気に関わる部分の図示は省略する。この成形
金型では樹脂封止体が厚いオーバーコートを施さない半
導体チップが露出した図３（ａ）のような薄いフリップ
チップ型半導体装置が形成される。成形金型は、上型
（第１の型）３０及び下型（第２の型）３２を密閉して
半導体チップなどの被封止体を収容する複数のキャビテ
イ３８を形成する。この実施例では被封止体としてフリ
ップチップ型半導体装置の配線基板１及びこれに搭載さ
れた半導体チップ２が収容されている。上型３０は、第
１のホルダー４４に保持され、下型３２は、第２のホル
ダー４５に保持されている。成形時において、フリップ
チップ型半導体装置の半導体チップ２及びバンプ３によ
り半導体チップ２が接続された配線基板１は成形金型の
下型３２にセットされる。成形金型には、型締めにより
成形部にキャビテイ（密閉空間）３８が形成されてい
る。このキャビテイを高真空度空間にするために第１及
び第２のホルダー４４、４５の周囲に弗素ゴムなどの減
圧用シール４３を配置する。また、このシール４３は、
真空到達時間を短縮するために完全型締め直前で上下型
間が１ｍｍ程度で数秒間保持した場合にも高真空度が得
られる構造にする。
【００１５】成形を行うには最初に完全に型締めする前
にキャビテイ３８を１０Ｔｏｒｒ以下の高真空にする。
そして、成形金型を完全に型締めしてからキャビテイ３
８へ液状樹脂を注入する。下型３２のキャビテイ３８が
形成されていない領域に突起部４２を設け、これを上型
３０に当接させる。この突起部４２は、荷重受けであ
り、配線基板１への過負荷を抑え、キャビテイ３８の厚
さを制御することができる。この実施例の成形金型で
は、上型３０の配線基板１との接触する部分に弗素ゴム
などの第１の弾性体４６を設け、上型３０の上部には弗
素ゴムなどの第２の弾性体４７を設けることに特徴があ
る。第１の弾性体４６は、配線基板１への不必要な液状
樹脂の流出を防ぐために形成し、第２の弾性体４７は、
配線基板１のばらつきを成形金型で補正し、均一な型当
たりを得るために形成される。
【００１６】次に、図９及び図１１を参照して第５の実
施例を説明する。図９及び図１１は、半導体装置の製造
方法に用いられる樹脂封止用成形金型のキャビテイ及び
ゲートの位置関係を断面図である。この実施例は、成形
金型のキャビテイとゲートとの配置に特徴がある。ゲー
ト３５は、液状樹脂をポットからランナーを通ってキャ
ビテイへ供給する入り口である。従来のトランスファ方
式を利用するのはリードフレームに搭載された半導体装
置である。この半導体装置の樹脂封止体をトランスファ
方式で形成するにはリードフレームに搭載したまま成形
金型に収納しなければならない。その場合、キャビテイ
の周辺にはリードフレームが存在するのでゲートの位置
や大きさには制限がある。本発明ではリードフレームを
利用しないので、液状樹脂が均一な状態でキャビテイに
注入されるように、任意の数のゲートを任意の位置に配
置することができる。図は、いずれも半導体チップ２が
収納されているキャビテイ３８に配置されたゲート３５
の状態を示している。図に示すように、ゲートは、半導
体チップの上面に形成することもできる。ゲートの配置
長さは、チップの周長の５〜９５％とするのが適当であ
る。
【００１７】次に、図１０及び図１２を参照して第６の
実施例を説明する。図１０及び図１２は、半導体装置の
製造方法に用いられる樹脂封止用成形金型のキャビテイ
及び排気溝（エアベント）の位置関係を断面図である。
この実施例は、成形金型のキャビテイと排気溝との配置
に特徴がある。本発明では、キャビテイ３８を減圧状態
にして成形するので排気溝３６は重要である。排気溝３
６は、例えば、キャビテイ３８の４隅に近接して形成さ
れている。ゲートと同じ様にキャビテイ３８の周辺に形
成される。本発明ではゲートの上に排気溝３６が配置さ
れないようにすれば排気溝３６は、均一な状態で減圧状
態にキャビテイをすることができるように、任意の数、
任意の大きさのゲートを任意の位置に配置することがで
きる。図は、いずれも半導体チップ２が収納されている
キャビテイ３８に配置された排気溝３６の状態を示して
いる。
【００１８】次に、図１３を参照して第７の実施例を説
明する。図１３は、樹脂の充填方法を説明する樹脂封止
用成形金型の断面図である。成形金型は、上型（第１の
型）３０及び下型（第２の型）３２を密閉して半導体チ
ップ及び半導体チップを搭載する配線基板を収容するキ
ャビテイ３８を形成する。キャビテイ３８に近接して排
気溝が上型３０に形成されている。排気溝の先には配線
基板１を押し切る面の逃げとして排気溝以上の深さの逃
げ５０を形成する。排気溝には排気弁５１が配置されて
いて液状樹脂がキャビテイ３８に注入されるときは排気
弁５１が排気溝を封止するようになっている。下型３２
にはエポキシなどの液状樹脂が収容されるポット３３が
形成されている。ポット３３の中ではプランジャ４０が
出し入れ自在に移動する。ポット３３からキャビテイ３
８までランナー、ゲートと樹脂経路が形成されている。
成形時において、半導体チップ２及び配線基板１は成形
金型の下型３２にセットされる。半導体チップ２は、上
型の内面に極く近接して配置されているので、オーバー
コートは、形成されず、図３（ａ）に示す半導体装置が
形成される。成形金型には、型締めにより成形部にキャ
ビテイ３８が形成されている。このキャビテイ３８を高
真空度空間にするために成形金型周囲に弗素ゴムなどの
減圧用シール３７を配置する。このシール３７は、真空
到達時間を短縮するために完全型締め直前で上下型間が
１ｍｍ程度で数秒間保持した場合にも高真空度が得られ
る構造にする。成形を行うには最初に完全に型締めする
前にキャビテイ３８を１０Ｔｏｒｒ以下の高真空にする
（図１３（ａ））。そして、成形金型を完全に型締めす
る（図１３（ｂ））。以下、樹脂注入工程は、前の実施
例と同様である。
【００１９】次に、図１４を参照して第８の実施例を説
明する。図１４は、樹脂の充填方法を説明する樹脂封止
用成形金型の断面図である。この成形金型は図５と同じ
構造であり、排気溝と排気弁４１がキャビテイ３８間に
形成されている。成形時において、半導体チップ２及び
配線基板１は成形金型の下型３２にセットされる。半導
体チップ２は、上型の内面に極く近接して配置されてい
るので、厚いオーバーコートは、形成されず、図３
（ａ）に示す半導体装置が形成される。成形金型には、
型締めにより成形部にキャビテイ３８が形成されてい
る。このキャビテイ３８を高真空度空間にするために成
形金型周囲に弗素ゴムなどの減圧用シール３７を配置す
る。また、このシール３７は、真空到達時間を短縮する
ために完全型締め直前で上下型間が１ｍｍ程度で数秒間
保持した場合にも高真空度が得られる構造にする。成形
を行うには最初に完全に型締めする前にキャビテイ３８
を１０Ｔｏｒｒ以下の高真空にする（図１４（ａ））。
そして、成形金型を完全に型締めする（図１４
（ｂ））。以下、樹脂注入工程は、前の実施例と同じで
ある。以上、本発明の樹脂充填方法により短時間に液状
樹脂が配線基板と半導体チップとの隙間が０．２ｍｍ以
下でもバンプ間に均一に樹脂が充填される。とくに半導
体装置の小形化が進んで、配線基板と半導体チップの隙
間が０．０１〜０．１ｍｍ程度になっても十分対応する
ことができる。本発明は、以上に述べた実施例に限定さ
れずフリップチップ型装置を製造する種々の製造方法及
び樹脂封止装置が含まれる。例えば、上記実施例では、
前記液状樹脂を前記キャビティ内にプランジャ加圧によ
り注入する方法を説明したが、本発明ではスクリュウに
より加圧注入する方法を用いることも可能である（図１
７参照）。
【００２０】
【発明の効果】以上述べたように本発明により従来と比
較して短時間で液状樹脂が配線基板と半導体チップとの
微細な隙間に均一に充填される。
【図面の簡単な説明】
【図１】本発明の樹脂の充填方法を説明する樹脂封止用
成形金型の断面図。
【図２】本発明の樹脂の充填方法を説明する樹脂封止用
成形金型の断面図。
【図３】本発明のフリップチップ型半導体装置の断面図
及び平面図。
【図４】図３の半導体装置に用いる配線基板及び半導体
チップを詳細に説明する部分断面図。
【図５】本発明の樹脂の充填方法を説明する樹脂封止用
成形金型の断面図。
【図６】本発明の樹脂の充填方法を説明する樹脂封止用
成形金型の断面図。
【図７】本発明の半導体装置の製造方法に用いられる樹
脂封止用成形金型の断面図。
【図８】本発明の半導体装置の製造方法に用いられる樹
脂封止用成形金型の断面図。
【図９】本発明の半導体装置の製造方法に用いられる樹
脂封止用成形金型のキャビテイ及びゲートの位置関係を
断面図。
【図１０】本発明の半導体装置の製造方法に用いられる
樹脂封止用成形金型のキャビテイ及び排気溝の位置関係
を断面図である。
【図１１】本発明の半導体装置の製造方法に用いられる
樹脂封止用成形金型のキャビテイ及びゲートの位置関係
を断面図。
【図１２】本発明の半導体装置の製造方法に用いられる
樹脂封止用成形金型のキャビテイ及び排気溝の位置関係
を断面図である。
【図１３】本発明の樹脂の充填方法を説明する樹脂封止
用成形金型の断面図。
【図１４】本発明の樹脂の充填方法を説明する樹脂封止
用成形金型の断面図。
【図１５】従来の樹脂充填方法を説明する半導体装置の
断面図。
【図１６】従来の樹脂充填方法を説明する半導体装置の
断面図。
【図１７】本発明の樹脂の充填方法に用いられる樹脂封
止用成形金型の模式断面図。
【符号の説明】
１・・・配線基板、 ２・・・半導体チップ、 ３
・・・バンプ、４、５・・・樹脂封止体、 １０・・
・フリップチップ型半導体装置、１１・・・配線、
１２・・・内部配線、 １３・・・接続電極、１４・
・・レジスト膜、 ２１・・・接続電極、２２・・・
パッシベーション膜、 ３０・・・上型、３１・・・
メッキ膜、 ３２・・・下型、 ３３・・・ポッ
ト、３４・・・ランナー、 ３５・・・ゲート、
３６・・・排気溝、３７、４３・・・減圧用シール、
３８・・・キャビテイ、３９・・・液状樹脂、 ４
０・・・プランジャ、４１、５１・・・排気弁、 ４
２・・・突起部（荷重受け）、４４・・・第１のホルダ
ー、 ４５・・・第２のホルダー、４６・・・第１の
弾性体、 ４７・・・第２の弾性体、４９・・・ディ
スペンスノズル、 ５０・・・逃げ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｂ２９Ｃ 45/73 Ｂ２９Ｃ 45/73 Ｈ０１Ｌ 21/60 ３１１ Ｈ０１Ｌ 21/60 ３１１Ｒ // Ｂ２９Ｌ 31:34 (72)発明者 中沢 孝仁 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの半導体素子がそのバン
    プ電極を介して外部端子を有する配線基板に電気的に接
    続されたフリップチップ型半導体装置を樹脂封止用成形
    型に搭載する工程と、 前記半導体装置が搭載された樹脂封止用成形型に樹脂を
    トランスファ成形により加圧注入して前記半導体素子及
    び配線基板を樹脂封止する工程とを備えていることを特
    徴とする半導体装置の製造方法。
  2. 【請求項２】 前記樹脂封止用成形型に樹脂を加圧注入
    する前に、前記半導体装置が搭載された樹脂封止用成形
    型を加熱する工程と、前記加熱された樹脂封止用成形型
    内部を減圧状態にする工程とをさらに加えることを特徴
    とする請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 前記加圧注入される樹脂は、液状樹脂で
    あることを特徴とする請求項１又は請求項２に記載の半
    導体装置の製造方法。
  4. 【請求項４】 少なくとも１つの半導体素子がそのバン
    プ電極を介して外部端子を有する配線基板に電気的に接
    続されたフリップチップ型半導体装置を収容し、かつ第
    １の型及び第２の型で形成されるキャビティと、 前記キャビティ内に液状樹脂が注入される樹脂注入口
    と、 前記キャビティ内を減圧状態にする手段と、 前記第１及び第２の型を加熱する手段と、 前記液状樹脂を前記キャビティ内にプランジャ加圧によ
    り注入するかあるいはスクリュウにより加圧注入する手
    段とを備えていることを特徴とする樹脂封止装置。
  5. 【請求項５】 前記樹脂注入口は、前記キャビティ周辺
    の任意の位置に複数形成することを特徴とする請求項４
    に記載の樹脂封止装置。
  6. 【請求項６】 前記キャビティは、平面形状が実質的に
    矩形であり、前記樹脂注入口は、前記キャビティの１辺
    全体に形成されていることを特徴とする請求項４又は請
    求項５に記載の樹脂封止装置。
  7. 【請求項７】 前記キャビティ内を排気する排気手段を
    さらに有し、液状樹脂を充填する前に前記キャビティを
    減圧状態にすることを特徴とする請求項４乃至請求項６
    のいずれかに記載の樹脂封止装置。
  8. 【請求項８】 前記第１及び第２の型には排気弁が設け
    られており、前記キャビティ内を減圧状態にするとき
    に、この排気弁を開いて前記キャビティ内を排気し、液
    状樹脂を充填するときに、前記排気弁を閉じることを特
    徴とする請求項７に記載の樹脂封止装置。
  9. 【請求項９】 前記キャビティ内において、前記半導体
    素子が配置される領域の前記配線基板に弾性体を接触さ
    せたことを特徴とする請求項３乃至請求項８のいずれか
    に記載の樹脂封止装置。
  10. 【請求項１０】 前記キャビテイは複数設けられてお
    り、このキャビテイを構成する前記第１の型もしくは第
    ２の型の外表面に配線基板のばらつきを補正し、均一な
    型当たり行う弾性体を設けることを特徴とする請求項３
    乃至請求項８のいずれかに記載の樹脂封止装置。
JP9299403A 1997-10-15 1997-10-15 半導体装置の製造方法及び樹脂封止装置 Abandoned JPH11121488A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9299403A JPH11121488A (ja) 1997-10-15 1997-10-15 半導体装置の製造方法及び樹脂封止装置
TW087116822A TW393745B (en) 1997-10-15 1998-10-09 Manufacturing method of a semiconductor device and apparatus used to process epoxy encapsulation operation
US09/172,040 US5998243A (en) 1997-10-15 1998-10-14 Method for manufacturing semiconductor device and apparatus for resin-encapsulating
KR1019980043180A KR100320776B1 (ko) 1997-10-15 1998-10-15 반도체장치의제조방법및수지밀봉장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9299403A JPH11121488A (ja) 1997-10-15 1997-10-15 半導体装置の製造方法及び樹脂封止装置

Publications (1)

Publication Number Publication Date
JPH11121488A true JPH11121488A (ja) 1999-04-30

Family

ID=17872116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9299403A Abandoned JPH11121488A (ja) 1997-10-15 1997-10-15 半導体装置の製造方法及び樹脂封止装置

Country Status (4)

Country Link
US (1) US5998243A (ja)
JP (1) JPH11121488A (ja)
KR (1) KR100320776B1 (ja)
TW (1) TW393745B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418428B1 (ko) * 2001-08-07 2004-02-11 서화일 집적회로의 언더필 인캡슐레이션 장치 및 방법
JP2008508116A (ja) * 2004-07-29 2008-03-21 フィーコ ビー．ブイ． 電子部品をカプセル封入するための金型部および方法
US7371606B2 (en) 2003-12-22 2008-05-13 Renesas Technology Corp. Manufacturing method of a semiconductor device
JP2008192947A (ja) * 2007-02-07 2008-08-21 Apic Yamada Corp 樹脂封止装置及び樹脂封止方法
JP2010109252A (ja) * 2008-10-31 2010-05-13 Apic Yamada Corp トランスファモールド金型およびトランスファモールド装置とこれを用いた樹脂成形方法と半導体装置
JP2012049414A (ja) * 2010-08-30 2012-03-08 Towa Corp 基板露出面を備えた樹脂封止成形品の製造方法及び装置
JP2012146770A (ja) * 2011-01-11 2012-08-02 Apic Yamada Corp 樹脂モールド方法及び樹脂モールド装置並びに供給ハンドラ
JP2013518741A (ja) * 2010-02-02 2013-05-23 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング プラスチック材料を用いてインサート成形された構成部材を製造するための装置及びインサート成形された構成部材
TWI618612B (zh) * 2011-07-29 2018-03-21 山田尖端科技股份有限公司 模塑模具以及使用該模具之樹脂模塑裝置

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228688B1 (en) * 1997-02-03 2001-05-08 Kabushiki Kaisha Toshiba Flip-chip resin-encapsulated semiconductor device
US6001672A (en) 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP3578262B2 (ja) * 1999-04-06 2004-10-20 日東電工株式会社 半導体チップの樹脂封止方法及びその方法に使用する離型フィルム
JP3417879B2 (ja) * 1999-07-05 2003-06-16 沖電気工業株式会社 モールド金型
US6413801B1 (en) * 2000-05-02 2002-07-02 Advanced Semiconductor Engineering, Inc. Method of molding semiconductor device and molding die for use therein
US6916683B2 (en) * 2000-05-11 2005-07-12 Micron Technology, Inc. Methods of fabricating a molded ball grid array
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6365434B1 (en) * 2000-06-28 2002-04-02 Micron Technology, Inc. Method and apparatus for reduced flash encapsulation of microelectronic devices
KR100583496B1 (ko) * 2000-08-14 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지용 회로기판
US6483044B1 (en) 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
US6838319B1 (en) * 2000-08-31 2005-01-04 Micron Technology, Inc. Transfer molding and underfilling method and apparatus including orienting the active surface of a semiconductor substrate substantially vertically
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
US20020110956A1 (en) * 2000-12-19 2002-08-15 Takashi Kumamoto Chip lead frames
FR2820240B1 (fr) * 2001-01-26 2004-07-16 St Microelectronics Sa Substrat support de puce a circuits integres adapte pour etre place dans un moule
US6486554B2 (en) 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
US7220615B2 (en) 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6444501B1 (en) 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
CA2350747C (en) * 2001-06-15 2005-08-16 Ibm Canada Limited-Ibm Canada Limitee Improved transfer molding of integrated circuit packages
US6555400B2 (en) * 2001-08-22 2003-04-29 Micron Technology, Inc. Method for substrate mapping
JP2003077946A (ja) * 2001-08-31 2003-03-14 Hitachi Ltd 半導体装置の製造方法
DE10156386B4 (de) * 2001-11-16 2007-08-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterchips
DE10159522A1 (de) * 2001-12-05 2003-06-26 G L I Global Light Ind Gmbh Verfahren zur Herstellung von LED-Körpern
KR100400496B1 (ko) * 2001-12-13 2003-10-08 서화일 멀티 플립칩의 언더필 인캡슐레이션 공정용 몰드
DE10242947B8 (de) * 2002-09-16 2009-06-18 Odelo Led Gmbh Verfahren zum Herstellen von LED-Körpern mit Hilfe einer Querschnittsverengung und Vorrichtung zur Durchführung des Herstellungsverfahrens
US20040178514A1 (en) * 2003-03-12 2004-09-16 Lee Sang-Hyeop Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
US7098082B2 (en) * 2004-04-13 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectronics package assembly tool and method of manufacture therewith
SG145547A1 (en) * 2004-07-23 2008-09-29 Micron Technology Inc Microelectronic component assemblies with recessed wire bonds and methods of making same
JP2006269486A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置の製造方法
KR100595467B1 (ko) * 2005-05-12 2006-07-03 박정모 한약추출기
DE102005038755B4 (de) * 2005-08-17 2016-03-10 Robert Bosch Gmbh Mikromechanisches Bauelement
KR100822523B1 (ko) * 2005-09-27 2008-04-16 토와 가부시기가이샤 전자부품의 수지밀봉 성형 방법 및 장치
JP2008004570A (ja) * 2006-06-20 2008-01-10 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
US7833456B2 (en) 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US7799608B2 (en) * 2007-08-01 2010-09-21 Advanced Micro Devices, Inc. Die stacking apparatus and method
US9460951B2 (en) * 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
JP2009194267A (ja) * 2008-02-18 2009-08-27 Panasonic Corp 半導体装置、その製造方法、およびそれを用いた電子機器
US7829366B2 (en) * 2008-02-29 2010-11-09 Freescale Semiconductor, Inc. Microelectromechanical systems component and method of making same
US7732937B2 (en) * 2008-03-04 2010-06-08 Infineon Technologies Ag Semiconductor package with mold lock vent
US20100102457A1 (en) * 2008-10-28 2010-04-29 Topacio Roden R Hybrid Semiconductor Chip Package
KR20110018777A (ko) * 2009-08-18 2011-02-24 삼성엘이디 주식회사 발광 다이오드 패키지
US8299633B2 (en) * 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
TWI445139B (zh) * 2010-06-11 2014-07-11 Advanced Semiconductor Eng 晶片封裝結構、晶片封裝模具與晶片封裝製程
CN102626975A (zh) * 2011-02-03 2012-08-08 宝理塑料株式会社 模具、热塑性树脂密封电子基板及其制造方法
KR101548786B1 (ko) * 2012-05-31 2015-09-10 삼성전기주식회사 반도체 패키지 및 반도체 패키지 제조 방법
KR101388892B1 (ko) * 2012-08-20 2014-04-29 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형
US9862057B2 (en) * 2012-12-12 2018-01-09 United Technologies Corporation Vacuum degassing laser-blocking material system and process
NL2011512C2 (en) * 2013-09-26 2015-03-30 Besi Netherlands B V Method for moulding and surface processing electronic components and electronic component produced with this method.
CN104576411A (zh) * 2013-10-25 2015-04-29 飞思卡尔半导体公司 双角部顶部闸道模制
CN104772870A (zh) * 2014-01-10 2015-07-15 汉达精密电子(昆山)有限公司 排气结构
US10099411B2 (en) * 2015-05-22 2018-10-16 Infineon Technologies Ag Method and apparatus for simultaneously encapsulating semiconductor dies with layered lead frame strips
US9831104B1 (en) * 2015-11-06 2017-11-28 Xilinx, Inc. Techniques for molded underfill for integrated circuit dies
JP6406235B2 (ja) * 2015-12-16 2018-10-17 オムロン株式会社 電子装置及びその製造方法
US10388566B2 (en) * 2016-03-11 2019-08-20 International Business Machines Corporation Solder fill into high aspect through holes
US10510721B2 (en) 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
JP2019121722A (ja) * 2018-01-10 2019-07-22 株式会社ディスコ パッケージ基板の製造方法
US10593628B2 (en) 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
US10672712B2 (en) 2018-07-30 2020-06-02 Advanced Micro Devices, Inc. Multi-RDL structure packages and methods of fabricating the same
WO2020133169A1 (zh) * 2018-12-28 2020-07-02 瑞声精密制造科技(常州)有限公司 一种模具
SG10201900061TA (en) * 2019-01-03 2020-08-28 Delphi Tech Ip Ltd Pressure sensor assembly
US11114313B2 (en) * 2019-05-16 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level mold chase
US10923430B2 (en) 2019-06-30 2021-02-16 Advanced Micro Devices, Inc. High density cross link die with polymer routing layer
CN113276359B (zh) * 2020-02-19 2022-11-08 长鑫存储技术有限公司 注塑模具及注塑方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748592B2 (ja) * 1989-09-18 1998-05-06 セイコーエプソン株式会社 半導体装置の製造方法および半導体封止用成形金型
US5656862A (en) * 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
JP3059560B2 (ja) * 1991-12-25 2000-07-04 株式会社日立製作所 半導体装置の製造方法およびそれに使用される成形材料
JPH06302633A (ja) * 1993-04-13 1994-10-28 Fujitsu Ltd 半導体装置の製造方法
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US5482896A (en) * 1993-11-18 1996-01-09 Eastman Kodak Company Light emitting device comprising an organic LED array on an ultra thin substrate and process for forming same
JP3423766B2 (ja) * 1994-03-11 2003-07-07 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び金型装置
US5672550A (en) * 1995-01-10 1997-09-30 Rohm Co., Ltd. Method of encapsulating semiconductor devices using a lead frame with resin tablets arranged on lead frame
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
SG50009A1 (en) * 1996-03-14 1998-06-15 Towa Corp Method of sealing electronic component with molded resin
US5780924A (en) * 1996-05-07 1998-07-14 Lsi Logic Corporation Integrated circuit underfill reservoir
US5700723A (en) * 1996-05-15 1997-12-23 Lsi Logic Corporation Method of packaging an integrated circuit

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418428B1 (ko) * 2001-08-07 2004-02-11 서화일 집적회로의 언더필 인캡슐레이션 장치 및 방법
US7371606B2 (en) 2003-12-22 2008-05-13 Renesas Technology Corp. Manufacturing method of a semiconductor device
CN100433279C (zh) * 2003-12-22 2008-11-12 株式会社瑞萨科技 半导体器件的制造方法
JP2008508116A (ja) * 2004-07-29 2008-03-21 フィーコ ビー．ブイ． 電子部品をカプセル封入するための金型部および方法
JP4741592B2 (ja) * 2004-07-29 2011-08-03 フィーコ ビー．ブイ． 電子部品をカプセル封入するための金型部および方法
JP2008192947A (ja) * 2007-02-07 2008-08-21 Apic Yamada Corp 樹脂封止装置及び樹脂封止方法
JP2010109252A (ja) * 2008-10-31 2010-05-13 Apic Yamada Corp トランスファモールド金型およびトランスファモールド装置とこれを用いた樹脂成形方法と半導体装置
JP2013518741A (ja) * 2010-02-02 2013-05-23 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング プラスチック材料を用いてインサート成形された構成部材を製造するための装置及びインサート成形された構成部材
JP2012049414A (ja) * 2010-08-30 2012-03-08 Towa Corp 基板露出面を備えた樹脂封止成形品の製造方法及び装置
KR20120021195A (ko) * 2010-08-30 2012-03-08 토와 가부시기가이샤 수지 밀봉 성형품의 제조 방법 및 수지 밀봉 성형품의 제조 장치
JP2012146770A (ja) * 2011-01-11 2012-08-02 Apic Yamada Corp 樹脂モールド方法及び樹脂モールド装置並びに供給ハンドラ
TWI618612B (zh) * 2011-07-29 2018-03-21 山田尖端科技股份有限公司 模塑模具以及使用該模具之樹脂模塑裝置

Also Published As

Publication number Publication date
KR19990037124A (ko) 1999-05-25
TW393745B (en) 2000-06-11
KR100320776B1 (ko) 2002-07-02
US5998243A (en) 1999-12-07

Similar Documents

Publication Publication Date Title
JPH11121488A (ja) 半導体装置の製造方法及び樹脂封止装置
JP4519398B2 (ja) 樹脂封止方法及び半導体装置の製造方法
JP3194917B2 (ja) 樹脂封止方法
US6218215B1 (en) Methods of encapsulating a semiconductor chip using a settable encapsulant
TWI413195B (zh) 減少模封膠體內氣泡之壓縮模封方法與裝置
TW201722681A (zh) 樹脂封裝裝置以及樹脂封裝方法
KR20050063700A (ko) 반도체장치의 제조방법 및 반도체장치
US6630374B2 (en) Resin sealing method and resin sealing apparatus
JP6598642B2 (ja) 樹脂封止装置及び樹脂封止方法
US5043199A (en) Resin tablet for plastic encapsulation and method of manufacturing of plastic encapsulation using the resin tablet
JP3423912B2 (ja) 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
CN112786541A (zh) 空腔器件组的封装结构及封装方法
JP3456983B2 (ja) リードフレームおよび樹脂封止型半導体装置の製造方法
JP3305842B2 (ja) 半導体部品の樹脂封止方法、半導体封止装置および樹脂封止半導体部品
JP3139981B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
US6352878B1 (en) Method for molding a bumped wafer
JPH0745765A (ja) 樹脂封止型半導体装置の樹脂封止法
JPH08335596A (ja) 半導体パッケージの製造方法
JP2555931B2 (ja) 半導体装置の製造方法
JP2004055609A (ja) 樹脂封止方法
WO2001020644A2 (en) Method and apparatus for encapsulating semiconductor chips
JP3477488B2 (ja) 樹脂封止方法及び樹脂封止装置
JP3970671B2 (ja) 半導体装置の製造方法
JP2003011187A (ja) 樹脂封止装置及び樹脂封止方法
JP2002313827A (ja) 半導体実装用パッケージの製造方法及び半導体実装用パッケージ製造用の金型

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20040924