JPH06302633A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06302633A
JPH06302633A JP5086489A JP8648993A JPH06302633A JP H06302633 A JPH06302633 A JP H06302633A JP 5086489 A JP5086489 A JP 5086489A JP 8648993 A JP8648993 A JP 8648993A JP H06302633 A JPH06302633 A JP H06302633A
Authority
JP
Japan
Prior art keywords
mold
package
eject
lead frame
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5086489A
Other languages
English (en)
Inventor
Akira Takashima
晃 高島
Toshiyuki Yoda
敏幸 誉田
Masaki Waki
政樹 脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP5086489A priority Critical patent/JPH06302633A/ja
Priority to US08/194,343 priority patent/US5447888A/en
Publication of JPH06302633A publication Critical patent/JPH06302633A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は樹脂製パッケージの半導体装置の製
造方法に関し、モールド時のステージ変形を防止すると
共に、実装時のパッケージクラックを防止することを目
的とする。 【構成】 リードフレーム２１を上金型２２ａ及び下金
型２２ｂに位置させるときに、リードフレーム２１のキ
ャビティ２３以外の部分を上下方向からイジェクトピン
２４，２５により挟持する。そして、樹脂モールド後
に、イジェクトピン２４，２５によりパッケージ２８が
形成されたリードフレーム２１がイジェクトされる構成
とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂製パッケージの半
導体装置の製造方法に関する。
【０００２】近年の半導体装置は実装効率を向上させる
ために小型化、薄型化が図られており、パッケージ形態
がＤＩＰ（Dual In-Line Package）型からＳＯＪ（Smal
l Outline J-Leaded Package）型、ＱＦＰ（Quad Flat
Package ）型へ移行し、更に薄型のＴＳＯＰ（Thin Sma
ll Outline Package）型へ移行してきている。これに伴
い、パッケージの機能的強度は低下し、モールド後のイ
ジェクト時にステージ変形が発生し、実装時において熱
印加時に発生する水蒸気によりパッケージに割れが発生
するおそれがある。
【０００３】そこで、ステージ変形が生じないと共に、
熱ストレスに強く、熱印加時においてもパッケージ割れ
が発生しない半導体装置が望まれている。
【０００４】
【従来の技術】図６に、従来の半導体装置の断面図を示
す。図６において、半導体装置１１は、半導体チップ１
２をリードフレーム１３のステージ１３ａ上にダイス付
けし、半導体チップ１２とリード１３ｂとをワイヤ１４
によりボンディングした後、樹脂モールドすることによ
りパッケージ１５を形成した構造のものが知られてい
る。
【０００５】この場合、樹脂モールド後に金型よりイジ
ェクトすることから、パッケージ１５の上面及び下面に
イジェクトマーク１５ａ〜１５ｄが形成される。
【０００６】ここで、図７に、従来の製造時におけるイ
ジェクトの説明図を示す。図７（Ａ）において、半導体
チップ１２がダイス付けされ、ワイヤボンディングされ
たリードフレーム１３が、上金型１６及び下金型１７に
より形成されるキャビティ内に位置されて樹脂モールド
される。このとき、上金型１６には、パッケージ上面に
対応する位置に可動ピン１８ａ，１８ｂが備えられ、下
金型１７には、パッケージ下面に対応する位置に可動ピ
ン１９ａ，１９ｂが備えられる。
【０００７】そして、樹脂モールド後上金型１６と下金
型１７とを分離する際、それぞれの可動ピン１８ａ，１
８ｂ，１９ａ，１９ｂが可動して、リードフレーム１３
が上下金型１６，１７よりイジェクトされる。従って、
図７（Ｂ）及び図６に示すように、パッケージ１５の上
面及び下面には、可動ピン１８ａ，１８ｂ，１９ａ，１
９ｂ跡の凹状のイジェクトマーク１５ａ〜１５ｄ（例え
ば深さが最大１００μm ）が形成される（下面は図面に
表われず）。すなわち、パッケージ１５の上面及び下面
でイジェクトマーク１５ａ〜１５ｄにより最大２００μ
m 薄くなる。
【０００８】このような樹脂製パッケージ１５の半導体
装置１１は、パッケージ１５が薄く且つ半導体チップ１
２の占有率が大きくなると、モールド時に容積的にモー
ルド樹脂の流動性が悪くなりステージ１３ａの変形やワ
イヤ１４の変形が発生する。
【０００９】すなわち、上述のパッケージ１５にイジェ
クトマーク１５ａ〜１５ｄを形成する要因の可動ピン１
８ａ，１８ｂ，１９ａ，１９ｂがモールド樹脂の流動性
を悪化させているもので、ステージ変形やワイヤ変形が
大きくなると、イジェクトマーク１５ａ〜１５ｄにワイ
ヤ１４が露出するという事態を生じる。
【００１０】そこで、このステージ変形やワイヤ変形を
防止するために、モールド樹脂においてオイル等の可撓
剤の添加量を低減させたり、シリカ等のフィラー充填率
を減少させて粘度を低下させることにより流動性の向上
を図っている。
【００１１】一方、上述の半導体装置では、室温に放置
しているとパッケージ自体が水分を吸収し、この水分は
半導体装置の実装時に行われる加熱処理により水蒸気と
なる。この水蒸気圧は非常に大きな圧力であり、この水
蒸気圧が直接パッケージに印加されると、パッケージに
ステージコーナー、チップコーナーからクラックが発生
してしまう。これにより、耐湿性の劣化を生じる。
【００１２】そこで、水蒸気の発生によるパッケージク
ラックを防止する手段として、ステージ１３ａとモール
ド樹脂の密着力を向上させる方法、樹脂強度（ヤング
率）を向上させる方法、パッケージ１５の吸湿率を低減
させる方法がある。
【００１３】密着力を向上させる方法には、ステージ１
３ａやその周辺にディンプル加工や十字スリット加工を
施し、貫通孔を形成したり、またモールド樹脂、リード
フレームの材質改良を行う方法がある。また、吸湿率の
低減する方法には、モールド樹脂として使用されるエポ
キシ樹脂の改良や、フィラー充填率の増大を行う方法が
ある。
【００１４】
【発明が解決しようとする課題】しかし、モールド時の
ステージ変形を防止するにはフィラー充填率を減少させ
ることが最も有効であり、またパッケージクラック防止
にはパッケージの信頼性の高い吸湿率を低減させるため
のフィラー充填率の増大を行うことが最も有効である。
すなわち、パッケージクラック防止のためのステージ１
３ａの加工はコスト高やダイス付けの困難性のデメリッ
トがある。
【００１５】従って、ステージ変形防止及びパッケージ
クラック防止のためのフィラー充填率の低減とフィラー
充填率の増大とは相反することとなり、何れをも満足さ
せることが困難であるという問題がある。
【００１６】そこで、本発明は上記課題に鑑みなされた
もので、モールド時のステージ変形を防止すると共に、
実装時のパッケージクラックを防止する半導体装置の製
造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】図１に、本発明の原理説
明図を示す。図１（Ａ）〜（Ｃ）において、まず、金属
導体であるリードフレーム２１のステージ上に半導体チ
ップを搭載し、リードフレーム２１のインナリードとの
間でワイヤボンディングする（図３（Ａ）参照）。そこ
で、ステージ上の半導体チップの周辺を、それぞれ可動
自在な上金型２２ａ及び下金型２２ｂで形成されるキャ
ビティ２３内に位置させると共に、該キャビティ２３以
外の部分に位置されるリードフレーム２１の所定部分を
該上金型（２２ａ）側及び該下金型（２２ｂ）側より可
動自在な所定数のイジェクト部材であるイジェクトピン
２４，２５により挟持する。この場合の挟持部分の平面
図が図１（Ｂ）に示される。なお、図１（Ｂ）中、２６
はモールド樹脂を注入するためのゲートである。
【００１８】そして、キャビティ２３内にモールド樹脂
２７を充填してパッケージ２８を形成した後、上金型２
２ａ及び下金型２２ｂを分離し、イジェクト部材２４，
２５により樹脂モールド後のリードフレーム２１をイジ
ェクトするものである。
【００１９】
【作用】図１に示すように、リードフレーム２１を上金
型２２ａ及び下金型２２ｂに位置させるときに、リード
フレーム２１のキャビティ２３以外の部分を上下方向か
らイジェクトピン２４，２５により挟持する。そして、
樹脂モールド後に、イジェクトピン２４，２５によりパ
ッケージ２８が形成されたリードフレーム２１がイジェ
クトされる。
【００２０】すなわち、イジェクト時にはパッケージ２
８部分でイジェクトせずに、リードフレーム２１部分で
イジェクトすることから、パッケージ２８にはイジェク
トマークが形成されない。
【００２１】従って、パッケージ２８が薄型になって
も、２７にはフィラー充填率の高いモールド樹脂２７を
使用しても流動性が悪化しない。これにより、モールド
時のステージ変形やワイヤ変形を防止することが可能と
なり、製造後の加熱によるパッケージクラックを防止す
ることが可能となるものである。
【００２２】
【実施例】図２に、本発明の一実施例の構成図を示す。
図２において、上金型２２ａ上には、所定数のピン３１
及びイジェクト部材であるイジェクトピン２４が立設さ
れたピンプレート３２が設けられ、ピンプレート３２と
所定数のバネ（３３，図５参照）で連結されたプレート
３４が設けられる。ピン３１はピンプレート３２の例え
ば四隅に設けられ、イジェクトピン２４は後述するキャ
ビティ２３以外の部分であって該キャビティ２３の近傍
に位置するリードフレーム２１の所定位置に対応するよ
うに設けられる。
【００２３】また、上金型２２ａには、上記ピン３１及
びイジェクトピン２４を貫通させる孔（３５）が形成さ
れており、該孔（３５）内をピン３１及びイジェクトピ
ン２４が可動する（図５において説明する）。この上金
型２２ａ，ピンプレート３２，プレート３４は上金型駆
動部３６により図面上、上下方向に自在に移動可能であ
る。
【００２４】そして、下金型２２ｂには、個々の半導体
チップが樹脂モールドされた金属導体であるリードフレ
ーム２１が位置される（図３において説明する）。この
下金型２２ｂは下金型駆動部３７により図面上、上下方
向に自在に移動可能である。すなわち、上金型２２ａと
下金型２２ｂとは対向する方向に可動自在である。な
お、本実施例でいう上金型、下金型とは、キャビティブ
ロック、ランナブロック、ゲートブロックを組み込んだ
チエイスブロックのことを指す。
【００２５】一方、下金型２２ｂの下方には、所定数の
イジェクトピン２５が立設されたピンプレート３８が配
置され、該ピンプレート３８の下方にプレート３９が配
置される。このピンプレート３８に立設されたイジェク
トピン２５は、下金型２２ｂに形成された孔（４０）内
を自在に移動可能であると共に、上記ピンプレート３８
に立設されたイジェクトピン２４と位置及び個数が対応
する。なお、プレート３９は固定されており、ピンプレ
ート３８は下金型２２ｂと共に移動される。
【００２６】ここで、図３に、本発明のモールド前のリ
ードフレームの説明図を示す。図３（Ａ）において、リ
ードフレーム２１はステージ２１ａ及びその周辺に対応
するインナリード２１ｂと、インナリード２１ｂから一
体的に延出するアウタリード２１ｃとが連結状に形成さ
れたもので、各ステージ２１ａ上には半導体チップ４１
がダイス付けされる。そして、半導体チップ４１の電極
パッドとインナリード２１ｂとがワイヤ４２によりボン
ディングされる。
【００２７】一方、図３（Ｂ）は下金型２２ｂを示した
もので、下金型２２ｂにはランナ４３より各ゲート４４
を介してそれぞれのキャビティ２３を形成する凹部２３
ｂに連結されている。なお、上金型２２ａにおいても同
様のキャビティ２３を形成する凹部が形成されており、
上金型２２ａと下金型２２ｂとが密接することによりキ
ャビティ２３を形成する。
【００２８】そして、下金型２２ｂの凹部２３ｂに、図
３（Ａ）に示すリードフレーム２１の半導体チップ４１
の周辺部分を位置させるように載置される。すなわち、
上金型２２ａと下金型２２ｂとが密接して形成されるキ
ャビティ２３内に半導体チップ４１周辺が位置され、ラ
ンナ４３よりモールド樹脂２７を注入して樹脂モールド
が行われる。この場合、使用されるモールド樹脂２７
は、シリカ等のフィラーの充填率を増加させたものが用
いられる。
【００２９】そこで、図４に、本発明のモールド後のリ
ードフレームの説明図を示す。図４（Ａ）は全体平面
図、図４（Ｂ）は一部拡大図、図４（Ｃ）は図４（Ｂ）
の側面図である。
【００３０】図４（Ａ）に示すように、一連のリードフ
レーム２１には樹脂モールドによりそれぞれパッケージ
２８が形成される。この場合、図４（Ｂ）に示すよう
に、上金型２２ａ及び下金型２２ｂ（図２）内ではキャ
ビティ２３（図２）の近傍、すなわち、パッケージ２８
の近傍に配置されるイジェクトピン２４（図４（Ｂ）で
は斜線円で示す）と、リードフレーム２１を介して対応
するイジェクトピン２５（図に表われず）により挟持さ
れた状態であり、樹脂モールド後に、このイジェクトピ
ン２４，２５によりイジェクトされる。すなわち、イジ
ェクトピン２４，２５はリードフレーム２１部分を挟持
することから、図４（Ｃ）に示すように、樹脂モールド
で形成されるパッケージ２８にはイジェクトマークが形
成されないことになる。
【００３１】なお、図４（Ｂ）では、リード中央部分に
サポートバー２１ｄが形成されたリードフレーム２１を
示したが、このサポートバー２１ｄを有しないリードフ
レームの場合は形成されるパッケージ２８の四隅近傍で
イジェクトピン２４，２５により挟持される。
【００３２】その後、リードフレーム２１より個々のパ
ッケージ２８が切断により取り出され、パッケージ２８
より延出するアウタリード２１ｃを所定形状（例えばＪ
形状又はガルウィング形状等）に折曲されて半導体装置
が完成する。
【００３３】ここで、図５に、図５の製造工程の動作説
明図を示す。まず、図５（Ａ）において、下金型２２ｂ
には図３（Ｂ）に示すように半導体チップ４１がダイス
付けされてワイヤボンディングされたリードフレーム２
１が載置されている。この場合、下金型２２ｂ上にはピ
ンプレート３８のイジェクトピン２５が突出されていな
い状態であり、ピンプレート３８とプレート３９とは離
隔している。
【００３４】一方、ピンプレート３２は、プレート３４
よりバネ３３の付勢力によりピン３１及びイジェクトピ
ン２４が上金型２２ａより突出した状態である。そし
て、上型２２ａ及びプレート３４が上金型駆動部３６に
より下金型２２ｂ側に移動する。
【００３５】そして、図５（Ｂ）に示すように、上金型
２２ａと下金型２２ｂとが密接すると、バネ３３を押し
縮めてピンプレート３２におけるピン３１及びイジェク
トピン２４の先端が上金型２２ａの表面位置となる。こ
のときのピン３１は上金型２２ａと下金型２２ｂとの位
置決めの役割をなし、ピンプレート３２のイジェクトピ
ン２４とピンプレート３８のイジェクトピン２５によ
り、図４（Ｂ）に示すようにそれぞれのパッケージ２８
（キャビティ２３）近傍のリードフレーム２１を両面で
挟持する。
【００３６】この状態で、図３（Ｂ）に示すようにラン
ナ４３にモールド樹脂２７が注入され、キャビティ２３
内で樹脂モールドが行われる。
【００３７】続いて、樹脂モールドが終了して、所定時
間のモールド樹脂の硬化後、図５（Ｃ）に示すように、
上金型駆動部３６により上金型２２ａとプレート３４
を、上金型２２ａ及び下金型２２ｂの対向する方向と反
対方向に移動させて、上金型２２ａを下金型２２ｂより
分離される。このとき、バネ３３の付勢力によりピン３
１及びイジェクトピン２４は上金型２２ａ面より突出し
た状態となる。すなわち、イジェクトピン２４により、
まず上金型２２ａから樹脂モールド後のリードフレーム
２１がイジェクトされる。
【００３８】また、下金型駆動部３７により、下金型２
２ｂを、上金型２２ａ及び下金型２２ｂの対向する方向
と反対方向、すなわちプレート３９方向に移動させる。
そして、ピンプレート３８がプレート３９に当接した後
もさらに下金型２２ｂを移動させると、イジェクトピン
２５が下金型２２ｂ表面より突出した状態となる。これ
により、下金型２２ｂから樹脂モールド後のリードフレ
ーム２１がイジェクトされることになる。
【００３９】なお、樹脂モールド後のリードフレーム２
１のイジェクトをパッケージ２８近傍位置のリードフレ
ーム２１部分で行うことから当接部分のリードフレーム
２１を変形させることはない。
【００４０】このように、パッケージ２８にはイジェク
トマークが形成されないことから、実装時の熱印加によ
るパッケージクラックを防止するためにモールド樹脂２
７へのフィラー充填率を増大させることができ、またイ
ジェクトマークによる樹脂注入における流動性が悪化せ
ず、ステージ変形やワイヤ変形を防止することができ
る。このことは、パッケージクラックのマージを大きく
取ることができ、同時に組立てのマージンを大きく取る
ことができるものである。
【００４１】
【発明の効果】以上のように本発明によれば、金属導体
を上金型及び下金型に位置させるときに、金属導体のキ
ャビティ以外の部分を両面からイジェクト部材により挟
持し、樹脂モールド後に該イジェクト部材で該金属導体
をイジェクトすることにより、モールド時のステージ変
形を防止することができると共に、実装時のパッケージ
クラックを防止することができるものである。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】本発明の一実施例の構成図である。
【図３】本発明のモールド前のリードフレームの説明図
である。
【図４】本発明のモールド後のリードフレームの説明図
である。
【図５】図２の製造工程の動作説明図である。
【図６】従来の半導体装置の断面図である。
【図７】従来の製造時におけるイジェクトの説明図であ
る。
【符号の説明】
２１ リードフレーム ２２ａ 上金型 ２２ｂ 下金型 ２３ キャビティ ２４，２５ イジェクトピン ２６ ゲート ２７ モールド樹脂 ２８ パッケージ ３１ ピン ３２，３８ ピンプレート ３３ バネ ３４，３９ プレート ３５，４０ 孔 ３６ 上金型駆動部 ３７ 下金型駆動部 ４１ 半導体チップ ４２ ワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 脇 政樹 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 金属導体（２１）のステージ（２１ａ）
    上に半導体チップ（４１）を搭載し、該金属導体（２
    １）のインナリード（２１ｂ）との間でワイヤボンディ
    ングする工程と、 該ステージ（２１ａ）上の該半導体チップ（４１）の周
    辺を、それぞれ可動自在な上金型（２２ａ）及び下金型
    （２２ｂ）で形成されるキャビティ（２３）内に位置さ
    せると共に、該キャビティ（２３）以外の部分に位置さ
    れる該金属導体（２１）の所定部分を該上金型（２２
    ａ）側及び該下金型（２２ｂ）側より可動自在な所定数
    のイジェクト部材により挟持する工程と、 該キャビティ（２３）内にモールド樹脂（２７）を充填
    する工程と、 該上金型（２２ａ）及び下金型（２２ｂ）を分離すると
    共に、該イジェクト部材（２４，２５）により樹脂モー
    ルド後の該金属導体（２１）をイジェクトする工程と、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記イジェクト部材（２４，２５）は、
    前記上金型（２２ａ）及び下金型（２２ｂ）を可動自在
    に貫通することを特徴とする請求項１記載の半導体装置
    の製造方法。
  3. 【請求項３】 前記イジェクト部材（２４，２５）は、
    前記キャビティ（２３）以外の部分に位置される前記金
    属導体（２１）の、該キャビティ（２３）近傍位置を挟
    持することを特徴とする請求項１記載の半導体装置の製
    造方法。
  4. 【請求項４】 前記上金型（２２ａ）及び下金型（２２
    ｂ）は互いに対向する方向に可動自在であり、前記樹脂
    モールド後に、該上金型（２２ａ）及び下金型（２２
    ｂ）より分離し、該下金型（２２ｂ）を対向する方向と
    反対方向に移動させて、該下金型（２２ｂ）側の前記イ
    ジェクト部材（２５）により前記金属導体（２１）をイ
    ジェクトすることを特徴とする請求項１記載の半導体装
    置の製造方法。
JP5086489A 1993-04-13 1993-04-13 半導体装置の製造方法 Withdrawn JPH06302633A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5086489A JPH06302633A (ja) 1993-04-13 1993-04-13 半導体装置の製造方法
US08/194,343 US5447888A (en) 1993-04-13 1994-02-08 Process of ejecting an encapsulated semiconductor device from a mold by directly contacting exterior leads with ejector pins

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5086489A JPH06302633A (ja) 1993-04-13 1993-04-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06302633A true JPH06302633A (ja) 1994-10-28

Family

ID=13888403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5086489A Withdrawn JPH06302633A (ja) 1993-04-13 1993-04-13 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5447888A (ja)
JP (1) JPH06302633A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607882A (en) * 1994-12-20 1997-03-04 Lucent Technologies Inc. Multi-component electronic devices and methods for making them
US5833909A (en) * 1995-06-29 1998-11-10 Texas Instruments Incorporated Transfer molding process using self-straightening alignment pins
KR0176111B1 (ko) * 1995-11-08 1999-03-20 김광호 반도체 칩 패키지를 성형하는 제조금형 구조 및 이형핀 배치방법
SG50009A1 (en) * 1996-03-14 1998-06-15 Towa Corp Method of sealing electronic component with molded resin
US6103547A (en) * 1997-01-17 2000-08-15 Micron Technology, Inc. High speed IC package configuration
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
US7264456B2 (en) * 2001-10-10 2007-09-04 Micron Technology, Inc. Leadframe and method for reducing mold compound adhesion problems
KR100403132B1 (ko) * 2001-12-28 2003-10-30 동부전자 주식회사 반도체패키지 제조용 몰드 캐비티 바
JP2006073600A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置およびその製造方法
JP4548199B2 (ja) * 2005-04-22 2010-09-22 株式会社デンソー 電子回路装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5133921A (en) * 1987-12-31 1992-07-28 Sanken Electric Co., Ltd. Method for manufacturing plastic encapsulated electronic semiconductor devices
US4954308A (en) * 1988-03-04 1990-09-04 Citizen Watch Co., Ltd. Resin encapsulating method
JP2862585B2 (ja) * 1989-09-11 1999-03-03 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法

Also Published As

Publication number Publication date
US5447888A (en) 1995-09-05

Similar Documents

Publication Publication Date Title
KR100889422B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US5545922A (en) Dual sided integrated circuit chip package with offset wire bonds and support block cavities
US8497158B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US6420783B2 (en) Semiconductor device and a method of manufacturing the same
US20060216867A1 (en) Method of manufacturing a semiconductor device
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
JP2001053094A (ja) 樹脂封止方法及び装置
JPH0774195A (ja) 樹脂封止型半導体装置の製造方法
JP4454608B2 (ja) 半導体集積回路装置の製造方法
JPH06302633A (ja) 半導体装置の製造方法
KR20040087924A (ko) 반도체 장치를 수지 밀봉하는 방법, 수지-밀봉형 반도체장치 및 반도체 장치를 수지 밀봉하기 위한 성형 다이
JPH07183318A (ja) 電子回路装置及びその製造方法
JP2000003923A (ja) 半導体装置の樹脂封止方法及びその樹脂封止装置
JP2973901B2 (ja) 半導体樹脂封止用金型
JP4730830B2 (ja) 半導体デバイスの製造方法
JP2555931B2 (ja) 半導体装置の製造方法
US8648452B2 (en) Resin molded semiconductor device and manufacturing method thereof
JP3609821B1 (ja) 半導体装置封止用金型およびそれを用いた半導体装置封止方法
KR200245728Y1 (ko) 반도체패키지용리드프레임
KR200146686Y1 (ko) 반도체 패키지 몰딩 공정용 바텀 게이트형 몰드 다이
KR960015518B1 (ko) 반도체장치 및 그 제조방법 및 그 제조용 금형
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法
JPH1058478A (ja) トランスファ成形装置及びこれを用いた半導体装置の製 造方法
JPH08125051A (ja) 半導体装置
JPH09129661A (ja) 成形装置および成形方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000704